JP3334005B2 - 電流制限回路 - Google Patents
電流制限回路Info
- Publication number
- JP3334005B2 JP3334005B2 JP17251693A JP17251693A JP3334005B2 JP 3334005 B2 JP3334005 B2 JP 3334005B2 JP 17251693 A JP17251693 A JP 17251693A JP 17251693 A JP17251693 A JP 17251693A JP 3334005 B2 JP3334005 B2 JP 3334005B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- output
- value
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電流制限回路に関し、例
えば、電力系統の電圧変動を抑制する無効電力補償装置
において、その出力電流の瞬時値を所定値に制限するた
めの電流制限回路に関する。
えば、電力系統の電圧変動を抑制する無効電力補償装置
において、その出力電流の瞬時値を所定値に制限するた
めの電流制限回路に関する。
【０００２】
【従来の技術】図１３は、この種の無効電力補償装置を
その制御回路と共に示したブロック図である。図におい
て、制御対象である無効電力補償装置３は変圧器２を介
して補償対象である電力系統１１に接続される。無効電
力補償装置３が系統１１に出力する三相電流は変流器１
により検出され、これらの電流ｉR，ｉS，ｉTは座標変
換回路８により正相、逆相の直交２軸電流成分ｉPd，ｉ
Pq，ｉNd，ｉNqに分解され、それぞれ電流実際値として
加算器７Ａ〜７Ｄに導かれる。
その制御回路と共に示したブロック図である。図におい
て、制御対象である無効電力補償装置３は変圧器２を介
して補償対象である電力系統１１に接続される。無効電
力補償装置３が系統１１に出力する三相電流は変流器１
により検出され、これらの電流ｉR，ｉS，ｉTは座標変
換回路８により正相、逆相の直交２軸電流成分ｉPd，ｉ
Pq，ｉNd，ｉNqに分解され、それぞれ電流実際値として
加算器７Ａ〜７Ｄに導かれる。
【０００３】一方、正相、逆相の各直交２軸電流成分指
令値ｉPd *，ｉPq *，ｉNd *，ｉNq *は、電流指令値設定器
９Ａ〜９Ｄからそれぞれ送出されて電流制限回路１０′
へ導かれ、その出力の電流指令値ｉPd **，ｉPq **，ｉNd
**，ｉNq **は前記加算器７Ａ〜７Ｄへ導かれる。これら
の加算器７Ａ〜７Ｄでは、それぞれの電流指令値と実際
値との偏差が演算される。演算された各電流偏差信号
は、それぞれ電流調節器６Ａ〜６Ｄに導かれ、各偏差が
零となるように制御が行われる。
令値ｉPd *，ｉPq *，ｉNd *，ｉNq *は、電流指令値設定器
９Ａ〜９Ｄからそれぞれ送出されて電流制限回路１０′
へ導かれ、その出力の電流指令値ｉPd **，ｉPq **，ｉNd
**，ｉNq **は前記加算器７Ａ〜７Ｄへ導かれる。これら
の加算器７Ａ〜７Ｄでは、それぞれの電流指令値と実際
値との偏差が演算される。演算された各電流偏差信号
は、それぞれ電流調節器６Ａ〜６Ｄに導かれ、各偏差が
零となるように制御が行われる。
【０００４】各電流調節器６Ａ〜６Ｄの出力は出力電圧
演算回路５に入力され、この演算回路５において無効電
力補償装置３が出力すべき電圧指令値ｖR *，ｖS *，ｖT *
が求められる。これらの電圧指令値はＰＷＭ制御回路４
により、その出力電圧を得るために補償装置３のスイッ
チング素子に与えるゲートパルスに変換され、補償装置
３を制御する。
演算回路５に入力され、この演算回路５において無効電
力補償装置３が出力すべき電圧指令値ｖR *，ｖS *，ｖT *
が求められる。これらの電圧指令値はＰＷＭ制御回路４
により、その出力電圧を得るために補償装置３のスイッ
チング素子に与えるゲートパルスに変換され、補償装置
３を制御する。
【０００５】上記無効電力補償装置において、逆相電流
分を出力して三相不平衡運転すると、三相の各相電流の
ピーク値が不揃いになるとともに、本来三相平衡運転を
行った場合には相殺されていた３倍調波成分の高調波が
出力され、電流実際値のピーク値は電流指令値のピーク
値に一致しなくなる。従って、補償装置を保護する観点
から、補償装置の出力電流実際値ｉR，ｉS，ｉTを監視
し、各相電流の何れか一つが制限設定値を越えたときに
は速やかに電流指令値を絞り込む必要がある。前記電流
制限回路１０′はこの電流制限を行うためのものであ
る。
分を出力して三相不平衡運転すると、三相の各相電流の
ピーク値が不揃いになるとともに、本来三相平衡運転を
行った場合には相殺されていた３倍調波成分の高調波が
出力され、電流実際値のピーク値は電流指令値のピーク
値に一致しなくなる。従って、補償装置を保護する観点
から、補償装置の出力電流実際値ｉR，ｉS，ｉTを監視
し、各相電流の何れか一つが制限設定値を越えたときに
は速やかに電流指令値を絞り込む必要がある。前記電流
制限回路１０′はこの電流制限を行うためのものであ
る。
【０００６】以下に、電流制限回路１０′の構成及びそ
の動作を説明する。補償装置３が系統１１へ出力する電
流ｉR，ｉS，ｉTは三相全波整流回路１０５により全波
整流され、その全波整流信号（出力電流の最大値）Ｉm
は除算器１０３の分母側に入力される。一方、除算器１
０３の分子側には、電流制限値設定器１０４からの電流
制限設定値ＩmLMTが入力されている。
の動作を説明する。補償装置３が系統１１へ出力する電
流ｉR，ｉS，ｉTは三相全波整流回路１０５により全波
整流され、その全波整流信号（出力電流の最大値）Ｉm
は除算器１０３の分母側に入力される。一方、除算器１
０３の分子側には、電流制限値設定器１０４からの電流
制限設定値ＩmLMTが入力されている。
【０００７】除算器１０３による除算結果である出力信
号は上下限リミッタ１０２により１００〔％〕〜０
〔％〕に制限され、その出力である電流指令値制限信号
ＫLは乗算器１０１Ａ〜１０１Ｄの制限入力端子に入力
される。ここで、上下限リミッタ１０２は入力信号をそ
の上限１００〔％〕〜下限０〔％〕の範囲に制限するも
のである。乗算器１０１Ａ〜１０１Ｄの残りの入力端子
には、電流指令値設定器９Ａ〜９Ｄからのそれぞれの電
流指令値ｉPd *，ｉPq *，ｉNd *，ｉNq *が入力されている
ので、乗算器１０１Ａ〜１０１Ｄの各出力は、入力信号
がＫL倍された電流指令値ｉPd **，ｉPq **，ｉNd **，ｉ
Nq **となる。
号は上下限リミッタ１０２により１００〔％〕〜０
〔％〕に制限され、その出力である電流指令値制限信号
ＫLは乗算器１０１Ａ〜１０１Ｄの制限入力端子に入力
される。ここで、上下限リミッタ１０２は入力信号をそ
の上限１００〔％〕〜下限０〔％〕の範囲に制限するも
のである。乗算器１０１Ａ〜１０１Ｄの残りの入力端子
には、電流指令値設定器９Ａ〜９Ｄからのそれぞれの電
流指令値ｉPd *，ｉPq *，ｉNd *，ｉNq *が入力されている
ので、乗算器１０１Ａ〜１０１Ｄの各出力は、入力信号
がＫL倍された電流指令値ｉPd **，ｉPq **，ｉNd **，ｉ
Nq **となる。
【０００８】いま、全波整流信号Ｉmが電流制限設定値
ＩmLMTよりも小さい場合、除算器１０３の出力は１以上
となるが、上下限リミッタ１０２によって１００〔％〕
に制限されるため、乗算器１０１Ａ〜１０１Ｄへの制限
信号ＫLは１００〔％〕となり、各乗算器１０１Ａ〜１
０１Ｄの出力はそれぞれの入力信号と等しくなって電流
指令値の制限は行われない。
ＩmLMTよりも小さい場合、除算器１０３の出力は１以上
となるが、上下限リミッタ１０２によって１００〔％〕
に制限されるため、乗算器１０１Ａ〜１０１Ｄへの制限
信号ＫLは１００〔％〕となり、各乗算器１０１Ａ〜１
０１Ｄの出力はそれぞれの入力信号と等しくなって電流
指令値の制限は行われない。
【０００９】一方、全波整流信号Ｉmが電流制限設定値
ＩmLMTよりも大きくなった場合は、除算器１０３の出力
はＩmの大きさに応じて１よりも小さな値となり、上下
限リミッタ１０２では制限されず、そのまま各乗算器１
０１Ａ〜１０１Ｄへ１よりも小さい制限信号ＫLとして
入力される。各乗算器１０１Ａ〜１０１Ｄは、前述のご
とく電流指令値設定器９からの信号を制限信号であるＫ
L倍にして出力するので、電流制限回路１０′の出力信
号は入力信号よりも小さな値に制限される。例えば、Ｉ
mがＩmLMTの２倍であったとすると、除算器１０３の出
力は１／２、上下限リミッタ１０２の出力は５０〔％〕
となり、電流制限回路１０′の出力である各電流指令値
ｉPd **，ｉPq **，ｉNd **，ｉNq **は各々ｉPd *，ｉPq *，
ｉNd *，ｉNq *の１／２に制限されることになる。
ＩmLMTよりも大きくなった場合は、除算器１０３の出力
はＩmの大きさに応じて１よりも小さな値となり、上下
限リミッタ１０２では制限されず、そのまま各乗算器１
０１Ａ〜１０１Ｄへ１よりも小さい制限信号ＫLとして
入力される。各乗算器１０１Ａ〜１０１Ｄは、前述のご
とく電流指令値設定器９からの信号を制限信号であるＫ
L倍にして出力するので、電流制限回路１０′の出力信
号は入力信号よりも小さな値に制限される。例えば、Ｉ
mがＩmLMTの２倍であったとすると、除算器１０３の出
力は１／２、上下限リミッタ１０２の出力は５０〔％〕
となり、電流制限回路１０′の出力である各電流指令値
ｉPd **，ｉPq **，ｉNd **，ｉNq **は各々ｉPd *，ｉPq *，
ｉNd *，ｉNq *の１／２に制限されることになる。
【００１０】
【発明が解決しようとする課題】図１４（ａ）は不平衡
運転した場合の無効電力補償装置３の出力電流波形例
を、また、同図（ｂ）はその三相全波整流信号Ｉmの波
形を示している。同図（ｂ）において、ＩmLMTは前述し
た電流制限値設定器１０４による電流制限設定値であ
り、この図はＴ相電流ｉTのピーク付近で全波整流信号
Ｉmが制限設定値ＩmLMTを越える一例である。同図
（ｃ）は、電流指令値制限信号ＫLの一例、同図（ｄ）
は電流制限回路１０′を通った後の電流指令値ｉ**の一
例である。
運転した場合の無効電力補償装置３の出力電流波形例
を、また、同図（ｂ）はその三相全波整流信号Ｉmの波
形を示している。同図（ｂ）において、ＩmLMTは前述し
た電流制限値設定器１０４による電流制限設定値であ
り、この図はＴ相電流ｉTのピーク付近で全波整流信号
Ｉmが制限設定値ＩmLMTを越える一例である。同図
（ｃ）は、電流指令値制限信号ＫLの一例、同図（ｄ）
は電流制限回路１０′を通った後の電流指令値ｉ**の一
例である。
【００１１】この図１４から判るように、電流指令値が
制限される期間は、半周期毎の電流ピーク付近となる。
しかし、一般にこの種の電流制御系の応答は１０〔ｍｓ
ｅｃ〕程度あるため、電流制御系はこの半周期毎に制限
された電流指令値に忠実に追従することができず、その
結果、電流制限設定値以上の電流実際値が繰返し流れ続
けて電力系統の重大事故になるという問題があった。本
発明は上記問題点を解決するためになされたもので、そ
の目的とするところは、電流制御系の応答遅れにより電
流実際値が制限設定値を越えた場合でも迅速かつ確実に
設定値以下に制限するようにした電流制限回路を提供す
ることにある。
制限される期間は、半周期毎の電流ピーク付近となる。
しかし、一般にこの種の電流制御系の応答は１０〔ｍｓ
ｅｃ〕程度あるため、電流制御系はこの半周期毎に制限
された電流指令値に忠実に追従することができず、その
結果、電流制限設定値以上の電流実際値が繰返し流れ続
けて電力系統の重大事故になるという問題があった。本
発明は上記問題点を解決するためになされたもので、そ
の目的とするところは、電流制御系の応答遅れにより電
流実際値が制限設定値を越えた場合でも迅速かつ確実に
設定値以下に制限するようにした電流制限回路を提供す
ることにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、三相電流を出力する電力変換装置の
出力電流制限回路であって、電力変換装置の電流指令値
に乗じる制限信号を、出力電流の三相全波整流信号が電
流制限設定値を越えた場合に小さくすることにより前記
電流指令値を制限する電流制限回路において、前記三相
全波整流信号の経路に、この整流信号が増加傾向にある
ときには小さな時定数で出力信号を増加させ、前記整流
信号が減少傾向にあるときには大きな時定数で出力信号
を減少させる非対称フィルタ手段を設け、この非対称フ
ィルタ手段の出力信号を前記電流制限設定値との比較に
用いるものである。
め、第１の発明は、三相電流を出力する電力変換装置の
出力電流制限回路であって、電力変換装置の電流指令値
に乗じる制限信号を、出力電流の三相全波整流信号が電
流制限設定値を越えた場合に小さくすることにより前記
電流指令値を制限する電流制限回路において、前記三相
全波整流信号の経路に、この整流信号が増加傾向にある
ときには小さな時定数で出力信号を増加させ、前記整流
信号が減少傾向にあるときには大きな時定数で出力信号
を減少させる非対称フィルタ手段を設け、この非対称フ
ィルタ手段の出力信号を前記電流制限設定値との比較に
用いるものである。
【００１３】第２の発明は、第１の発明が前提とする電
流制限回路において、三相全波整流信号の経路に、この
整流信号の今回のサンプリングによる入力データが前回
のサンプリングによる出力データよりも小さい場合には
前回の出力データを更新することなくそのまま出力し、
今回の入力データが前回の出力データよりも大きい場合
には今回の入力データを出力して出力信号を更新すると
共に、この出力信号の更新が一定期間行われない場合に
はその期間経過時の入力データを強制的に出力信号とし
て更新するデータホールド手段を設け、このデータホー
ルド手段の出力信号を前記電流制限設定値との比較に用
いるものである。
流制限回路において、三相全波整流信号の経路に、この
整流信号の今回のサンプリングによる入力データが前回
のサンプリングによる出力データよりも小さい場合には
前回の出力データを更新することなくそのまま出力し、
今回の入力データが前回の出力データよりも大きい場合
には今回の入力データを出力して出力信号を更新すると
共に、この出力信号の更新が一定期間行われない場合に
はその期間経過時の入力データを強制的に出力信号とし
て更新するデータホールド手段を設け、このデータホー
ルド手段の出力信号を前記電流制限設定値との比較に用
いるものである。
【００１４】第３の発明は、第１の発明が前提とする電
流制限回路において、制限信号の経路に、この制限信号
が減少傾向にあるときには小さな時定数で出力信号を減
少させ、前記制限信号が増加傾向にあるときには大きな
時定数で出力信号を増加させる非対称フィルタ手段を設
け、この非対称フィルタ手段の出力信号を新たな制限信
号として前記電流指令値との乗算に用いるものである。
流制限回路において、制限信号の経路に、この制限信号
が減少傾向にあるときには小さな時定数で出力信号を減
少させ、前記制限信号が増加傾向にあるときには大きな
時定数で出力信号を増加させる非対称フィルタ手段を設
け、この非対称フィルタ手段の出力信号を新たな制限信
号として前記電流指令値との乗算に用いるものである。
【００１５】第４の発明は、第１の発明が前提とする電
流制限回路において、制限信号の経路に、この制限信号
の今回のサンプリングによる入力データが前回のサンプ
リングによる出力データよりも大きい場合には前回の出
力データを更新することなくそのまま出力し、今回の入
力データが前回の出力データよりも小さい場合には今回
の入力データを出力して出力信号を更新すると共に、こ
の出力信号の更新が一定期間行われない場合にはその期
間経過時の入力データを強制的に出力信号として更新す
るデータホールド手段を設け、このデータホールド手段
の出力信号を新たな制限信号として前記電流指令値との
乗算に用いるものである。
流制限回路において、制限信号の経路に、この制限信号
の今回のサンプリングによる入力データが前回のサンプ
リングによる出力データよりも大きい場合には前回の出
力データを更新することなくそのまま出力し、今回の入
力データが前回の出力データよりも小さい場合には今回
の入力データを出力して出力信号を更新すると共に、こ
の出力信号の更新が一定期間行われない場合にはその期
間経過時の入力データを強制的に出力信号として更新す
るデータホールド手段を設け、このデータホールド手段
の出力信号を新たな制限信号として前記電流指令値との
乗算に用いるものである。
【００１６】
【作用】第１の発明においては、電力変換装置の三相出
力電流の全波整流信号を、信号の増加方向と減少方向で
時定数の異なる非対称フィルタ（一次遅れフィルタ）に
入力し、信号が増加傾向にあるときには小さな時定数で
増加し、信号が減少傾向にあるときには大きな時定数で
減少するような信号を出力電流実際値として出力させ、
そのピーク値を、電流制御系が応答する程度の期間連続
して電流制限設定値との比較に用いるようにする。これ
により、もとの電流指令値に乗算される制限信号を、電
流制御系が応答できるようになるまでの期間は１００
〔％〕以下に保つことができ、出力電流実際値を確実に
電流制限設定値以下に制限することができる。
力電流の全波整流信号を、信号の増加方向と減少方向で
時定数の異なる非対称フィルタ（一次遅れフィルタ）に
入力し、信号が増加傾向にあるときには小さな時定数で
増加し、信号が減少傾向にあるときには大きな時定数で
減少するような信号を出力電流実際値として出力させ、
そのピーク値を、電流制御系が応答する程度の期間連続
して電流制限設定値との比較に用いるようにする。これ
により、もとの電流指令値に乗算される制限信号を、電
流制御系が応答できるようになるまでの期間は１００
〔％〕以下に保つことができ、出力電流実際値を確実に
電流制限設定値以下に制限することができる。
【００１７】第２の発明においては、三相出力電流の全
波整流信号をデータホールド手段に入力し、今回のサン
プリングによる入力データが前回のサンプリングによる
出力データよりも小さい場合にはホールドされている前
回の出力データを更新することなくそのまま出力し、今
回の入力データが前回の出力データよりも大きい場合に
は今回の入力データを出力して出力信号を更新する。そ
して、この出力信号の更新がタイマ等による一定期間行
われない場合には、その期間経過時の入力データを強制
的に出力信号として更新する。このデータホールド手段
の出力信号を電流制限設定値との比較に用いることによ
り、電流実際値が電流制限設定値を越えた場合にもその
半周期以後は電流実際値を設定値以下に制限することが
できる。
波整流信号をデータホールド手段に入力し、今回のサン
プリングによる入力データが前回のサンプリングによる
出力データよりも小さい場合にはホールドされている前
回の出力データを更新することなくそのまま出力し、今
回の入力データが前回の出力データよりも大きい場合に
は今回の入力データを出力して出力信号を更新する。そ
して、この出力信号の更新がタイマ等による一定期間行
われない場合には、その期間経過時の入力データを強制
的に出力信号として更新する。このデータホールド手段
の出力信号を電流制限設定値との比較に用いることによ
り、電流実際値が電流制限設定値を越えた場合にもその
半周期以後は電流実際値を設定値以下に制限することが
できる。
【００１８】第３の発明においては、電流指令値に乗算
される制限信号を、信号の増加方向と減少方向で時定数
の異なる非対称フィルタに入力し、信号が減少傾向にあ
るときには小さな時定数で減少し、信号が増加傾向にあ
るときには大きな時定数で増加するような信号を新たな
制限信号として出力させる。この新たな制限信号を、電
流制御系が応答できるようになるまでの期間は１００
〔％〕以下に保つことにより、出力電流を確実に設定値
以下に制限することができる。
される制限信号を、信号の増加方向と減少方向で時定数
の異なる非対称フィルタに入力し、信号が減少傾向にあ
るときには小さな時定数で減少し、信号が増加傾向にあ
るときには大きな時定数で増加するような信号を新たな
制限信号として出力させる。この新たな制限信号を、電
流制御系が応答できるようになるまでの期間は１００
〔％〕以下に保つことにより、出力電流を確実に設定値
以下に制限することができる。
【００１９】第４の発明においては、電流指令値に乗算
される制限信号をデータホールド手段に入力し、今回の
サンプリングによる入力データが前回のサンプリングに
よる出力データよりも大きい場合にはホールドされてい
る前回の出力データを更新することなく制限信号として
そのまま出力し、今回の入力データが前回の出力データ
よりも小さい場合には今回の入力データを新たな制限信
号として更新して出力する。そして、この更新がタイマ
等による一定期間行われない場合には、その期間経過時
の入力データを強制的に新たな制限信号として更新す
る。この新たな制限信号をもとの電流指令値との乗算に
用いることにより、電流実際値が電流制限設定値を越え
た場合にもその半周期以後は電流実際値を設定値以下に
制限することができる。
される制限信号をデータホールド手段に入力し、今回の
サンプリングによる入力データが前回のサンプリングに
よる出力データよりも大きい場合にはホールドされてい
る前回の出力データを更新することなく制限信号として
そのまま出力し、今回の入力データが前回の出力データ
よりも小さい場合には今回の入力データを新たな制限信
号として更新して出力する。そして、この更新がタイマ
等による一定期間行われない場合には、その期間経過時
の入力データを強制的に新たな制限信号として更新す
る。この新たな制限信号をもとの電流指令値との乗算に
用いることにより、電流実際値が電流制限設定値を越え
た場合にもその半周期以後は電流実際値を設定値以下に
制限することができる。
【００２０】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は第１の発明の一実施例の主要部を示すブロッ
ク図であり、図１３と同一の機能については同一の番号
を付してある。この実施例が従来技術と異なるのは、全
波整流回路１０５の出力である三相全波整流信号（出力
電流実際値）Ｉmを、非対称フィルタ１０６を通して除
算器１０３に入力するようにした点である。なお、非対
称フィルタ１０６の出力をＩm′とする。
る。図１は第１の発明の一実施例の主要部を示すブロッ
ク図であり、図１３と同一の機能については同一の番号
を付してある。この実施例が従来技術と異なるのは、全
波整流回路１０５の出力である三相全波整流信号（出力
電流実際値）Ｉmを、非対称フィルタ１０６を通して除
算器１０３に入力するようにした点である。なお、非対
称フィルタ１０６の出力をＩm′とする。
【００２１】図２は、非対称フィルタ１０６にステップ
状の信号を入力した場合の入出力特性を示しており、非
対称フィルタ１０６の入力データをｘn、今回出力デー
タをｙnで表してある。なお、１サンプリング前の出力
データ（前回出力データ）は図示されていないがｙn-1
となる。この実施例では、入力データｘnが前回出力デ
ータｙn-1よりも小さくなるｘn＜ｙn-1の期間（ｔ1〜ｔ
2及びｔ3〜ｔ4の期間）では、非対称フィルタ１０６が
ある時定数をもった一次遅れフィルタとして動作し、出
力データｙnを徐々に低下させて今回出力データｙnとす
る。すなわち、入力データが減少傾向にある場合には、
大きな時定数で出力データを減少させる。
状の信号を入力した場合の入出力特性を示しており、非
対称フィルタ１０６の入力データをｘn、今回出力デー
タをｙnで表してある。なお、１サンプリング前の出力
データ（前回出力データ）は図示されていないがｙn-1
となる。この実施例では、入力データｘnが前回出力デ
ータｙn-1よりも小さくなるｘn＜ｙn-1の期間（ｔ1〜ｔ
2及びｔ3〜ｔ4の期間）では、非対称フィルタ１０６が
ある時定数をもった一次遅れフィルタとして動作し、出
力データｙnを徐々に低下させて今回出力データｙnとす
る。すなわち、入力データが減少傾向にある場合には、
大きな時定数で出力データを減少させる。
【００２２】一方、ｘn≧ｙn-1の期間（ｔ2〜ｔ3及びｔ
4以降の期間）では、非対称フィルタ１０６は時定数０
でゲイン１のアンプとして動作し、入力データｘnをそ
のまま今回出力データｙnとして出力するように働く。
すなわち、入力データが増加傾向にある場合には、小さ
な時定数で出力データを増加させる。
4以降の期間）では、非対称フィルタ１０６は時定数０
でゲイン１のアンプとして動作し、入力データｘnをそ
のまま今回出力データｙnとして出力するように働く。
すなわち、入力データが増加傾向にある場合には、小さ
な時定数で出力データを増加させる。
【００２３】図３は非対称フィルタ１０６による処理の
一例を示すフローチャートである。まず、入力データｘ
nと前回出力データｙn-1の大きさを比較し（Ｓ１）、そ
の結果、ｘn＜ｙn-1の場合には、数式１に示す一次遅れ
フィルタの演算式に従って今回出力データｙnを求める
（Ｓ３）。なお、数式１において、Ｔはフィルタの時定
数を決定する定数である。
一例を示すフローチャートである。まず、入力データｘ
nと前回出力データｙn-1の大きさを比較し（Ｓ１）、そ
の結果、ｘn＜ｙn-1の場合には、数式１に示す一次遅れ
フィルタの演算式に従って今回出力データｙnを求める
（Ｓ３）。なお、数式１において、Ｔはフィルタの時定
数を決定する定数である。
【００２４】
【数１】ｙn＝（ｘn−ｙn-1）×Ｔ＋ｙn-1
【００２５】また、ｘn≧ｙn-1の場合は、入力データｘ
nをそのまま今回出力データｙnとする（Ｓ２）。こうし
て入力データｘnと前回出力ｙn-1との関係に応じて各処
理を実行し、その後、次回の演算に備えて今回出力デー
タｙnの値を前回出力データｙn-1として記憶装置（図示
せず）に格納する（Ｓ４）。上述した処理は入力信号の
サンプリングごとに繰返し実行される。なお、この処理
はマイクロコンピュータによるディジタル演算により行
うことができる。
nをそのまま今回出力データｙnとする（Ｓ２）。こうし
て入力データｘnと前回出力ｙn-1との関係に応じて各処
理を実行し、その後、次回の演算に備えて今回出力デー
タｙnの値を前回出力データｙn-1として記憶装置（図示
せず）に格納する（Ｓ４）。上述した処理は入力信号の
サンプリングごとに繰返し実行される。なお、この処理
はマイクロコンピュータによるディジタル演算により行
うことができる。
【００２６】図４は、本実施例における電流制限の様子
を示したものである。まず、時刻ｔ10において全波整流
信号Ｉmが制限設定値ＩmLMTを越え始めると乗算器１０
１への制限信号ＫLが１００〔％〕から低下し始め、全
波整流信号Ｉmがピークとなる時刻ｔ11において最大制
限設定値となる。この時刻ｔ11以後に除算器１０３へ入
力される非対称フィルタ１０６の出力Ｉm′は、非対称
フィルタ１０６の作用により図３のステップＳ３の処理
に従って大きな時定数で徐々に低下するため、電流制御
系が応答する程度の期間は、全波整流信号Ｉmのピーク
値にほぼ等しい信号Ｉm′が除算器１０３に継続して入
力されることになる。
を示したものである。まず、時刻ｔ10において全波整流
信号Ｉmが制限設定値ＩmLMTを越え始めると乗算器１０
１への制限信号ＫLが１００〔％〕から低下し始め、全
波整流信号Ｉmがピークとなる時刻ｔ11において最大制
限設定値となる。この時刻ｔ11以後に除算器１０３へ入
力される非対称フィルタ１０６の出力Ｉm′は、非対称
フィルタ１０６の作用により図３のステップＳ３の処理
に従って大きな時定数で徐々に低下するため、電流制御
系が応答する程度の期間は、全波整流信号Ｉmのピーク
値にほぼ等しい信号Ｉm′が除算器１０３に継続して入
力されることになる。
【００２７】この結果、時刻ｔ12以後に全波整流信号Ｉ
mが制限設定値ＩmLMT以下になっても、除算器１０３の
出力は１より小さく、言い換えれば上下限リミッタ１０
２の出力である制限信号ＫLは１００〔％〕より小さい
状態を保つため、電流制限が継続される。これにより、
次の半周期以降には電流制御系が応答し、もとの電流指
令値ｉ*よりも小さくなった指令値ｉ**に基いて制御が
行われるので、全波整流信号Ｉmのピーク値は制限設定
値ＩmLMTによって確実に制限されることになる。なお、
図４（ａ）において、破線で示す波形は従来技術による
全波整流信号である。
mが制限設定値ＩmLMT以下になっても、除算器１０３の
出力は１より小さく、言い換えれば上下限リミッタ１０
２の出力である制限信号ＫLは１００〔％〕より小さい
状態を保つため、電流制限が継続される。これにより、
次の半周期以降には電流制御系が応答し、もとの電流指
令値ｉ*よりも小さくなった指令値ｉ**に基いて制御が
行われるので、全波整流信号Ｉmのピーク値は制限設定
値ＩmLMTによって確実に制限されることになる。なお、
図４（ａ）において、破線で示す波形は従来技術による
全波整流信号である。
【００２８】次に、図５は第２の発明の一実施例を示し
ている。この実施例が従来の技術と異なるのは、電流制
限回路１０Ａにおいて、全波整流信号Ｉmをデータホー
ルド回路１０７を通して除算器１０３に入力するように
したことである。ここで、データホールド回路１０７の
出力をＩm′とする。
ている。この実施例が従来の技術と異なるのは、電流制
限回路１０Ａにおいて、全波整流信号Ｉmをデータホー
ルド回路１０７を通して除算器１０３に入力するように
したことである。ここで、データホールド回路１０７の
出力をＩm′とする。
【００２９】図６は、データホールド回路１０７にステ
ップ状の信号を入力した場合の入出力特性を示してお
り、データホールド回路１０７の入力データをｘn、今
回出力データをｙnで表わしている。なお、１サンプリ
ング前の前回出力データはｙn-1である。同図におい
て、ｘnは時刻ｔ21でステップ状に減少し、そのまま時
刻ｔ23まで続く。しかし、今回出力データｙnはタイマ
時間Ｔ0の期間は時刻ｔ21における値をホールドし続
け、タイムアップ時点ｔ22で入力データと同一値を出力
するようになる。
ップ状の信号を入力した場合の入出力特性を示してお
り、データホールド回路１０７の入力データをｘn、今
回出力データをｙnで表わしている。なお、１サンプリ
ング前の前回出力データはｙn-1である。同図におい
て、ｘnは時刻ｔ21でステップ状に減少し、そのまま時
刻ｔ23まで続く。しかし、今回出力データｙnはタイマ
時間Ｔ0の期間は時刻ｔ21における値をホールドし続
け、タイムアップ時点ｔ22で入力データと同一値を出力
するようになる。
【００３０】このように本実施例では、ｘn≦ｙn-1の場
合は出力データの更新は行わず、この状態が連続して一
定時間（実施例ではタイマ時間Ｔ0）、例えば電力系統
周波数の一周期にわたって続いたときに強制的に出力デ
ータを更新して入力データに等しくする。そして、図６
の時刻ｔ23のようにｘn＞ｙn-1となった場合には、これ
に直ちに追随させ、入力データをそのまま出力データと
して出力する。
合は出力データの更新は行わず、この状態が連続して一
定時間（実施例ではタイマ時間Ｔ0）、例えば電力系統
周波数の一周期にわたって続いたときに強制的に出力デ
ータを更新して入力データに等しくする。そして、図６
の時刻ｔ23のようにｘn＞ｙn-1となった場合には、これ
に直ちに追随させ、入力データをそのまま出力データと
して出力する。
【００３１】図７は、データホールド回路１０７の処理
の一例を示すフローチャートである。まず、入力データ
ｘnと前回出力データｙn-1の大きさとを比較し（Ｓ１
１）、ｘn＞ｙn-1の場合は今回出力データｙnとして入
力データｘnをそのまま出力する（Ｓ１２）。次に、次
回の演算に備えて今回出力データｙnの値を前回出力デ
ータｙn-1として記憶装置に格納し（Ｓ１３）、タイマ
をリセットして（Ｓ１４）処理を終了する。
の一例を示すフローチャートである。まず、入力データ
ｘnと前回出力データｙn-1の大きさとを比較し（Ｓ１
１）、ｘn＞ｙn-1の場合は今回出力データｙnとして入
力データｘnをそのまま出力する（Ｓ１２）。次に、次
回の演算に備えて今回出力データｙnの値を前回出力デ
ータｙn-1として記憶装置に格納し（Ｓ１３）、タイマ
をリセットして（Ｓ１４）処理を終了する。
【００３２】一方、ｘn≦ｙn-1の場合はタイマを更新し
（Ｓ１５）、タイマ時間Ｔ0が経過してタイムアップし
たか否かを判断する（Ｓ１６）。タイムアップした場合
にはＳ１２以後のループへ処理を移す。タイムアップし
ていない場合には前回出力データｙn-1を今回出力デー
タｙnとしてそのまま出力し（Ｓ１７）、出力データの
更新を行わないで処理を終了する。
（Ｓ１５）、タイマ時間Ｔ0が経過してタイムアップし
たか否かを判断する（Ｓ１６）。タイムアップした場合
にはＳ１２以後のループへ処理を移す。タイムアップし
ていない場合には前回出力データｙn-1を今回出力デー
タｙnとしてそのまま出力し（Ｓ１７）、出力データの
更新を行わないで処理を終了する。
【００３３】図８は、本実施例における電流制限の様子
を示している。時刻ｔ31において全波整流信号Ｉmが制
限設定値ＩmLMTを越え始めて乗算器１０１への制限信号
ＫLが１００〔％〕から低下し始め、時刻ｔ32で最大制
限設定値となる。その後、全波整流信号Ｉmは低下する
が、データホールド回路１０７の出力信号Ｉm′は、上
述したデータホールド作用により、タイマ時間Ｔ0が経
過するまでは最大値のまま除算器１０３に入力され続け
る。そして、全波整流信号Ｉmが時刻ｔ33で制限設定値
以下になっても、除算器１０３の出力は１より小さく、
上下限リミッタ１０２の出力である制限信号ＫLは１０
０〔％〕より小さい状態を保つため、電流制限が継続さ
れる。
を示している。時刻ｔ31において全波整流信号Ｉmが制
限設定値ＩmLMTを越え始めて乗算器１０１への制限信号
ＫLが１００〔％〕から低下し始め、時刻ｔ32で最大制
限設定値となる。その後、全波整流信号Ｉmは低下する
が、データホールド回路１０７の出力信号Ｉm′は、上
述したデータホールド作用により、タイマ時間Ｔ0が経
過するまでは最大値のまま除算器１０３に入力され続け
る。そして、全波整流信号Ｉmが時刻ｔ33で制限設定値
以下になっても、除算器１０３の出力は１より小さく、
上下限リミッタ１０２の出力である制限信号ＫLは１０
０〔％〕より小さい状態を保つため、電流制限が継続さ
れる。
【００３４】その結果、次の半周期以降には電流制御系
が応答し、前記同様にもとの指令値ｉ*よりも小さい電
流指令値ｉ**に基づいて制御が行われるので、全波整流
信号Ｉmのピーク値は制限設定値ＩmLMTによって確実に
制限される。なお、図８（ａ）において、破線で示す波
形は従来技術における全波整流信号である。
が応答し、前記同様にもとの指令値ｉ*よりも小さい電
流指令値ｉ**に基づいて制御が行われるので、全波整流
信号Ｉmのピーク値は制限設定値ＩmLMTによって確実に
制限される。なお、図８（ａ）において、破線で示す波
形は従来技術における全波整流信号である。
【００３５】図９は第３の発明の一実施例を示してい
る。この実施例が従来の技術と異なるのは、電流制限回
路１０Ｂにおいて、電流指令値制限信号ＫLを非対称フ
ィルタ１０８を通して乗算器１０１に入力するようにし
た点である。ここで、非対称フィルタ１０８の出力を新
たな制限信号ＫL′とする。
る。この実施例が従来の技術と異なるのは、電流制限回
路１０Ｂにおいて、電流指令値制限信号ＫLを非対称フ
ィルタ１０８を通して乗算器１０１に入力するようにし
た点である。ここで、非対称フィルタ１０８の出力を新
たな制限信号ＫL′とする。
【００３６】図１の実施例では非対称フィルタ１０６を
全波整流信号Ｉmの経路に挿入したが、図９の実施例で
は前記非対称フィルタ１０６の入出力特性（図２参照）
と逆の入出力特性を有する非対称フィルタ１０８を電流
指令値制限信号ＫLの経路に挿入したものであり、この
非対称フィルタ１０８からは図４（ｂ）に示した制限信
号ＫLとほぼ同様の制限信号ＫL′が出力され、結果的に
同様の電流制限効果を得ることができる。
全波整流信号Ｉmの経路に挿入したが、図９の実施例で
は前記非対称フィルタ１０６の入出力特性（図２参照）
と逆の入出力特性を有する非対称フィルタ１０８を電流
指令値制限信号ＫLの経路に挿入したものであり、この
非対称フィルタ１０８からは図４（ｂ）に示した制限信
号ＫLとほぼ同様の制限信号ＫL′が出力され、結果的に
同様の電流制限効果を得ることができる。
【００３７】図１０は、非対称フィルタ１０８による処
理のフローチャートを示している。まず、入力データｘ
nと前回出力データｙn-1の大きさを比較し（Ｓ２１）、
ｘn＞ｙn-1の場合には今回出力データｙnを、先の数式
１に示す一次遅れフィルタの演算式により求める（Ｓ２
２）。その後、次回の演算に備えて今回出力データｙn
の値を前回出力データｙn-1として記憶装置に格納する
（Ｓ２３）。一方、ｘn≦ｙn-1の場合には、入力データ
ｘnをそのまま今回出力データｙnとし（Ｓ２４）、その
後、今回出力データｙnの値を前回出力データｙn-1とし
て記憶装置に格納する（Ｓ２３）。
理のフローチャートを示している。まず、入力データｘ
nと前回出力データｙn-1の大きさを比較し（Ｓ２１）、
ｘn＞ｙn-1の場合には今回出力データｙnを、先の数式
１に示す一次遅れフィルタの演算式により求める（Ｓ２
２）。その後、次回の演算に備えて今回出力データｙn
の値を前回出力データｙn-1として記憶装置に格納する
（Ｓ２３）。一方、ｘn≦ｙn-1の場合には、入力データ
ｘnをそのまま今回出力データｙnとし（Ｓ２４）、その
後、今回出力データｙnの値を前回出力データｙn-1とし
て記憶装置に格納する（Ｓ２３）。
【００３８】このように、非対称フィルタ１０８は、入
力データが減少傾向にある場合には時定数０でゲイン１
のアンプとして動作し、入力データｘnをそのまま今回
出力データｙnとして出力する。また、入力データが増
加傾向にある場合には、時定数Ｔの一次遅れフィルタと
なり、入力データを大きな時定数で徐々に増加させる。
力データが減少傾向にある場合には時定数０でゲイン１
のアンプとして動作し、入力データｘnをそのまま今回
出力データｙnとして出力する。また、入力データが増
加傾向にある場合には、時定数Ｔの一次遅れフィルタと
なり、入力データを大きな時定数で徐々に増加させる。
【００３９】このため、図１の実施例における非対称フ
ィルタ１０６と逆の入出力特性となり、図９におけるも
との制限信号ＫL（入力データｘn）の減少時にはこれに
直ちに追従し、増加時には大きな時定数で増加する制限
信号ＫL′を出力することになるので、図４（ｂ）に示
した制限信号ＫLとほぼ同様になる。従って、図１の実
施例とほぼ同様の電流制限効果を得ることができる。
ィルタ１０６と逆の入出力特性となり、図９におけるも
との制限信号ＫL（入力データｘn）の減少時にはこれに
直ちに追従し、増加時には大きな時定数で増加する制限
信号ＫL′を出力することになるので、図４（ｂ）に示
した制限信号ＫLとほぼ同様になる。従って、図１の実
施例とほぼ同様の電流制限効果を得ることができる。
【００４０】図１１は第４の発明の一実施例を示すもの
で、この実施例が従来技術と異なるのは、電流制限回路
１０Ｃにおいて、もとの制限信号ＫLをデータホールド
回路１０９を通して乗算器１０１に入力するようにした
点である。なお、データホールド回路１０９の出力を新
たな制限信号ＫL′とする。図５の実施例では、データ
ホールド回路１０７を全波整流信号Ｉmの経路に挿入し
たが、図１１の実施例は、前記データホールド回路１０
７の入出力特性（図６参照）と逆の入出力特性を有する
データホールド回路１０９を制限信号ＫLの経路に挿入
したもので、図８（ｂ）に示した制限信号ＫLと同様の
制限信号ＫL′が得られ、同様の電流制限効果を得るこ
とができる。
で、この実施例が従来技術と異なるのは、電流制限回路
１０Ｃにおいて、もとの制限信号ＫLをデータホールド
回路１０９を通して乗算器１０１に入力するようにした
点である。なお、データホールド回路１０９の出力を新
たな制限信号ＫL′とする。図５の実施例では、データ
ホールド回路１０７を全波整流信号Ｉmの経路に挿入し
たが、図１１の実施例は、前記データホールド回路１０
７の入出力特性（図６参照）と逆の入出力特性を有する
データホールド回路１０９を制限信号ＫLの経路に挿入
したもので、図８（ｂ）に示した制限信号ＫLと同様の
制限信号ＫL′が得られ、同様の電流制限効果を得るこ
とができる。
【００４１】図１２はデータホールド回路１０９による
処理を示すフローチャートであり、ステップＳ３１にお
ける判断内容の大小関係が図７のステップＳ１１と異な
るほかは、実質的に図７と同一である。図１２におい
て、まず、入力データｘnと前回出力データｙn-1の大き
さを比較し（Ｓ３１）、ｘn＜ｙn-1の場合は今回出力デ
ータｙnとして入力データｘnをそのまま出力する（Ｓ３
２）。次に、次回の演算に備えて今回出力データｙnの
値を前回出力データｙn-1として記憶装置に格納し（Ｓ
３３）、タイマをリセットして（Ｓ３４）処理を終了す
る。
処理を示すフローチャートであり、ステップＳ３１にお
ける判断内容の大小関係が図７のステップＳ１１と異な
るほかは、実質的に図７と同一である。図１２におい
て、まず、入力データｘnと前回出力データｙn-1の大き
さを比較し（Ｓ３１）、ｘn＜ｙn-1の場合は今回出力デ
ータｙnとして入力データｘnをそのまま出力する（Ｓ３
２）。次に、次回の演算に備えて今回出力データｙnの
値を前回出力データｙn-1として記憶装置に格納し（Ｓ
３３）、タイマをリセットして（Ｓ３４）処理を終了す
る。
【００４２】一方、ｘn≧ｙn-1の場合はタイマを更新し
（Ｓ３５）、タイマ時間Ｔ0が経過してタイムアップし
たか否かを判断する（Ｓ３６）。タイムアップした場合
にはＳ３２以後のループへ処理を移す。タイムアップし
ていない場合には前回出力データｙn-1を今回出力デー
タｙnとしてそのまま出力し（Ｓ３７）、出力データの
更新を行わないで処理を終了する。
（Ｓ３５）、タイマ時間Ｔ0が経過してタイムアップし
たか否かを判断する（Ｓ３６）。タイムアップした場合
にはＳ３２以後のループへ処理を移す。タイムアップし
ていない場合には前回出力データｙn-1を今回出力デー
タｙnとしてそのまま出力し（Ｓ３７）、出力データの
更新を行わないで処理を終了する。
【００４３】このように、データホールド回路１０９
は、入力データが前回サンプリング時の出力データより
も小さくｘn＜ｙn-1のときは入力データｘnをそのまま
出力するが、入力データが前回サンプリング時の出力デ
ータよりも大きくｘn≧ｙn-1のときは一定期間出力デー
タの更新を行わないので、図６に示したデータホールド
回路１０７の入出力特性とは逆の入出力特性を有するこ
とになる。このため、図１１における本来の制限信号Ｋ
L（入力データｘn）の減少時にはこれに直ちに追従し、
増加時には出力データの更新は行わずにこの状態が一定
期間続いた場合に出力データを更新して入力データと等
しくするような制限信号ＫL′を出力することになるの
で、この新たな制限信号ＫL′は図８（ｂ）に示した制
限信号ＫLとほぼ同様になる。従って、図５の実施例と
ほぼ同様の電流制限効果を得ることができる。なお、本
発明における非対称フィルタ機能やデータホールド機能
は、ソフトウェアまたはハードウェアの何れによっても
実現可能である。
は、入力データが前回サンプリング時の出力データより
も小さくｘn＜ｙn-1のときは入力データｘnをそのまま
出力するが、入力データが前回サンプリング時の出力デ
ータよりも大きくｘn≧ｙn-1のときは一定期間出力デー
タの更新を行わないので、図６に示したデータホールド
回路１０７の入出力特性とは逆の入出力特性を有するこ
とになる。このため、図１１における本来の制限信号Ｋ
L（入力データｘn）の減少時にはこれに直ちに追従し、
増加時には出力データの更新は行わずにこの状態が一定
期間続いた場合に出力データを更新して入力データと等
しくするような制限信号ＫL′を出力することになるの
で、この新たな制限信号ＫL′は図８（ｂ）に示した制
限信号ＫLとほぼ同様になる。従って、図５の実施例と
ほぼ同様の電流制限効果を得ることができる。なお、本
発明における非対称フィルタ機能やデータホールド機能
は、ソフトウェアまたはハードウェアの何れによっても
実現可能である。
【００４４】
【発明の効果】以上のように本発明によれば、三相全波
整流信号または電流指令値制限信号の経路に非対称フィ
ルタ機能やデータホールド機能を付加し、電流制御系が
電流指令値に追従できるようになるまでの期間、前記制
限信号の回復特性を遅らせるように構成したため、無効
電力補償装置等の電力変換装置の電流実際値が電流制限
設定値を越えたとしても、次の半周期以後は直ちに設定
値以内に制限して瞬時に出力電流を制限することができ
る。これにより、電力系統に重大な事故が発生するのを
未然に防止することが可能である。
整流信号または電流指令値制限信号の経路に非対称フィ
ルタ機能やデータホールド機能を付加し、電流制御系が
電流指令値に追従できるようになるまでの期間、前記制
限信号の回復特性を遅らせるように構成したため、無効
電力補償装置等の電力変換装置の電流実際値が電流制限
設定値を越えたとしても、次の半周期以後は直ちに設定
値以内に制限して瞬時に出力電流を制限することができ
る。これにより、電力系統に重大な事故が発生するのを
未然に防止することが可能である。
【図１】第１の発明の実施例を示すブロック図である。
【図２】非対称フィルタの入出力特性の説明図である。
【図３】非対称フィルタによる処理を示すフローチャー
トである。
トである。
【図４】第１の発明の実施例における電流制限の様子を
示す波形図である。
示す波形図である。
【図５】第２の発明の実施例を示すブロック図である。
【図６】データホールド回路の入出力特性の説明図であ
る。
る。
【図７】データホールド回路による処理を示すフローチ
ャートである。
ャートである。
【図８】第２の発明の実施例における電流制限の様子を
示す波形図である。
示す波形図である。
【図９】第３の発明の実施例を示すブロック図である。
【図１０】非対称フィルタによる処理を示すフローチャ
ートである。
ートである。
【図１１】第４の発明の実施例を示すブロック図であ
る。
る。
【図１２】データホールド回路による処理を示すフロー
チャートである。
チャートである。
【図１３】従来の技術を示す系統構成図である。
【図１４】従来の技術による電流制限の様子を示す波形
図である。
図である。
１０，１０Ａ，１０Ｂ，１０Ｃ 電流制限回路 １０１ 乗算器 １０２ 上下限リミッタ １０３ 除算器 １０４ 電流制限値設定器 １０５ 全波整流回路 １０６，１０８ 非対称フィルタ １０７，１０９ データホールド回路
フロントページの続き (56)参考文献 特開 平４−96624（ＪＰ，Ａ) 特開 平６−165383（ＪＰ，Ａ) 特開 昭62−16022（ＪＰ，Ａ) 特開 昭58−186337（ＪＰ，Ａ) 実開 平５−41347（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 3/00 - 5/00
Claims (4)
- 【請求項１】 三相電流を出力する電力変換装置の出力
電流制限回路であって、電力変換装置の電流指令値に乗
じる制限信号を、出力電流の三相全波整流信号が電流制
限設定値を越えた場合に小さくすることにより前記電流
指令値を制限する電流制限回路において、 前記三相全波整流信号の経路に、この整流信号が増加傾
向にあるときには小さな時定数で出力信号を増加させ、
前記整流信号が減少傾向にあるときには大きな時定数で
出力信号を減少させる非対称フィルタ手段を設け、この
非対称フィルタ手段の出力信号を前記電流制限設定値と
の比較に用いることを特徴とする電流制限回路。 - 【請求項２】 三相電流を出力する電力変換装置の出力
電流制限回路であって、電力変換装置の電流指令値に乗
じる制限信号を、出力電流の三相全波整流信号が電流制
限設定値を越えた場合に小さくすることにより前記電流
指令値を制限する電流制限回路において、 前記三相全波整流信号の経路に、この整流信号の今回の
サンプリングによる入力データが前回のサンプリングに
よる出力データよりも小さい場合には前回の出力データ
を更新することなくそのまま出力し、今回の入力データ
が前回の出力データよりも大きい場合には今回の入力デ
ータを出力して出力信号を更新すると共に、この出力信
号の更新が一定期間行われない場合にはその期間経過時
の入力データを強制的に出力信号として更新するデータ
ホールド手段を設け、このデータホールド手段の出力信
号を前記電流制限設定値との比較に用いることを特徴と
する電流制限回路。 - 【請求項３】 三相電流を出力する電力変換装置の出力
電流制限回路であって、電力変換装置の電流指令値に乗
じる制限信号を、出力電流の三相全波整流信号が電流制
限設定値を越えた場合に小さくすることにより前記電流
指令値を制限する電流制限回路において、 前記制限信号の経路に、この制限信号が減少傾向にある
ときには小さな時定数で出力信号を減少させ、前記制限
信号が増加傾向にあるときには大きな時定数で出力信号
を増加させる非対称フィルタ手段を設け、この非対称フ
ィルタ手段の出力信号を新たな制限信号として前記電流
指令値との乗算に用いることを特徴とする電流制限回
路。 - 【請求項４】 三相電流を出力する電力変換装置の出力
電流制限回路であって、電力変換装置の電流指令値に乗
じる制限信号を、出力電流の三相全波整流信号が電流制
限設定値を越えた場合に小さくすることにより前記電流
指令値を制限する電流制限回路において、 前記制限信号の経路に、この制限信号の今回のサンプリ
ングによる入力データが前回のサンプリングによる出力
データよりも大きい場合には前回の出力データを更新す
ることなくそのまま出力し、今回の入力データが前回の
出力データよりも小さい場合には今回の入力データを出
力して出力信号を更新すると共に、この出力信号の更新
が一定期間行われない場合にはその期間経過時の入力デ
ータを強制的に出力信号として更新するデータホールド
手段を設け、このデータホールド手段の出力信号を新た
な制限信号として前記電流指令値との乗算に用いること
を特徴とする電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17251693A JP3334005B2 (ja) | 1993-06-18 | 1993-06-18 | 電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17251693A JP3334005B2 (ja) | 1993-06-18 | 1993-06-18 | 電流制限回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077856A JPH077856A (ja) | 1995-01-10 |
| JP3334005B2 true JP3334005B2 (ja) | 2002-10-15 |
Family
ID=15943409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17251693A Expired - Fee Related JP3334005B2 (ja) | 1993-06-18 | 1993-06-18 | 電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334005B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7679708B2 (ja) * | 2021-06-22 | 2025-05-20 | 富士電機株式会社 | 電力変換装置 |
-
1993
- 1993-06-18 JP JP17251693A patent/JP3334005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077856A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760646B2 (ja) | 電力変換装置の電流指令値演算装置 | |
| US5880947A (en) | Control device for a PWM controlled converter having a voltage controller | |
| JP3386295B2 (ja) | 連系形電力変換装置 | |
| EP3506474B1 (en) | Single-phase converter control method and apparatus | |
| JP3334005B2 (ja) | 電流制限回路 | |
| CN105846697A (zh) | 一种低开关频率下pwm整流控制方法以及系统 | |
| JPS5832403B2 (ja) | 制御方式 | |
| JP2701663B2 (ja) | リミッタ装置 | |
| JPH0432621B2 (ja) | ||
| JP2804042B2 (ja) | 直流送電制御装置 | |
| JPS6132915B2 (ja) | ||
| CN112436524A (zh) | 一种多次谐波限幅方法 | |
| JP3215480B2 (ja) | パルス幅変調インバータ装置 | |
| JPH0417570A (ja) | インバータの電圧制御方法 | |
| JP2606946Y2 (ja) | 電圧変動抑制装置の制御装置 | |
| JP3360838B2 (ja) | 無効電力及び高調波補償用電力変換装置の制御装置 | |
| JPH0443286B2 (ja) | ||
| JPH0722899A (ja) | 信号処理装置 | |
| JP2601422B2 (ja) | 高調波補償装置 | |
| JPH08317564A (ja) | 交直変換器の制御装置 | |
| JPH09121458A (ja) | アクティブフィルタの制御方法 | |
| JPS6082030A (ja) | 電力変換装置の定電力制御方法 | |
| JPH0145272Y2 (ja) | ||
| JPS62107635A (ja) | 電力変換装置の定電力制御方法 | |
| JPH01136569A (ja) | インバータの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020625 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |