JP3328476B2 - 半導体装置の電極形成方法及び半導体装置 - Google Patents
半導体装置の電極形成方法及び半導体装置Info
- Publication number
- JP3328476B2 JP3328476B2 JP23931795A JP23931795A JP3328476B2 JP 3328476 B2 JP3328476 B2 JP 3328476B2 JP 23931795 A JP23931795 A JP 23931795A JP 23931795 A JP23931795 A JP 23931795A JP 3328476 B2 JP3328476 B2 JP 3328476B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- film
- silicon
- ions
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 107
- 229910052710 silicon Inorganic materials 0.000 claims description 107
- 239000010703 silicon Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 83
- 238000004544 sputter deposition Methods 0.000 claims description 50
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- -1 neon ions Chemical class 0.000 claims description 30
- 229910052754 neon Inorganic materials 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 55
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 39
- 229910052719 titanium Inorganic materials 0.000 description 37
- 239000010936 titanium Substances 0.000 description 37
- 239000007789 gas Substances 0.000 description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 17
- 229910052734 helium Inorganic materials 0.000 description 14
- 239000001307 helium Substances 0.000 description 14
- 229910052786 argon Inorganic materials 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 11
- 239000010931 gold Substances 0.000 description 11
- 229910052737 gold Inorganic materials 0.000 description 11
- 229910052724 xenon Inorganic materials 0.000 description 11
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン基板と接
する電極構造を有する半導体装置の電極形成方法及び半
導体装置に関する。
する電極構造を有する半導体装置の電極形成方法及び半
導体装置に関する。
【０００２】
【従来の技術】ＣＭＯＳデバイスのソース電極やドレイ
ン電極等は、シリコン（Ｓｉ）基板上に形成される。ま
た、パワーデバイスの裏面電極もシリコン基板上に直接
形成される。このように、シリコン基板上に電極を形成
する場合、従来から最初にシリコン表面の自然酸化膜等
を除去するため、Ａｒ等のシリコンより重い希ガスのイ
オンによって逆スパッタリングし、その後電極膜を形成
することが行われている。
ン電極等は、シリコン（Ｓｉ）基板上に形成される。ま
た、パワーデバイスの裏面電極もシリコン基板上に直接
形成される。このように、シリコン基板上に電極を形成
する場合、従来から最初にシリコン表面の自然酸化膜等
を除去するため、Ａｒ等のシリコンより重い希ガスのイ
オンによって逆スパッタリングし、その後電極膜を形成
することが行われている。
【０００３】しかしながら、逆スパッタリングによって
表面の自然酸化膜は除去され、シリコン基板の表面が清
浄化するものの、イオン衝突に起因して、電極膜形成後
に様々な問題が発生する場合があった。例えば、電極膜
の密着力が低化したり、金属電極膜とＳｉの反応が抑制
され、メタルシリサイド欠損を引き起こし、最終的に電
気的特性が劣化してしまうというような問題点があっ
た。
表面の自然酸化膜は除去され、シリコン基板の表面が清
浄化するものの、イオン衝突に起因して、電極膜形成後
に様々な問題が発生する場合があった。例えば、電極膜
の密着力が低化したり、金属電極膜とＳｉの反応が抑制
され、メタルシリサイド欠損を引き起こし、最終的に電
気的特性が劣化してしまうというような問題点があっ
た。
【０００４】これらの問題を解決するため、特開平５−
１３６０８０号公報では、逆スパッタリングした後の表
面のＡｒ面密度を４．５×１０14個／cm2 以下にし、そ
の後電極膜を形成する方法によって、電極／Ｓｉ界面に
存在するアモルファス層の密着力低下を防いでいる。ま
た、特開平６−１２０１６８号公報では、Ａｒ逆スパッ
タリングの後アニール処理を行うことによって、シリコ
ン表面のＡｒ濃度を減少させたり、またシリコンよりか
なり重い希ガスであるＫｒまたはＸｅイオンで逆スパッ
タリングしＳｉ表面層へのＫｒ，Ｘｅの侵入確率を減ら
し、その後電極膜を形成する方法によって、メタルシリ
サイド欠損発生を防いでいる。
１３６０８０号公報では、逆スパッタリングした後の表
面のＡｒ面密度を４．５×１０14個／cm2 以下にし、そ
の後電極膜を形成する方法によって、電極／Ｓｉ界面に
存在するアモルファス層の密着力低下を防いでいる。ま
た、特開平６−１２０１６８号公報では、Ａｒ逆スパッ
タリングの後アニール処理を行うことによって、シリコ
ン表面のＡｒ濃度を減少させたり、またシリコンよりか
なり重い希ガスであるＫｒまたはＸｅイオンで逆スパッ
タリングしＳｉ表面層へのＫｒ，Ｘｅの侵入確率を減ら
し、その後電極膜を形成する方法によって、メタルシリ
サイド欠損発生を防いでいる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
電極形成方法では、シリコン基板と金属電極膜との密着
力が十分でなく、また金属電極とシリコン界面での電気
的特性が十分良好ではないという問題点があった。従っ
て、これら問題点を解決できる電極形成方法が望まれて
いる。
電極形成方法では、シリコン基板と金属電極膜との密着
力が十分でなく、また金属電極とシリコン界面での電気
的特性が十分良好ではないという問題点があった。従っ
て、これら問題点を解決できる電極形成方法が望まれて
いる。
【０００６】本発明は、上記課題に鑑みなされたもので
あり、シリコン基板と金属電極膜とにおいて十分な密着
力を有し、かつ金属電極とシリコン界面の良好な電気的
特性を有する半導体装置の電極形成方法及び半導体装置
を提供することを目的とする。
あり、シリコン基板と金属電極膜とにおいて十分な密着
力を有し、かつ金属電極とシリコン界面の良好な電気的
特性を有する半導体装置の電極形成方法及び半導体装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明者らは、シリコン
基板表面の自然酸化膜を除去するため、希ガスイオンに
よってシリコン表面を逆スパッタリングし、その後金属
電極膜を形成する方法について、鋭意実験考察を重ねた
結果、シリコン基板と金属電極膜の密着力や界面の電気
的特性に及ぼす要素は、従来着目されている界面アモル
ファス層に混入する希ガス濃度だけではなく、アモルフ
ァス層そのものの構造であることをはじめて発見した。
また、実験考察の結果、該アモルファス層の構造は、逆
スパッタリングに用いる希ガスイオンの質量数に大きく
影響を受けることが明らかになった。
基板表面の自然酸化膜を除去するため、希ガスイオンに
よってシリコン表面を逆スパッタリングし、その後金属
電極膜を形成する方法について、鋭意実験考察を重ねた
結果、シリコン基板と金属電極膜の密着力や界面の電気
的特性に及ぼす要素は、従来着目されている界面アモル
ファス層に混入する希ガス濃度だけではなく、アモルフ
ァス層そのものの構造であることをはじめて発見した。
また、実験考察の結果、該アモルファス層の構造は、逆
スパッタリングに用いる希ガスイオンの質量数に大きく
影響を受けることが明らかになった。
【０００８】すなわち、シリコン基板表面に希ガスイオ
ンを衝突させることで、該シリコン基板表面に成長した
自然酸化膜は除去され、基板表面が清浄化される。この
清浄化過程において、イオン衝突によってシリコン基板
表面はダメージを受け、最表面層はアモルファス化す
る。従来行われていたアルゴン（Ａｒ）、クリプトン
（Ｋｒ）、またはキセノン（Ｘｅ）のイオンによる逆ス
パッタリングでは、該希ガスの質量数が３９．９（アル
ゴン），８３．８（クリプトン），１３１．１（キセノ
ン）と大きいので、シリコンの単位体積当たりに与える
ダメージが大きく、シリコン最表面層に完全なアモルフ
ァス層が形成され、さらに該アモルファス層とシリコン
基板の結晶との間に明確な境界が形成されてしまう。
ンを衝突させることで、該シリコン基板表面に成長した
自然酸化膜は除去され、基板表面が清浄化される。この
清浄化過程において、イオン衝突によってシリコン基板
表面はダメージを受け、最表面層はアモルファス化す
る。従来行われていたアルゴン（Ａｒ）、クリプトン
（Ｋｒ）、またはキセノン（Ｘｅ）のイオンによる逆ス
パッタリングでは、該希ガスの質量数が３９．９（アル
ゴン），８３．８（クリプトン），１３１．１（キセノ
ン）と大きいので、シリコンの単位体積当たりに与える
ダメージが大きく、シリコン最表面層に完全なアモルフ
ァス層が形成され、さらに該アモルファス層とシリコン
基板の結晶との間に明確な境界が形成されてしまう。
【０００９】本発明は、上記知見に基づきなされたもの
であり、シリコンより質量数の小さい希ガスのイオンに
よる逆スパッタリングによってシリコン基板表面に清浄
化処理を施し、これによってシリコン基板の表面部に結
晶層を含有するシリコンアモルファスの層であって、そ
の結晶層の含有率が深さ方向で徐々に大きくなる部分ア
モルファス層を形成し、その後、清浄化処理したシリコ
ン基板表面にコンタクト金属膜を形成することを特徴と
する。
であり、シリコンより質量数の小さい希ガスのイオンに
よる逆スパッタリングによってシリコン基板表面に清浄
化処理を施し、これによってシリコン基板の表面部に結
晶層を含有するシリコンアモルファスの層であって、そ
の結晶層の含有率が深さ方向で徐々に大きくなる部分ア
モルファス層を形成し、その後、清浄化処理したシリコ
ン基板表面にコンタクト金属膜を形成することを特徴と
する。
【００１０】このように、ヘリウムまたはネオンイオン
による逆スパッタリングでは、該希ガスの質量数が４．
０（ヘリウム），２０．１７（ネオン）と２８．０９
（シリコン）に比べ小さいので、シリコンの単位体積当
たりに与えるダメージが小さく、シリコン表面から深く
まで侵入する。その結果、シリコン最表面に完全なアモ
ルファス層は形成されず、一部結晶部分が存在する。さ
らに、ヘリウムまたはネオンイオンは深くまで侵入する
際に、徐々にエネルギーを失う。そこで、シリコン基板
内における結晶の比率が基板の内部に進むにつれて徐々
に増加し、従来のようなアモルファス層とシリコン単結
晶層（元々のシリコン基板）との間に明確な境界は形成
されない。
による逆スパッタリングでは、該希ガスの質量数が４．
０（ヘリウム），２０．１７（ネオン）と２８．０９
（シリコン）に比べ小さいので、シリコンの単位体積当
たりに与えるダメージが小さく、シリコン表面から深く
まで侵入する。その結果、シリコン最表面に完全なアモ
ルファス層は形成されず、一部結晶部分が存在する。さ
らに、ヘリウムまたはネオンイオンは深くまで侵入する
際に、徐々にエネルギーを失う。そこで、シリコン基板
内における結晶の比率が基板の内部に進むにつれて徐々
に増加し、従来のようなアモルファス層とシリコン単結
晶層（元々のシリコン基板）との間に明確な境界は形成
されない。
【００１１】そして、このようなシリコン基板表面の上
にチタン等の金属電極膜を形成したとき、アモルファス
層には部分的に結晶層が存在し、かつアモルファス層と
基板自体の結晶との間で明確な境界が存在しないので、
電極膜とシリコン基板との密着力は、従来のＡｒ，Ｋ
ｒ，Ｘｅイオンによる逆スパッタリング処理に比べ非常
に優れている。さらに、シリコン基板表面において、部
分的に結晶層が存在するので、電気的特性においても改
善される。
にチタン等の金属電極膜を形成したとき、アモルファス
層には部分的に結晶層が存在し、かつアモルファス層と
基板自体の結晶との間で明確な境界が存在しないので、
電極膜とシリコン基板との密着力は、従来のＡｒ，Ｋ
ｒ，Ｘｅイオンによる逆スパッタリング処理に比べ非常
に優れている。さらに、シリコン基板表面において、部
分的に結晶層が存在するので、電気的特性においても改
善される。
【００１２】このように、本発明によれば、シリコン基
板の逆スパッタリングによる清浄化工程においてイオン
種をヘリウムまたはネオンにすることのみで、シリコン
基板と金属電極膜の密着力を高め、界面の電気的特性
（特に、接触抵抗）をも改善するという優れた効果が発
現できる。
板の逆スパッタリングによる清浄化工程においてイオン
種をヘリウムまたはネオンにすることのみで、シリコン
基板と金属電極膜の密着力を高め、界面の電気的特性
（特に、接触抵抗）をも改善するという優れた効果が発
現できる。
【００１３】また、本発明は、上記希ガスのイオンは、
ネオンイオンであることを特徴とする。ヘリウムとネオ
ンの効果を比較した場合、ヘリウムは質量数が４とかな
り小さいので、スパッタリング収率が小さく、シリコン
表面の洗浄効果において劣る場合がある。従って、ネオ
ンイオンを用いることにより、シリコン表面の洗浄を十
分に行いつつ、アモルファス層における結晶層を維持で
きる。
ネオンイオンであることを特徴とする。ヘリウムとネオ
ンの効果を比較した場合、ヘリウムは質量数が４とかな
り小さいので、スパッタリング収率が小さく、シリコン
表面の洗浄効果において劣る場合がある。従って、ネオ
ンイオンを用いることにより、シリコン表面の洗浄を十
分に行いつつ、アモルファス層における結晶層を維持で
きる。
【００１４】また、本発明は、上記コンタクト金属膜を
形成した後、その上に密着用金属としてニッケル膜を形
成することを特徴とする。この密着用金属としてのニッ
ケル膜は、半田接合などを介し電極を取り出す際にコン
タクト電極と半田とを十分な密着力で接合する役割を有
している。なお、コンタクト金属膜としては、チタン等
が好適である。さらに、ニッケル膜上に金層を酸化防止
を目的とした保護層として形成するのが好適である。
形成した後、その上に密着用金属としてニッケル膜を形
成することを特徴とする。この密着用金属としてのニッ
ケル膜は、半田接合などを介し電極を取り出す際にコン
タクト電極と半田とを十分な密着力で接合する役割を有
している。なお、コンタクト金属膜としては、チタン等
が好適である。さらに、ニッケル膜上に金層を酸化防止
を目的とした保護層として形成するのが好適である。
【００１５】また、本発明に係る半導体装置は、シリコ
ン基板と、このシリコン基板の表面部に形成された結晶
層を含有するシリコンアモルファスの層であって、その
結晶層の含有率が深さ方向で徐々に大きくなる部分アモ
ルファス層と、このアモルファス上に形成されたコンタ
クト金属膜と、を含むことを特徴とする。
ン基板と、このシリコン基板の表面部に形成された結晶
層を含有するシリコンアモルファスの層であって、その
結晶層の含有率が深さ方向で徐々に大きくなる部分アモ
ルファス層と、このアモルファス上に形成されたコンタ
クト金属膜と、を含むことを特徴とする。
【００１６】このように、部分アモルファス層上にコン
タクト金属膜が形成されるため、シリコン基板と金属電
極膜とにおいて十分な密着力を有し、かつ金属電極とシ
リコン界面の良好な電気的特性を得ることができる。
タクト金属膜が形成されるため、シリコン基板と金属電
極膜とにおいて十分な密着力を有し、かつ金属電極とシ
リコン界面の良好な電気的特性を得ることができる。
【００１７】さらに、コンタクト金属膜上に形成された
密着金属として形成されたニッケル膜を含むことが好適
である。
密着金属として形成されたニッケル膜を含むことが好適
である。
【００１８】
「装置の構成」図１は本発明の一実施形態の半導体装置
を示す縦断面図である。シリコン基板１上には、ＭＯＳ
トランジスタのソース、ゲート部が形成されている。な
お、ＭＯＳトランジスタの構成は、広く知られているも
のであり、説明は省略する。そして、シリコン基板１上
には、配線としてのアルミ膜３を所定のパターンに形成
されており、その上に、パッシベーション膜として窒化
シリコン膜５が形成されている。
を示す縦断面図である。シリコン基板１上には、ＭＯＳ
トランジスタのソース、ゲート部が形成されている。な
お、ＭＯＳトランジスタの構成は、広く知られているも
のであり、説明は省略する。そして、シリコン基板１上
には、配線としてのアルミ膜３を所定のパターンに形成
されており、その上に、パッシベーション膜として窒化
シリコン膜５が形成されている。
【００１９】そして、シリコン基板１の裏面側には、部
分アモルファス層７、チタンシリコンアモルファス層
９、チタン膜８、ニッケル膜１０、金保護膜１１が、こ
の順で形成されている。
分アモルファス層７、チタンシリコンアモルファス層
９、チタン膜８、ニッケル膜１０、金保護膜１１が、こ
の順で形成されている。
【００２０】特に、部分アモルファス層７は、シリコン
結晶層を部分的に含有するものであり、その結晶層の含
有率は、シリコン基板１の内部側に進むに従って大きく
なっている。このように、部分アモルファス層７の存在
によって、単結晶のシリコン基板１と部分アモルファス
層７の境界は、明確なものでなくなり、チタン膜８など
の電極膜とシリコン基板１との密着力が改善される。さ
らに、部分アモルファス層７内には結晶層が存在するた
め、電気的特性も改善される。
結晶層を部分的に含有するものであり、その結晶層の含
有率は、シリコン基板１の内部側に進むに従って大きく
なっている。このように、部分アモルファス層７の存在
によって、単結晶のシリコン基板１と部分アモルファス
層７の境界は、明確なものでなくなり、チタン膜８など
の電極膜とシリコン基板１との密着力が改善される。さ
らに、部分アモルファス層７内には結晶層が存在するた
め、電気的特性も改善される。
【００２１】「製造方法」次に、本発明の一実施形態の
製造工程について、図２に基づいて説明する。この図２
には、本実施形態により製造される積層金属電極が、製
造工程順に模式的に示してある。
製造工程について、図２に基づいて説明する。この図２
には、本実施形態により製造される積層金属電極が、製
造工程順に模式的に示してある。
【００２２】図２（ａ）において、シリコン基板１上に
ＭＯＳトランジスタのソース、ゲート部を作成した後
（詳細省略）、配線としてのアルミ膜３を所定のパター
ンに作成し、さらに、パッシベーション膜として窒化シ
リコン膜５を形成する。なお、シリコン基板裏側の表面
には自然酸化膜２が形成されている。
ＭＯＳトランジスタのソース、ゲート部を作成した後
（詳細省略）、配線としてのアルミ膜３を所定のパター
ンに作成し、さらに、パッシベーション膜として窒化シ
リコン膜５を形成する。なお、シリコン基板裏側の表面
には自然酸化膜２が形成されている。
【００２３】このように、シリコン基板の表側の構成要
素を製造した後、裏面側において素子ドレイン部を製造
するため、シリコン基板１をスパッタリング装置へ搬送
する。シリコン基板１をスパッタリング装置のチェンバ
内にセットした後、到達真空度として１０-7ｔｏｒｒ程
度までチェンバ内の真空排気を行う。
素を製造した後、裏面側において素子ドレイン部を製造
するため、シリコン基板１をスパッタリング装置へ搬送
する。シリコン基板１をスパッタリング装置のチェンバ
内にセットした後、到達真空度として１０-7ｔｏｒｒ程
度までチェンバ内の真空排気を行う。
【００２４】そして、最初にシリコン基板１の裏側表面
の逆スパッタリングを行う。そのため、ネオンガスをマ
スフローコントローラによって、５〜１０×１０-3ｔｏ
ｒｒチェンバ内に導入し、該雰囲気下でシリコン基板１
側に高周波バイアス４００〜６００Ｖを印加し、印加電
力を１〜２ｋＷ／ｍ2 の密度で、シリコン基板１を例え
ば４０オングストロームの厚さ、逆スパッタリングを行
う。この逆スパッタリング終了後、速やかにチェンバ内
へのネオンガス導入を停止する。
の逆スパッタリングを行う。そのため、ネオンガスをマ
スフローコントローラによって、５〜１０×１０-3ｔｏ
ｒｒチェンバ内に導入し、該雰囲気下でシリコン基板１
側に高周波バイアス４００〜６００Ｖを印加し、印加電
力を１〜２ｋＷ／ｍ2 の密度で、シリコン基板１を例え
ば４０オングストロームの厚さ、逆スパッタリングを行
う。この逆スパッタリング終了後、速やかにチェンバ内
へのネオンガス導入を停止する。
【００２５】図２（ｂ）に、逆スパッタリングされた状
態を示す。この工程によって、シリコン基板１の表面に
形成していた自然酸化膜等２が除去されると同時に、ネ
オンイオンの衝突によって裏面側の最表面には部分的に
アモルファス化した部分アモルファス層７が形成され
る。この部分アモルファス層７は、シリコン基板１の表
面から深くなるにしたがって、徐々にアモルファス状態
が減少し、結晶状態の割合が増加している。表面から５
０オングストロームの深さでは完全な結晶状態である。
最表面においては約８０％程度アモルファス化されてい
る。この部分的にアモルファス化された部分アモルファ
ス層７の中にはネオンが数％程度混入している。
態を示す。この工程によって、シリコン基板１の表面に
形成していた自然酸化膜等２が除去されると同時に、ネ
オンイオンの衝突によって裏面側の最表面には部分的に
アモルファス化した部分アモルファス層７が形成され
る。この部分アモルファス層７は、シリコン基板１の表
面から深くなるにしたがって、徐々にアモルファス状態
が減少し、結晶状態の割合が増加している。表面から５
０オングストロームの深さでは完全な結晶状態である。
最表面においては約８０％程度アモルファス化されてい
る。この部分的にアモルファス化された部分アモルファ
ス層７の中にはネオンが数％程度混入している。
【００２６】ここで、この逆スパッタリングにおいて、
重要なことは、使用される希ガスの質量数がシリコンよ
り小さいことである。これによって、部分アモルファス
層７を形成できる。そこで、ネオンガスに代えて、ヘリ
ウムガスを使用することもできる。
重要なことは、使用される希ガスの質量数がシリコンよ
り小さいことである。これによって、部分アモルファス
層７を形成できる。そこで、ネオンガスに代えて、ヘリ
ウムガスを使用することもできる。
【００２７】次に、図２（ｃ）に示すように、同スパッ
タリングチェンバ内において、チタン膜８を形成する工
程に移る。すなわち、ネオンガスの導入を停止した後、
上述の到達真空度まで再度排気する。その後、アルゴン
ガスをマスフローコントローラによって、５×１０-3ｔ
ｏｒｒチェンバ内に導入し、該雰囲気下でチタンターゲ
ット側に高周波バイアス４００〜６００Ｖを印加し、チ
タンターゲットのスパッタリングを行う。
タリングチェンバ内において、チタン膜８を形成する工
程に移る。すなわち、ネオンガスの導入を停止した後、
上述の到達真空度まで再度排気する。その後、アルゴン
ガスをマスフローコントローラによって、５×１０-3ｔ
ｏｒｒチェンバ内に導入し、該雰囲気下でチタンターゲ
ット側に高周波バイアス４００〜６００Ｖを印加し、チ
タンターゲットのスパッタリングを行う。
【００２８】ここで、シリコン基板１とチタンターゲッ
トの間にはシャッタが設置されており、該シャッタの開
閉によって所定の膜厚のチタン膜８を形成する。この状
態において、アルゴンイオンはチタンターゲットに衝突
し、スバッタリングを引き起こし、チタン原子またはチ
タンクラスターがチタンターゲット表面から放出され
る。放出されたチタン原子またはチタンクラスターは逆
スパッタリングされたシリコン基板１の表面に飛来し堆
積する。
トの間にはシャッタが設置されており、該シャッタの開
閉によって所定の膜厚のチタン膜８を形成する。この状
態において、アルゴンイオンはチタンターゲットに衝突
し、スバッタリングを引き起こし、チタン原子またはチ
タンクラスターがチタンターゲット表面から放出され
る。放出されたチタン原子またはチタンクラスターは逆
スパッタリングされたシリコン基板１の表面に飛来し堆
積する。
【００２９】これによって、例えば２０００オングスト
ロームの厚さでチタン膜８を形成する。ここで、このチ
タン膜８を形成するとき、図３（ｃ）の符合９に示され
るように、逆スパッタリングされたシリコン基板１表面
とチタン膜８との界面に、チタンシリコンアモルファス
層が形成される。
ロームの厚さでチタン膜８を形成する。ここで、このチ
タン膜８を形成するとき、図３（ｃ）の符合９に示され
るように、逆スパッタリングされたシリコン基板１表面
とチタン膜８との界面に、チタンシリコンアモルファス
層が形成される。
【００３０】次に、図２（ｄ）に示されるように、同ス
パッタリングチェンバ内において、ニッケル密着層１０
を形成する工程に移る。チタン膜８を形成する工程と同
じく、アルゴンガスをマスフローコントローラによって
５×１０-3ｔｏｒｒチェンバ内に導入し、該雰囲気下で
ニッケルターゲット側に高周波バイアス４００〜６００
Ｖを印加し、ニッケルターゲットのスバッタリングを行
う。シリコン基板１とニッケルターゲットの間にもシャ
ッタが設置されており、該シャッタを開くことによって
所定の膜厚のニッケル密着膜１０を形成する。例えば、
６０００オングストロームの厚さでニッケル密着膜１０
を形成する。
パッタリングチェンバ内において、ニッケル密着層１０
を形成する工程に移る。チタン膜８を形成する工程と同
じく、アルゴンガスをマスフローコントローラによって
５×１０-3ｔｏｒｒチェンバ内に導入し、該雰囲気下で
ニッケルターゲット側に高周波バイアス４００〜６００
Ｖを印加し、ニッケルターゲットのスバッタリングを行
う。シリコン基板１とニッケルターゲットの間にもシャ
ッタが設置されており、該シャッタを開くことによって
所定の膜厚のニッケル密着膜１０を形成する。例えば、
６０００オングストロームの厚さでニッケル密着膜１０
を形成する。
【００３１】さらに、図２（ｅ）に示されるように、同
スパッタリングチェンバ内において、金保護膜１１を形
成する工程に移る。チタン膜８、ニッケル密着層１０を
形成する工程と同じく、アルゴンガスをマスフローコン
トローラによって５×１０-3ｔｏｒｒチェンバ内に導入
し、該雰囲気下で金ターゲット側に高周波バイアス４０
０〜６００Ｖを印加し、金ターゲットのスバッタリング
を行う。シリコン基板１と金ターゲットの間にもシャッ
タが設置されており、該シャッタを開くことによって所
定の膜厚の金保護膜１１を形成する。例えば、２００オ
ングストロームの厚さで金保護膜１１を形成する。
スパッタリングチェンバ内において、金保護膜１１を形
成する工程に移る。チタン膜８、ニッケル密着層１０を
形成する工程と同じく、アルゴンガスをマスフローコン
トローラによって５×１０-3ｔｏｒｒチェンバ内に導入
し、該雰囲気下で金ターゲット側に高周波バイアス４０
０〜６００Ｖを印加し、金ターゲットのスバッタリング
を行う。シリコン基板１と金ターゲットの間にもシャッ
タが設置されており、該シャッタを開くことによって所
定の膜厚の金保護膜１１を形成する。例えば、２００オ
ングストロームの厚さで金保護膜１１を形成する。
【００３２】このように、裏面の電極としてシリコン基
板１の裏側表面の逆スパッタリング終了後、チタン、ニ
ッケル、金が順次形成され、図１に示される半導体装置
が製造される。
板１の裏側表面の逆スパッタリング終了後、チタン、ニ
ッケル、金が順次形成され、図１に示される半導体装置
が製造される。
【００３３】なお、上述の説明では、ＭＯＳトランジス
タに適用した例を示したが、これに限らずバイポーラ素
子、ダイオード等であってもよい。
タに適用した例を示したが、これに限らずバイポーラ素
子、ダイオード等であってもよい。
【００３４】「界面構造」ここで、本実施形態の製造方
法を適用して得た図１に示す半導体装置のシリコン基板
１とチタン膜８の界面を、電子顕微鏡によって断面観察
した結果を図３に示す。
法を適用して得た図１に示す半導体装置のシリコン基板
１とチタン膜８の界面を、電子顕微鏡によって断面観察
した結果を図３に示す。
【００３５】この図３において、比較例としてシリコン
基板１の表面をキセノンイオンによって逆スパッタリン
グし、チタン膜８を形成した半導体装置のシリコン基板
１とチタン膜８の界面観察結果も同時に示す。図からも
明らかなように、本実施形態のシリコン基板１とチタン
膜８の界面において、完全なアモルファス層は形成され
ず一部結晶部分が存在し、深さ方向に対して徐々にアモ
ルファスの比率が減少し、逆に結晶の比率が増加し、両
者に明確な境界は形成されていない。
基板１の表面をキセノンイオンによって逆スパッタリン
グし、チタン膜８を形成した半導体装置のシリコン基板
１とチタン膜８の界面観察結果も同時に示す。図からも
明らかなように、本実施形態のシリコン基板１とチタン
膜８の界面において、完全なアモルファス層は形成され
ず一部結晶部分が存在し、深さ方向に対して徐々にアモ
ルファスの比率が減少し、逆に結晶の比率が増加し、両
者に明確な境界は形成されていない。
【００３６】一方、比較例では、シリコン基板１とチタ
ン膜８の界面において、完全なアモルファス層１２が形
成され、さらに該アモルファス層１２とシリコン基板１
の結晶との間に明確な境界が形成されている。このよう
に、本実施形態と比較例では、界面のアモルファス層の
構造において大きな差異のあることが理解される。
ン膜８の界面において、完全なアモルファス層１２が形
成され、さらに該アモルファス層１２とシリコン基板１
の結晶との間に明確な境界が形成されている。このよう
に、本実施形態と比較例では、界面のアモルファス層の
構造において大きな差異のあることが理解される。
【００３７】「密着力」次に、図１に示す本実施形態の
半導体装置（ネオン及びヘリウムガスを使用した２つの
例）におけるシリコン基板１とチタン膜８との間の密着
力について、比較例と比較する。
半導体装置（ネオン及びヘリウムガスを使用した２つの
例）におけるシリコン基板１とチタン膜８との間の密着
力について、比較例と比較する。
【００３８】図４に、本実施形態であるネオンイオンま
たはヘリウムイオン、比較例であるアルゴンイオンまた
はキセノンイオンで、シリコン基板１に逆スパッタリン
グを施し、さらにチタン、ニッケル、金を順次形成した
ものについてピールテストを行い、シリコン基板１とチ
タン膜８との間で剥離する比率について調べた結果を示
す。なお、ガス種以外は、すべて上述の実施形態と同一
条件で、シリコン基板１表面の逆スパッタリングを行っ
た。また、逆スパッタリングを行う前のシリコン基板１
表面の自然酸化膜２は約３０オングストロームの厚さ形
成されていることが、オージェ電子分光法から判明して
いる。
たはヘリウムイオン、比較例であるアルゴンイオンまた
はキセノンイオンで、シリコン基板１に逆スパッタリン
グを施し、さらにチタン、ニッケル、金を順次形成した
ものについてピールテストを行い、シリコン基板１とチ
タン膜８との間で剥離する比率について調べた結果を示
す。なお、ガス種以外は、すべて上述の実施形態と同一
条件で、シリコン基板１表面の逆スパッタリングを行っ
た。また、逆スパッタリングを行う前のシリコン基板１
表面の自然酸化膜２は約３０オングストロームの厚さ形
成されていることが、オージェ電子分光法から判明して
いる。
【００３９】図４からも明らかなように、本実施形態で
あるネオンイオンによってシリコン基板１の表面の逆ス
パッタリングを行った場合、シリコン−チタン間の剥離
率は０％で、非常に優れた密着力を有していることがわ
かる。一方、ヘリウムイオンで逆スパッタリングを行っ
た場合、剥離率は５％で、一部不良が発生する。これ
は、逆スパッタリングによって表面の自然酸化膜が十分
エッチングされず、一部酸素が残存しているためであ
る。
あるネオンイオンによってシリコン基板１の表面の逆ス
パッタリングを行った場合、シリコン−チタン間の剥離
率は０％で、非常に優れた密着力を有していることがわ
かる。一方、ヘリウムイオンで逆スパッタリングを行っ
た場合、剥離率は５％で、一部不良が発生する。これ
は、逆スパッタリングによって表面の自然酸化膜が十分
エッチングされず、一部酸素が残存しているためであ
る。
【００４０】一方、比較例であるアルゴンイオンまたは
キセノンイオンで逆スパッタリングした場合では、剥離
率は明らかに大きく、密着率は本発明に比べて劣ること
がわかる。
キセノンイオンで逆スパッタリングした場合では、剥離
率は明らかに大きく、密着率は本発明に比べて劣ること
がわかる。
【００４１】以上、図４では、自然酸化膜２の厚さが約
３０オングストロームの場合の密着力の結果を示した
が、通常自然酸化膜２の膜厚は一定ではなく、工程中に
おける放置時間、放置雰囲気等に大きく依存する。した
がって、通常自然酸化膜２を除去するため逆スパッタリ
ングを行う際、スパッタリング時間を長めに設定した
り、パワー密度を大きくしたりする。
３０オングストロームの場合の密着力の結果を示した
が、通常自然酸化膜２の膜厚は一定ではなく、工程中に
おける放置時間、放置雰囲気等に大きく依存する。した
がって、通常自然酸化膜２を除去するため逆スパッタリ
ングを行う際、スパッタリング時間を長めに設定した
り、パワー密度を大きくしたりする。
【００４２】このような条件のもとでは、特にシリコン
基板１の表面層に形成されるアモルファス層が密着力に
与える効果は大きく、ネオンイオン、またはヘリウムイ
オンで逆スパッタリングすることにより良好な密着力が
得られる。
基板１の表面層に形成されるアモルファス層が密着力に
与える効果は大きく、ネオンイオン、またはヘリウムイ
オンで逆スパッタリングすることにより良好な密着力が
得られる。
【００４３】なお、自然酸化膜の膜厚がかなり薄い場
合、例えば１０オングストローム以下のとき、密着力
は、どのような希ガスによる逆スパッタリングでも図４
よりは剥離率が改善される。
合、例えば１０オングストローム以下のとき、密着力
は、どのような希ガスによる逆スパッタリングでも図４
よりは剥離率が改善される。
【００４４】さらに、図５には、本実施形態であるネオ
ンイオン、ヘリウムイオン、および比較例であるアルゴ
ンイオン、キセノンイオンで、シリコン基板１の表面の
逆スパッタリングを行い、さらにチタン、ニッケル、金
を順次、上述の実施形態の条件によって形成し、シリコ
ン基板とチタン金属の接触抵抗率を調べた結果を示す。
ンイオン、ヘリウムイオン、および比較例であるアルゴ
ンイオン、キセノンイオンで、シリコン基板１の表面の
逆スパッタリングを行い、さらにチタン、ニッケル、金
を順次、上述の実施形態の条件によって形成し、シリコ
ン基板とチタン金属の接触抵抗率を調べた結果を示す。
【００４５】図５から明らかなように、本実施形態のネ
オンイオンによってシリコン基板１表面の逆スパッタリ
ングを行った場合、シリコン−チタン間の接触抵抗率は
１．４Ωcm2 で、優れた電気的特性を有していることが
わかる。また、ヘリウムイオンで逆スパッタリングを行
った場合でも、５Ωcm2 で良好な電気的特性を示してい
る。一方、比較例であるアルゴンイオンまたはキセノン
イオンで逆スパッタリングした場合では、１００Ωcm2
以上の大きな接触抵抗率を示している。これは、アルゴ
ンまたはキセノンイオンの逆スパッタリングによって、
シリコン基板１表面が完全にアモルファス化し、その中
の不純物が再分布し、完全アモルファス層１２自体が高
抵抗層となっているためである。一方、本発明のよう
に、ネオンまたはヘリウムイオンを用いた逆スパッタリ
ングでは、部分的に結晶層が残存しているため上記のよ
うな高抵抗層は存在せず、良好な低い接触抵抗率が得ら
れる。
オンイオンによってシリコン基板１表面の逆スパッタリ
ングを行った場合、シリコン−チタン間の接触抵抗率は
１．４Ωcm2 で、優れた電気的特性を有していることが
わかる。また、ヘリウムイオンで逆スパッタリングを行
った場合でも、５Ωcm2 で良好な電気的特性を示してい
る。一方、比較例であるアルゴンイオンまたはキセノン
イオンで逆スパッタリングした場合では、１００Ωcm2
以上の大きな接触抵抗率を示している。これは、アルゴ
ンまたはキセノンイオンの逆スパッタリングによって、
シリコン基板１表面が完全にアモルファス化し、その中
の不純物が再分布し、完全アモルファス層１２自体が高
抵抗層となっているためである。一方、本発明のよう
に、ネオンまたはヘリウムイオンを用いた逆スパッタリ
ングでは、部分的に結晶層が残存しているため上記のよ
うな高抵抗層は存在せず、良好な低い接触抵抗率が得ら
れる。
【００４６】以上のように、本実施形態によれば、チタ
ン膜８の堆積前にネオンイオンによる逆スパッタリング
によって、シリコン基板１の清浄化を行う。そして、こ
れによって、チタン−シリコン間に強固な密着力が得ら
れる。したがって、その上に膜応力の大きい密着層とし
てのニッケル膜１０を形成しても、十分な密着を保つこ
とができる。このため、金属膜を形成する際に、シリコ
ン基板１の表面に特別な凹凸を形成し、物理的に密着力
を向上する必要もない。また、湿式洗浄ではなく、スパ
ッタリングチェンバ内での逆スパッタリングを利用して
いるため、工程が増えることなくシリコン基板１の表面
の清浄化を達成することができる。さらに、密着力を向
上させるための逆スパッタリング後または電極膜形成後
の熱処理の必要もない。このため、熱処理による、シリ
コン基板１の表面側のアルミ膜３の劣化も防ぐことがで
き、かつ工程の増加もない。
ン膜８の堆積前にネオンイオンによる逆スパッタリング
によって、シリコン基板１の清浄化を行う。そして、こ
れによって、チタン−シリコン間に強固な密着力が得ら
れる。したがって、その上に膜応力の大きい密着層とし
てのニッケル膜１０を形成しても、十分な密着を保つこ
とができる。このため、金属膜を形成する際に、シリコ
ン基板１の表面に特別な凹凸を形成し、物理的に密着力
を向上する必要もない。また、湿式洗浄ではなく、スパ
ッタリングチェンバ内での逆スパッタリングを利用して
いるため、工程が増えることなくシリコン基板１の表面
の清浄化を達成することができる。さらに、密着力を向
上させるための逆スパッタリング後または電極膜形成後
の熱処理の必要もない。このため、熱処理による、シリ
コン基板１の表面側のアルミ膜３の劣化も防ぐことがで
き、かつ工程の増加もない。
【００４７】なお、上記実施形態では、シリコン基板１
の表面にオーミックコンタクトをとり、できる限り接触
抵抗を下げるためチタン膜８を用いた例を示したが、こ
のチタンの代わりにクロム（Ｃｒ），バナジウム
（Ｖ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）等
を用いてもよい。また、逆スパッタリングにおける条件
として、上記実施形態では、高周波バイアス４００〜６
００Ｖ，電力１〜２ｋＷ／ｍ2 という条件を採用した
が、高周波バイアス２００〜１０００Ｖ、電力０．１〜
１０ｋＷ／ｍ2 の範囲内であってもよい。また、チタン
膜８の膜厚は２０００オングストロームに限らず、１０
００〜４０００オングストロームの範囲でもよい。さら
に、ニッケル膜１０の膜厚も６０００オングストローム
に限らず、２０００〜１００００オングストロームの範
囲でもよい。
の表面にオーミックコンタクトをとり、できる限り接触
抵抗を下げるためチタン膜８を用いた例を示したが、こ
のチタンの代わりにクロム（Ｃｒ），バナジウム
（Ｖ），ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）等
を用いてもよい。また、逆スパッタリングにおける条件
として、上記実施形態では、高周波バイアス４００〜６
００Ｖ，電力１〜２ｋＷ／ｍ2 という条件を採用した
が、高周波バイアス２００〜１０００Ｖ、電力０．１〜
１０ｋＷ／ｍ2 の範囲内であってもよい。また、チタン
膜８の膜厚は２０００オングストロームに限らず、１０
００〜４０００オングストロームの範囲でもよい。さら
に、ニッケル膜１０の膜厚も６０００オングストローム
に限らず、２０００〜１００００オングストロームの範
囲でもよい。
【図１】 実施形態の半導体装置の縦断面図である。
【図２】 実施形態の製造方法を工程順に模式的に示す
断面図である。
断面図である。
【図３】 実施形態の半導体装置、およびシリコン基板
表面をキセノンイオンによって逆スパッタリングし、チ
タン膜を形成した比較例の半導体装置のシリコン基板と
チタン膜の界面観察結果を示す電子顕微鏡写真である。
表面をキセノンイオンによって逆スパッタリングし、チ
タン膜を形成した比較例の半導体装置のシリコン基板と
チタン膜の界面観察結果を示す電子顕微鏡写真である。
【図４】 逆スパッタリングに用いる希ガスの種類と、
シリコン基板とチタン膜との間の剥離率の関係を示す特
性図である。
シリコン基板とチタン膜との間の剥離率の関係を示す特
性図である。
【図５】 逆スパッタリングに用いる希ガスの種類と、
接触抵抗率との関係を示す特性図である。
接触抵抗率との関係を示す特性図である。
１ シリコン基板、３ アルミ膜、５ 窒化シリコン
膜、７ 部分アモルファス層、８ チタン膜、９ チタ
ンシリコンアモルファス層、１０ ニッケル膜、１１
金保護膜、１２ 完全アモルファス層。
膜、７ 部分アモルファス層、８ チタン膜、９ チタ
ンシリコンアモルファス層、１０ ニッケル膜、１１
金保護膜、１２ 完全アモルファス層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 29/78 ６５２Ｌ 29/78 ６５２ 27/04 Ｅ (72)発明者 多賀 康訓 愛知県愛知郡長久手町大字長湫字横道41 番地の１ 株式会社豊田中央研究所内 (72)発明者 近藤 市治 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平７−161660（ＪＰ，Ａ) 特開 平８−264483（ＪＰ，Ａ) 特開 平５−21372（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/285 H01L 21/288 H01L 27/04
Claims (5)
- 【請求項１】 シリコンより質量数の小さい希ガスのイ
オンによる逆スパッタリングによってシリコン基板表面
に清浄化処理を施し、これによってシリコン基板の表面
部に結晶層を含有するシリコンアモルファスの層であっ
て、その結晶層の含有率が深さ方向で徐々に大きくなる
部分アモルファス層を形成し、その後、清浄化処理した
シリコン基板表面にコンタクト金属膜を形成することを
特徴とする半導体装置の電極形成方法。 - 【請求項２】 請求項１に記載の電極形成方法におい
て、 上記希ガスのイオンは、ネオンイオンであることを特徴
とする半導体装置の電極形成方法。 - 【請求項３】 請求項１または２に記載の電極形成方法
において、 上記コンタクト金属膜を形成した後、その上に密着用金
属としてニッケル膜を形成することを特徴とする半導体
装置の電極形成方法。 - 【請求項４】 シリコン基板と、 このシリコン基板の表面部に形成された結晶層を含有す
るシリコンアモルファスの層であって、その結晶層の含
有率が深さ方向で徐々に大きくなる部分アモルファス層
と、 この部分アモルファス上に形成されたコンタクト金属膜
と、 を含むことを特徴とする半導体装置。 - 【請求項５】 請求項４に記載の装置において、 上記コンタクト金属膜上に密着用金属として形成された
ニッケル膜をさらに含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23931795A JP3328476B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体装置の電極形成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23931795A JP3328476B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体装置の電極形成方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0963986A JPH0963986A (ja) | 1997-03-07 |
| JP3328476B2 true JP3328476B2 (ja) | 2002-09-24 |
Family
ID=17042924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23931795A Expired - Fee Related JP3328476B2 (ja) | 1995-08-23 | 1995-08-23 | 半導体装置の電極形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3328476B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002025934A (ja) * | 2000-07-06 | 2002-01-25 | Denso Corp | 電極パターン形成方法および半導体装置 |
-
1995
- 1995-08-23 JP JP23931795A patent/JP3328476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0963986A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143700B1 (fr) | Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé | |
| US5510011A (en) | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature | |
| KR100364919B1 (ko) | 결함이개선된CoSi2형성에의한디프(deep)서브-미크론MOSFET의실리사이드화접합부형성방법및MOSFET반도체소자 | |
| KR970030474A (ko) | 반도체 소자의 앝은 접합 형성방법 | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| EP0523701B1 (en) | Method of forming electrodes of semiconductor device | |
| JPH08293483A (ja) | ガスクラスターイオンビームによる固体表面の 平坦化方法 | |
| JPH0821575B2 (ja) | 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 | |
| JP3328476B2 (ja) | 半導体装置の電極形成方法及び半導体装置 | |
| JP2004525257A (ja) | ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 | |
| JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
| JP3616724B2 (ja) | 半導体装置の製造方法 | |
| US6207562B1 (en) | Method of forming titanium silicide | |
| JP3127494B2 (ja) | 半導体装置の電極形成方法 | |
| JP2682410B2 (ja) | 半導体装置の製造方法 | |
| JP3545744B2 (ja) | 半導体素子の製造方法 | |
| JPH0355401B2 (ja) | ||
| EP1439574B1 (fr) | Procédé de formation d'une région localisée d'un matériau difficilement gravable | |
| JP2753023B2 (ja) | 半導体装置の製造方法 | |
| JP2003258243A (ja) | 半導体装置およびその製造方法 | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| JP3415739B2 (ja) | 半導体装置の製造方法 | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| JP3318380B2 (ja) | 光磁気記録素子及びその製造方法 | |
| JP3551862B2 (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |