JP3317766B2 - 電源システム - Google Patents
電源システムInfo
- Publication number
- JP3317766B2 JP3317766B2 JP29524093A JP29524093A JP3317766B2 JP 3317766 B2 JP3317766 B2 JP 3317766B2 JP 29524093 A JP29524093 A JP 29524093A JP 29524093 A JP29524093 A JP 29524093A JP 3317766 B2 JP3317766 B2 JP 3317766B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- ref1
- ref2
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/108—Parallel operation of dc sources using diodes blocking reverse current flow
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、少なくとも２つの電
源モジュールを有し、相まって負荷に直流電源電圧Ｖ0
を給電する電源システムであって、これら二つの電源モ
ジュールは冗長構成で接続されていると共に、阻止ダイ
オードＤ1 ，Ｄ2 を経て互いに結合されており、これら
阻止ダイオードＤ1 ，Ｄ2のカソードには電圧Ｖ0 が生
じ、各モジュールはその出力電圧のフィードバックルー
プを有し、そのフィードバックループは電圧コントロー
ラとコンパレータとを含み、そのコンパレータの正入力
端は基準電圧Ｖref1（またはＶref2）を受け、さらに各
モジュールは上記フィードバックを行うために、その阻
止ダイオードＤ1 （またはＤ2 ）のアノードおよびカソ
ードにそれぞれ接続された２つの出力電圧端子を有する
電源システムに関するものである。
源モジュールを有し、相まって負荷に直流電源電圧Ｖ0
を給電する電源システムであって、これら二つの電源モ
ジュールは冗長構成で接続されていると共に、阻止ダイ
オードＤ1 ，Ｄ2 を経て互いに結合されており、これら
阻止ダイオードＤ1 ，Ｄ2のカソードには電圧Ｖ0 が生
じ、各モジュールはその出力電圧のフィードバックルー
プを有し、そのフィードバックループは電圧コントロー
ラとコンパレータとを含み、そのコンパレータの正入力
端は基準電圧Ｖref1（またはＶref2）を受け、さらに各
モジュールは上記フィードバックを行うために、その阻
止ダイオードＤ1 （またはＤ2 ）のアノードおよびカソ
ードにそれぞれ接続された２つの出力電圧端子を有する
電源システムに関するものである。
【０００２】
【従来の技術】電気的負荷には、通常、電気的な電源モ
ジュールによって一定の電圧が給電される。この電源モ
ジュールは、しばしば電圧源として動作する。実際に、
電源モジュールは、フィードバックループによって一定
に維持された直流電圧Ｖ0 を負荷に給電する。
ジュールによって一定の電圧が給電される。この電源モ
ジュールは、しばしば電圧源として動作する。実際に、
電源モジュールは、フィードバックループによって一定
に維持された直流電圧Ｖ0 を負荷に給電する。
【０００３】同一かつ冗長構成にマウントされた少なく
とも一つの第２の電源モジュールを用いることにより、
すなわちこの場合、負荷に関して第１の電源モジュール
と並列にマウントされた電源モジュールを用いることに
より、電源モジュールの故障を無くすことが望まれる。
とも一つの第２の電源モジュールを用いることにより、
すなわちこの場合、負荷に関して第１の電源モジュール
と並列にマウントされた電源モジュールを用いることに
より、電源モジュールの故障を無くすことが望まれる。
【０００４】２つの電源モジュールを用いる場合には、
これら２つのモジュールの不平衡動作が負荷への供給電
圧を乱さないようにする必要があると共に、これらモジ
ュールの不平衡動作をさらに悪化させないようにする必
要がある。特に、モジュールの一つが偶然にまたは故意
に不作動になった場合には、負荷への給電に影響を与え
ることなく、他のモジュールによって負荷への給電を維
持すべきである。この問題は、各モジュールの出力端子
に阻止ダイオードとしてのダイオードを接続し、そのカ
ソードを電圧Ｖ0 を出力する負荷の電源入力端子に接続
することによって解決することができる。この方法は、
特に特開平１−２３７２４号公報において知られてい
る。
これら２つのモジュールの不平衡動作が負荷への供給電
圧を乱さないようにする必要があると共に、これらモジ
ュールの不平衡動作をさらに悪化させないようにする必
要がある。特に、モジュールの一つが偶然にまたは故意
に不作動になった場合には、負荷への給電に影響を与え
ることなく、他のモジュールによって負荷への給電を維
持すべきである。この問題は、各モジュールの出力端子
に阻止ダイオードとしてのダイオードを接続し、そのカ
ソードを電圧Ｖ0 を出力する負荷の電源入力端子に接続
することによって解決することができる。この方法は、
特に特開平１−２３７２４号公報において知られてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
方法では、負荷に直流電圧Ｖ0 を供給する点で別の問題
が生じる。実際に、２つの電源モジュールは、通常動作
においては、負荷に同時に給電するため、各電源モジュ
ールのフィードバックループを維持する必要がある。し
かし、各阻止ダイオードの後段においてモジュールの出
力端子を共通にすることにより、安定性が複雑に損なわ
れると共に、許容し得ないポンピング現象を生じる程度
に、２つのフィードバックループを互いに影響せしめる
という事実のために、フィードバックループを維持する
ことが困難となる。さらに、このような構成を用いる
と、モジュールの構成を適切に対称構造にすると共に、
モジュールを平衡制御し、各モジュールが独自の基準電
圧を有しているにもかかわらず、やがてモジュールの一
つが、他のモジュールよりも必然的に著しく多く給電す
るようになる。
方法では、負荷に直流電圧Ｖ0 を供給する点で別の問題
が生じる。実際に、２つの電源モジュールは、通常動作
においては、負荷に同時に給電するため、各電源モジュ
ールのフィードバックループを維持する必要がある。し
かし、各阻止ダイオードの後段においてモジュールの出
力端子を共通にすることにより、安定性が複雑に損なわ
れると共に、許容し得ないポンピング現象を生じる程度
に、２つのフィードバックループを互いに影響せしめる
という事実のために、フィードバックループを維持する
ことが困難となる。さらに、このような構成を用いる
と、モジュールの構成を適切に対称構造にすると共に、
モジュールを平衡制御し、各モジュールが独自の基準電
圧を有しているにもかかわらず、やがてモジュールの一
つが、他のモジュールよりも必然的に著しく多く給電す
るようになる。
【０００６】その一つは、最小の出力を持つ電源モジュ
ールが、電圧Ｖ0 の増加（他のモジュールの結果とし
て）を検知して、Ｖ0 がＶ1 ＝Ｖ0 となるまで低下する
ように、その電圧Ｖ1 を減少させると、阻止ダイオード
Ｄ1 は阻止され、電圧Ｖ1 は０に低下し、したがってフ
ィードバックは動作しない。次に、最大出力をもつモジ
ュールが故障すると、最小出力をもつモジュールは、再
び動作を開始するが、電圧Ｖ1 は値０から開始するた
め、負荷が給電されない一時的な動作期間が生じる。こ
の一時的な動作期間は、短時間であっても許容されな
い。上述した従来例においては、阻止ダイオードのアノ
ード間の電圧を比較するコンパレータの出力信号を、フ
ィードバックループに並列に導入することによって、上
記の問題を解決している。しかし、この場合には、２つ
の電源モジュールが互いに影響を及ぼし合うという欠点
がある。
ールが、電圧Ｖ0 の増加（他のモジュールの結果とし
て）を検知して、Ｖ0 がＶ1 ＝Ｖ0 となるまで低下する
ように、その電圧Ｖ1 を減少させると、阻止ダイオード
Ｄ1 は阻止され、電圧Ｖ1 は０に低下し、したがってフ
ィードバックは動作しない。次に、最大出力をもつモジ
ュールが故障すると、最小出力をもつモジュールは、再
び動作を開始するが、電圧Ｖ1 は値０から開始するた
め、負荷が給電されない一時的な動作期間が生じる。こ
の一時的な動作期間は、短時間であっても許容されな
い。上述した従来例においては、阻止ダイオードのアノ
ード間の電圧を比較するコンパレータの出力信号を、フ
ィードバックループに並列に導入することによって、上
記の問題を解決している。しかし、この場合には、２つ
の電源モジュールが互いに影響を及ぼし合うという欠点
がある。
【０００７】この発明の目的は、冗長構成で接続された
複数の電源モジュールからなり、電源モジュールの（故
意または偶然の）不作動が、負荷の給電中に、この負荷
またはその動作に悪影響を及ぼす一時的な現象を発生せ
ず、かつ各電源モジュールが他の電源モジュールから独
立している電源システムを提供しようとするものであ
る。
複数の電源モジュールからなり、電源モジュールの（故
意または偶然の）不作動が、負荷の給電中に、この負荷
またはその動作に悪影響を及ぼす一時的な現象を発生せ
ず、かつ各電源モジュールが他の電源モジュールから独
立している電源システムを提供しようとするものであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成し、かつ
上述した欠点を軽減または除去するため、この発明にお
いては、前記各電源モジュールの２つの出力電圧端子を
出力電圧選択手段の入力端子に接続して、前記阻止ダイ
オードが導通状態において直流電圧ｄ1 （ｄ2）を出力
するときのカソード電圧の予め決定した係数ｋ倍の電圧
（ｋＶ0 ）か、または阻止ダイオードが阻止状態にある
ときのアノード電圧の前記係数ｋ倍の電圧（ｋＶ1 ＝Ｖ
ref1またはｋＶ2 ＝Ｖref2）のいずれかを適切に供給す
る。
上述した欠点を軽減または除去するため、この発明にお
いては、前記各電源モジュールの２つの出力電圧端子を
出力電圧選択手段の入力端子に接続して、前記阻止ダイ
オードが導通状態において直流電圧ｄ1 （ｄ2）を出力
するときのカソード電圧の予め決定した係数ｋ倍の電圧
（ｋＶ0 ）か、または阻止ダイオードが阻止状態にある
ときのアノード電圧の前記係数ｋ倍の電圧（ｋＶ1 ＝Ｖ
ref1またはｋＶ2 ＝Ｖref2）のいずれかを適切に供給す
る。
【０００９】上述した構成を用いれば、システムは、少
なくとも一つの電源モジュールが、出力電圧としての電
圧Ｖ0 に基づいてフィードバックを常に実行し、かつ各
電源モジュールは他の電源モジュールから独立するの
で、電圧源として良好に動作することになる。供給電圧
Ｖ0 の値は、基準電圧Ｖref が最も高い、例えばＶref2
のモジュールによって与えられる。電圧Ｖ0 がＶref2の
増加に続いて増加するので、前記モジュールのフィード
バックは、電圧Ｖ1 を減少させる。Ｖ0 ≧Ｖ1 になる
と、ダイオードＤ1 は阻止され、したがって電圧Ｖ
1 は、基準電圧Ｖref1に比例して（ダイオードＤ1 が阻
止されるのに先立って、供給電圧Ｖ0 （Ｖ0 ＝ｋ
Ｖref1）と同じ比例制御係数ｋに従って）制御される。
なくとも一つの電源モジュールが、出力電圧としての電
圧Ｖ0 に基づいてフィードバックを常に実行し、かつ各
電源モジュールは他の電源モジュールから独立するの
で、電圧源として良好に動作することになる。供給電圧
Ｖ0 の値は、基準電圧Ｖref が最も高い、例えばＶref2
のモジュールによって与えられる。電圧Ｖ0 がＶref2の
増加に続いて増加するので、前記モジュールのフィード
バックは、電圧Ｖ1 を減少させる。Ｖ0 ≧Ｖ1 になる
と、ダイオードＤ1 は阻止され、したがって電圧Ｖ
1 は、基準電圧Ｖref1に比例して（ダイオードＤ1 が阻
止されるのに先立って、供給電圧Ｖ0 （Ｖ0 ＝ｋ
Ｖref1）と同じ比例制御係数ｋに従って）制御される。
【００１０】したがって、装置は、基準電圧が最大にな
っているモジュール（この場合第２のモジュール）が、
他のモジュール（第１のモジュール）の出力電圧を消滅
せしめないようにする。これらの状況において、唯一負
荷に給電している第２のモジュールが故障したとして
も、常に電圧Ｖ0 がその出力端子に得られるようにな
り、第１のモジュールは、第２のモジュールの故障によ
る一時的な動作をすることなく、第２のモジュールを直
ちに引き継ぎ、それにもかかわらず２つのモジュールは
互いに独立した状態を保っている。このことは、以下の
ように要約することができる。すなわち、供給電圧Ｖ0
を中断することなく、ある電源モジュールから他の電源
モジュールへの急速な切り換えが生じ、全動作期間中に
おいて、あるモジュールまたは他のモジュールからの電
流の供給や温度にかかわらず、電圧Ｖ 0 は安定に維持さ
れる。
っているモジュール（この場合第２のモジュール）が、
他のモジュール（第１のモジュール）の出力電圧を消滅
せしめないようにする。これらの状況において、唯一負
荷に給電している第２のモジュールが故障したとして
も、常に電圧Ｖ0 がその出力端子に得られるようにな
り、第１のモジュールは、第２のモジュールの故障によ
る一時的な動作をすることなく、第２のモジュールを直
ちに引き継ぎ、それにもかかわらず２つのモジュールは
互いに独立した状態を保っている。このことは、以下の
ように要約することができる。すなわち、供給電圧Ｖ0
を中断することなく、ある電源モジュールから他の電源
モジュールへの急速な切り換えが生じ、全動作期間中に
おいて、あるモジュールまたは他のモジュールからの電
流の供給や温度にかかわらず、電圧Ｖ 0 は安定に維持さ
れる。
【００１１】この発明による電源モジュールシステムの
好適実施例においては、前記各電源モジュールに対し
て、前記出力電圧選択手段は、選択演算増幅器を含み、
その反転入力端は、第１の抵抗ブリッジによって発生さ
れる前記阻止ダイオードのアノード電圧Ｖ1 の係数ｋ倍
を受け、非反転入力端は、第２の抵抗ブリッジによって
発生される前記阻止ダイオードのカソード電圧Ｖ0 の同
じ係数ｋ倍を受け、さらに前記選択演算増幅器の反転入
力端は順方向に接続した阻止ダイオードを経て前記選択
演算増幅器の出力端子に接続されている。
好適実施例においては、前記各電源モジュールに対し
て、前記出力電圧選択手段は、選択演算増幅器を含み、
その反転入力端は、第１の抵抗ブリッジによって発生さ
れる前記阻止ダイオードのアノード電圧Ｖ1 の係数ｋ倍
を受け、非反転入力端は、第２の抵抗ブリッジによって
発生される前記阻止ダイオードのカソード電圧Ｖ0 の同
じ係数ｋ倍を受け、さらに前記選択演算増幅器の反転入
力端は順方向に接続した阻止ダイオードを経て前記選択
演算増幅器の出力端子に接続されている。
【００１２】したがって、ダイオードＤ1 が導通する
と、選択演算増幅器は、阻止ダイオードのカソードに生
じる電圧ｋＶ0 を阻止ダイオードのアノードに出力す
る。これに対し、ダイオードＤ1 が阻止されると、選択
演算増幅器は、基準電圧Ｖref1によって規定される固定
電圧ｋＶ1 を阻止ダイオードのアノードに出力する。
と、選択演算増幅器は、阻止ダイオードのカソードに生
じる電圧ｋＶ0 を阻止ダイオードのアノードに出力す
る。これに対し、ダイオードＤ1 が阻止されると、選択
演算増幅器は、基準電圧Ｖref1によって規定される固定
電圧ｋＶ1 を阻止ダイオードのアノードに出力する。
【００１３】上述したように、冗長構成のシステムにお
いては、基準電圧が最も高い電源モジュールがほとんど
全ての電力を負荷に供給しないようにするのが好まし
い。
いては、基準電圧が最も高い電源モジュールがほとんど
全ての電力を負荷に供給しないようにするのが好まし
い。
【００１４】この目的のため、この発明の他の実施例に
おいては、冗長構成で接続された２つの電源モジュール
のダイオードＤ1 ，Ｄ2 を流れる電流を等しくするため
に、各モジュールに対して、基準電圧Ｖref1（またはＶ
ref2）を補正する手段を第１の選択演算増幅器で構成
し、その反転入力端を第１の抵抗群を経て、その出力端
および阻止ダイオードＤ1 （またはＤ2 ）のアノードに
接続し、非反転入力端を第２の抵抗群を経て他のモジュ
ールの阻止ダイオードＤ2 （またはＤ1 ）のアノードお
よび基準電圧Ｖref1（またはＶref2）に接続して、前記
第１の選択演算増幅器が電圧Ｖref1＋ｋ’（Ｖ2 −
Ｖ1 ）（またはＶref2＋ｋ’（Ｖ1 −Ｖ2 ））、ここで
ｋ’≦１、を出力し、かつ前記第１の演算増幅器の後段
の少なくとも第２の演算増幅器を経て、（Ｖ2 −Ｖ1 ）
の差電圧の符号が負か正かに応じて、電圧Ｖref1（また
はＶref2＋ｋ’（Ｖ1 −Ｖ2 ））または電圧Ｖref1＋
ｋ’（Ｖ2−Ｖ1 ）（またはＶref2）のいずれかを供給
し、後者の電圧が新たな基準電圧を構成するようにす
る。
おいては、冗長構成で接続された２つの電源モジュール
のダイオードＤ1 ，Ｄ2 を流れる電流を等しくするため
に、各モジュールに対して、基準電圧Ｖref1（またはＶ
ref2）を補正する手段を第１の選択演算増幅器で構成
し、その反転入力端を第１の抵抗群を経て、その出力端
および阻止ダイオードＤ1 （またはＤ2 ）のアノードに
接続し、非反転入力端を第２の抵抗群を経て他のモジュ
ールの阻止ダイオードＤ2 （またはＤ1 ）のアノードお
よび基準電圧Ｖref1（またはＶref2）に接続して、前記
第１の選択演算増幅器が電圧Ｖref1＋ｋ’（Ｖ2 −
Ｖ1 ）（またはＶref2＋ｋ’（Ｖ1 −Ｖ2 ））、ここで
ｋ’≦１、を出力し、かつ前記第１の演算増幅器の後段
の少なくとも第２の演算増幅器を経て、（Ｖ2 −Ｖ1 ）
の差電圧の符号が負か正かに応じて、電圧Ｖref1（また
はＶref2＋ｋ’（Ｖ1 −Ｖ2 ））または電圧Ｖref1＋
ｋ’（Ｖ2−Ｖ1 ）（またはＶref2）のいずれかを供給
し、後者の電圧が新たな基準電圧を構成するようにす
る。
【００１５】２つの電源モジュールによって供給される
電流を等しくする必要がある場合には、これらの電流
は、各電源モジュールに配置された同一値の小さな抵抗
の両端に発生する電圧として公知の方法で検知され、そ
の後これら電流を組み合わせている。この発明による構
成では、ダイオードＤ1 およびＤ2 のダイナミック抵
抗、すなわち、動作中にコンパレータの正入力端におい
て、双方の電源モジュールの基準電圧に作用することに
より互いに等しくすべき直流電圧ｄ1 ，ｄ2 を用いる。
このため、ダイオードＤ1 およびＤ2 は、可能な限り同
一にすると共に、同一温度で動作させる必要がある。こ
れにより、電流のずれを１５％程度にすることができ
る。このずれは、抵抗を用いる場合よりも正確でないと
しても、ほとんどの場合においては十分である。
電流を等しくする必要がある場合には、これらの電流
は、各電源モジュールに配置された同一値の小さな抵抗
の両端に発生する電圧として公知の方法で検知され、そ
の後これら電流を組み合わせている。この発明による構
成では、ダイオードＤ1 およびＤ2 のダイナミック抵
抗、すなわち、動作中にコンパレータの正入力端におい
て、双方の電源モジュールの基準電圧に作用することに
より互いに等しくすべき直流電圧ｄ1 ，ｄ2 を用いる。
このため、ダイオードＤ1 およびＤ2 は、可能な限り同
一にすると共に、同一温度で動作させる必要がある。こ
れにより、電流のずれを１５％程度にすることができ
る。このずれは、抵抗を用いる場合よりも正確でないと
しても、ほとんどの場合においては十分である。
【００１６】
【実施例】図１は、電源モジュールの公知のシステムを
示す回路図である。図１において、負荷１は、正電圧端
子１１，２１および負電圧端子１２，２２間にそれぞれ
接続された２つの同一の電源モジュール１０および２０
によって給電される。これら２つの電源モジュールは、
阻止ダイオードＤ1 （Ｄ2 ）を経て負荷１に並列に接続
され、阻止ダイオードＤ1 （Ｄ2 ）のカソードから端子
１３（２３）に電圧Ｖ0 を供給する。また、各電源モジ
ュールは、例えばパルス幅変調型（ＰＷＭ）の通常の電
圧コントローラ１４（２４）を有する。フィードバック
ループは、ダイオードＤ1 （Ｄ2 ）のアノードにおける
コントローラの出力電圧Ｖ1 （Ｖ2 ）を、基準値Ｖref1
（Ｖref2）に維持するようにかけられる。このため、コ
ンパレータ１５（２５）の正入力端子１６（２６）に基
準値Ｖref1（Ｖref2）を印加し、負入力端子１７（２
７）に電圧Ｖ1 またはＶ2 （一般には、Ｖ1 またはＶ2
の所定の係数値）を印加して、このコンパレータの出力
端子に生じる差電圧を、コントローラ１４（２４）の制
御電圧としている。このように構成することにより、出
力電圧のフィードバックループが、互いに干渉しないよ
うにしている。
示す回路図である。図１において、負荷１は、正電圧端
子１１，２１および負電圧端子１２，２２間にそれぞれ
接続された２つの同一の電源モジュール１０および２０
によって給電される。これら２つの電源モジュールは、
阻止ダイオードＤ1 （Ｄ2 ）を経て負荷１に並列に接続
され、阻止ダイオードＤ1 （Ｄ2 ）のカソードから端子
１３（２３）に電圧Ｖ0 を供給する。また、各電源モジ
ュールは、例えばパルス幅変調型（ＰＷＭ）の通常の電
圧コントローラ１４（２４）を有する。フィードバック
ループは、ダイオードＤ1 （Ｄ2 ）のアノードにおける
コントローラの出力電圧Ｖ1 （Ｖ2 ）を、基準値Ｖref1
（Ｖref2）に維持するようにかけられる。このため、コ
ンパレータ１５（２５）の正入力端子１６（２６）に基
準値Ｖref1（Ｖref2）を印加し、負入力端子１７（２
７）に電圧Ｖ1 またはＶ2 （一般には、Ｖ1 またはＶ2
の所定の係数値）を印加して、このコンパレータの出力
端子に生じる差電圧を、コントローラ１４（２４）の制
御電圧としている。このように構成することにより、出
力電圧のフィードバックループが、互いに干渉しないよ
うにしている。
【００１７】しかしながら、かかる構成では、電圧Ｖ0
を適切に制御することができない。すなわち、電圧Ｖ0
は、所定の負荷に対して、ダイオードＤ1 ，Ｄ2 の温度
変化に追従して変化し、また、ある負荷から他の負荷に
代えた場合には、その負荷のインピーダンスに従って、
すなわちダイオードＤ1 ，Ｄ2 を流れる電流によって変
化する。
を適切に制御することができない。すなわち、電圧Ｖ0
は、所定の負荷に対して、ダイオードＤ1 ，Ｄ2 の温度
変化に追従して変化し、また、ある負荷から他の負荷に
代えた場合には、その負荷のインピーダンスに従って、
すなわちダイオードＤ1 ，Ｄ2 を流れる電流によって変
化する。
【００１８】図２は、上述した欠点を除去するこの発明
に係る冗長構成のシステムの一つの電源モジュールを示
すものである。図１と同様、第１のモジュールに対し
て、入力端子１１，１２、電圧コントローラ１４、ダイ
オードＤ1 および電圧Ｖref1を正（＋）入力端子１６に
受けるコンパレータ１５を設ける。この発明において
は、その出力電圧を固定するために、電源モジュール
は、電圧Ｖ1 のダイオードＤ 1 のアノードと、電圧Ｖ0
の供給端子１３との２つの出力電圧端子を設ける。これ
ら２つの電圧は、この実施例では端子１２（電圧Ｖ0 を
受けない負荷の端子にも接続されるグランド）に負電圧
を受け、コンパレータ１５の負（−）入力端子に選択電
圧を印加する選択手段３０に印加する。この選択電圧
は、ダイオードＤ 1 が導通状態で直流電圧ｄ1 となると
きのダイオードＤ1 のカソード電圧か、またはダイオー
ドＤ1 が阻止されたときのダイオードＤ1 のアノード電
圧の所定の係数ｋ（ｋ＜１）倍、すなわち電圧ｋＶ0 ま
たは電圧ｋＶ1 からなる。
に係る冗長構成のシステムの一つの電源モジュールを示
すものである。図１と同様、第１のモジュールに対し
て、入力端子１１，１２、電圧コントローラ１４、ダイ
オードＤ1 および電圧Ｖref1を正（＋）入力端子１６に
受けるコンパレータ１５を設ける。この発明において
は、その出力電圧を固定するために、電源モジュール
は、電圧Ｖ1 のダイオードＤ 1 のアノードと、電圧Ｖ0
の供給端子１３との２つの出力電圧端子を設ける。これ
ら２つの電圧は、この実施例では端子１２（電圧Ｖ0 を
受けない負荷の端子にも接続されるグランド）に負電圧
を受け、コンパレータ１５の負（−）入力端子に選択電
圧を印加する選択手段３０に印加する。この選択電圧
は、ダイオードＤ 1 が導通状態で直流電圧ｄ1 となると
きのダイオードＤ1 のカソード電圧か、またはダイオー
ドＤ1 が阻止されたときのダイオードＤ1 のアノード電
圧の所定の係数ｋ（ｋ＜１）倍、すなわち電圧ｋＶ0 ま
たは電圧ｋＶ1 からなる。
【００１９】以下、演算増幅器によるこの実施例を図３
を参照して詳細に説明する。図３は、図２と同様に、一
つまたはそれ以上の他の電源モジュールと並列に負荷１
（図示せず）に給電する第１の電源モジュールを示すも
のである。破線で示す選択手段３０は、選択演算増幅器
３１を有し、その反転入力端には第１の抵抗ブリッジ３
２，３３（中点３４）を経てダイオードＤ1 のアノード
電圧（Ｖ1 ）の係数ｋ倍の電圧を印加する。便宜上、ｋ
を０．５、抵抗３２，３３の値をＲとする。増幅器３１
の非反転入力端には、第２の抵抗ブリッジ３５，３６
（中点３７）を経てダイオードＤ1 のカソード電圧（Ｖ
0 ）の同じ係数ｋ倍の電圧を印加する。検出電圧の同じ
係数ｋ（ｋ＝０．５）倍の電圧を印加するため、抵抗３
５，３６も等しく、例えばＲに等しくする。増幅器３１
の反転入力端は、順方向に接続された阻止ダイオード３
８を経て増幅器３１の出力端に接続すると共に、接続点
３９を経て次段の演算増幅器４１の非反転入力端に接続
し、この演算増幅器４１の反転入力端を、接続点４２に
おいてその出力端に直接フィードバックする。
を参照して詳細に説明する。図３は、図２と同様に、一
つまたはそれ以上の他の電源モジュールと並列に負荷１
（図示せず）に給電する第１の電源モジュールを示すも
のである。破線で示す選択手段３０は、選択演算増幅器
３１を有し、その反転入力端には第１の抵抗ブリッジ３
２，３３（中点３４）を経てダイオードＤ1 のアノード
電圧（Ｖ1 ）の係数ｋ倍の電圧を印加する。便宜上、ｋ
を０．５、抵抗３２，３３の値をＲとする。増幅器３１
の非反転入力端には、第２の抵抗ブリッジ３５，３６
（中点３７）を経てダイオードＤ1 のカソード電圧（Ｖ
0 ）の同じ係数ｋ倍の電圧を印加する。検出電圧の同じ
係数ｋ（ｋ＝０．５）倍の電圧を印加するため、抵抗３
５，３６も等しく、例えばＲに等しくする。増幅器３１
の反転入力端は、順方向に接続された阻止ダイオード３
８を経て増幅器３１の出力端に接続すると共に、接続点
３９を経て次段の演算増幅器４１の非反転入力端に接続
し、この演算増幅器４１の反転入力端を、接続点４２に
おいてその出力端に直接フィードバックする。
【００２０】通常の動作（Ｖ1 −Ｖ0 ＝ｄ1 ，ｄ1 ＞
０）においては、中点３４の電圧は、中点３７の電圧よ
りも僅かに高くなる傾向にある。これら２つの電圧は、
抵抗３２およびダイオード３８を流れる僅かな補足的な
電流によって、中点３７の値Ｖ 0 ／２に等しくなる。し
たがって、出力端３９は、電圧Ｖ0 ／２を選択する。こ
の電圧は、増幅器４１を経て低インピーダンスを与える
ようにインピーダンス整合されて、コンパレータ１５の
負入力端１７に印加される。
０）においては、中点３４の電圧は、中点３７の電圧よ
りも僅かに高くなる傾向にある。これら２つの電圧は、
抵抗３２およびダイオード３８を流れる僅かな補足的な
電流によって、中点３７の値Ｖ 0 ／２に等しくなる。し
たがって、出力端３９は、電圧Ｖ0 ／２を選択する。こ
の電圧は、増幅器４１を経て低インピーダンスを与える
ようにインピーダンス整合されて、コンパレータ１５の
負入力端１７に印加される。
【００２１】電圧Ｖ0 が増加して（または電圧Ｖ1 が減
少して）、２つの電圧Ｖ0 およびＶ 1 が等しくなると、
ダイオードＤ1 は阻止され、そのとき中点３７の電圧
は、中点３４の電圧よりもわずかに高くなる。この状態
では、出力端３９の電圧でもある中点３４の電圧は、ダ
イオード３８で阻止されるために、中点３７の電圧に追
従できなくなる。したがって、出力端３９は、電圧Ｖ1
／２を選択し、この電圧が増幅器４１を経てコンパレー
タ１５の負入力端に印加される。したがって、電圧Ｖ1
は、ダイオードＤ1 のブロッキング時に予め得られてい
たＶ0 のブロッキング値に安定化される。その後、電圧
Ｖ0 が徐々にまたは急激に、上記のブロッキング値を再
び下回ると、ダイオードＤ1 は直ちに、再び導通状態に
なる。
少して）、２つの電圧Ｖ0 およびＶ 1 が等しくなると、
ダイオードＤ1 は阻止され、そのとき中点３７の電圧
は、中点３４の電圧よりもわずかに高くなる。この状態
では、出力端３９の電圧でもある中点３４の電圧は、ダ
イオード３８で阻止されるために、中点３７の電圧に追
従できなくなる。したがって、出力端３９は、電圧Ｖ1
／２を選択し、この電圧が増幅器４１を経てコンパレー
タ１５の負入力端に印加される。したがって、電圧Ｖ1
は、ダイオードＤ1 のブロッキング時に予め得られてい
たＶ0 のブロッキング値に安定化される。その後、電圧
Ｖ0 が徐々にまたは急激に、上記のブロッキング値を再
び下回ると、ダイオードＤ1 は直ちに、再び導通状態に
なる。
【００２２】冗長構成の２つの電源モジュールのダイオ
ードＤ1 およびＤ2 に流れる電流もほぼ等しくしたい場
合には、図４に示す補足装置を図２および図３に示すシ
ステムに付加することもできる。この補足装置は、各電
源モジュールにおける基準電圧を補正する手段を構成す
るもので、図２および図３におけると同様に、参照符号
１８で示す一点鎖線で囲まれた第１の電源モジュールに
ついて、以下に説明する。
ードＤ1 およびＤ2 に流れる電流もほぼ等しくしたい場
合には、図４に示す補足装置を図２および図３に示すシ
ステムに付加することもできる。この補足装置は、各電
源モジュールにおける基準電圧を補正する手段を構成す
るもので、図２および図３におけると同様に、参照符号
１８で示す一点鎖線で囲まれた第１の電源モジュールに
ついて、以下に説明する。
【００２３】補正手段１８は、第１の選択演算増幅器４
５を有し、その反転入力端を、抵抗４７を経て接続点４
６においてその出力端に接続すると共に、抵抗４８を経
てダイオードＤ1 のアノード（電圧Ｖ1 を印加する）に
接続する。増幅器４５の非反転入力端は、抵抗４９を経
て第２の電源モジュールのダイオードＤ2 のアノードに
接続すると共に、抵抗５２を経て端子５１の基準電圧Ｖ
ref1に接続する。抵抗４７，４８，４９，５２の抵抗値
は、例えば抵抗４７および５２がＲ’に等しく、抵抗４
８および４９が２Ｒ’に等しくなるように設定する。
５を有し、その反転入力端を、抵抗４７を経て接続点４
６においてその出力端に接続すると共に、抵抗４８を経
てダイオードＤ1 のアノード（電圧Ｖ1 を印加する）に
接続する。増幅器４５の非反転入力端は、抵抗４９を経
て第２の電源モジュールのダイオードＤ2 のアノードに
接続すると共に、抵抗５２を経て端子５１の基準電圧Ｖ
ref1に接続する。抵抗４７，４８，４９，５２の抵抗値
は、例えば抵抗４７および５２がＲ’に等しく、抵抗４
８および４９が２Ｒ’に等しくなるように設定する。
【００２４】増幅器４５の非反転入力端は、電圧Ｖ1 よ
りも低い、（Ｖ2 ＋２Ｖref1）／３の電圧になる。反転
入力端の電圧は、最大値をとると、非反転入力端の電圧
に等しくなり、増幅器４５の出力端４６の電圧Ｖ46は、
Ｖ46＝｛（Ｖ2 −Ｖ1 ）／２｝＋Ｖref1となる。この出
力端４６は、第２の演算増幅器５３の非反転入力端に接
続し、この第２の演算増幅器５３の反転入力端を、抵抗
５４（例えば、抵抗値Ｒ）を経て端子５１（電圧
Ｖref1）に接続すると共に、接続点５５および逆方向に
接続したダイオード５６を経てその出力端に接続する。
りも低い、（Ｖ2 ＋２Ｖref1）／３の電圧になる。反転
入力端の電圧は、最大値をとると、非反転入力端の電圧
に等しくなり、増幅器４５の出力端４６の電圧Ｖ46は、
Ｖ46＝｛（Ｖ2 −Ｖ1 ）／２｝＋Ｖref1となる。この出
力端４６は、第２の演算増幅器５３の非反転入力端に接
続し、この第２の演算増幅器５３の反転入力端を、抵抗
５４（例えば、抵抗値Ｒ）を経て端子５１（電圧
Ｖref1）に接続すると共に、接続点５５および逆方向に
接続したダイオード５６を経てその出力端に接続する。
【００２５】電圧差（Ｖ2 −Ｖ1 ）が正の場合には、最
初はＶref1に等しい接続点５５の電圧は、最小値をとる
と、出力端４６の電圧、すなわち｛（Ｖ2 −Ｖ1 ）／
２｝＋Ｖref1に等しくなるような電流が、ダイオード５
６および抵抗５４に流れる。
初はＶref1に等しい接続点５５の電圧は、最小値をとる
と、出力端４６の電圧、すなわち｛（Ｖ2 −Ｖ1 ）／
２｝＋Ｖref1に等しくなるような電流が、ダイオード５
６および抵抗５４に流れる。
【００２６】しかし、電圧Ｖ2 が電圧Ｖ1 よりも低くな
ると、反転入力端は増幅を制御し、ダイオード５６が阻
止されて、接続点５５の電圧はＶref1に等しくなる（抵
抗５４を経て何ら電流が流れない）。
ると、反転入力端は増幅を制御し、ダイオード５６が阻
止されて、接続点５５の電圧はＶref1に等しくなる（抵
抗５４を経て何ら電流が流れない）。
【００２７】接続点５５の電圧は、インピーダンス整合
用のホロワ増幅器５７を経て、コンパレータ１５の正入
力端１６に基準電圧として印加される。さらに、コンパ
レータ１５の負入力端１７は、接続点４２（図２および
図３参照）の電圧、すなわちこの場合はｋＶ0 を受け、
これによりダイオードＤ1 およびＤ2 を流れる電流を等
しくして、各電源モジュールが常に負荷に給電し（故障
の場合を除いて）、各電源モジュールが他の電源モジュ
ールによってもはや妨害されることがなくなる。
用のホロワ増幅器５７を経て、コンパレータ１５の正入
力端１６に基準電圧として印加される。さらに、コンパ
レータ１５の負入力端１７は、接続点４２（図２および
図３参照）の電圧、すなわちこの場合はｋＶ0 を受け、
これによりダイオードＤ1 およびＤ2 を流れる電流を等
しくして、各電源モジュールが常に負荷に給電し（故障
の場合を除いて）、各電源モジュールが他の電源モジュ
ールによってもはや妨害されることがなくなる。
【００２８】出力端４６の電圧は、一般に、Ｖ46＝ｋ’
（Ｖ2 −Ｖ1 ）＋Ｖref1になる。ここで、ｋ’＜１であ
る。このｋ’の値は、抵抗４７，４８，４９，５２の値
を適切に選択することによって決定できることは、当業
者において明らかである。
（Ｖ2 −Ｖ1 ）＋Ｖref1になる。ここで、ｋ’＜１であ
る。このｋ’の値は、抵抗４７，４８，４９，５２の値
を適切に選択することによって決定できることは、当業
者において明らかである。
【００２９】図４では、第１の電源モジュールについて
のみ説明したが、図４に示す阻止ダイオードＤ2 のみが
示してある第２の電源モジュールについても、同様な構
成を有しており、電圧Ｖ1 およびＶ2 の関数を反転して
用いることで、第１の電源モジュールと同様に対称的に
動作させることができる。
のみ説明したが、図４に示す阻止ダイオードＤ2 のみが
示してある第２の電源モジュールについても、同様な構
成を有しており、電圧Ｖ1 およびＶ2 の関数を反転して
用いることで、第１の電源モジュールと同様に対称的に
動作させることができる。
【００３０】図４に示す実施例は、電圧Ｖ0 に固定され
ることなく動作し得る。その場合、接続点４２の電圧ｋ
Ｖ0 を、一つの抵抗ブリッジ（図示せず）を経て供給す
るよう構成することもできるが、この場合には電圧Ｖ0
の調整制御は劣る。
ることなく動作し得る。その場合、接続点４２の電圧ｋ
Ｖ0 を、一つの抵抗ブリッジ（図示せず）を経て供給す
るよう構成することもできるが、この場合には電圧Ｖ0
の調整制御は劣る。
【図１】従来の電源モジュールを示す図である
【図２】この発明の電源モジュールシステムの動作原理
を示す図である。
を示す図である。
【図３】この発明の好適実施例を説明するための図であ
る。
る。
【図４】２つの電源モジュールによる負荷への供給電流
を等しくするこの発明の他の実施例を説明するための図
である。
を等しくするこの発明の他の実施例を説明するための図
である。
１ 負荷 １２ 入力端子 １３ 供給端子 １４ 電圧コントローラ １５ コンパレータ ３０ 選択手段 ３１ 選択演算増幅器 Ｄ1 ，Ｄ2 ダイオード
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 597084238 600 Ｍｏｕｎｔａｉｎ Ｄｒｉｖｅ, Ｍｕｒｒａｙ Ｈｉｌｌ，ＮＪ，Ｕ. Ｓ．Ａ. (56)参考文献 特開 昭59−170916（ＪＰ，Ａ) 特開 昭61−231614（ＪＰ，Ａ) 特開 平１−23724（ＪＰ，Ａ) 特開 平２−311127（ＪＰ，Ａ) 特開 平３−256532（ＪＰ，Ａ) 米国特許4628433（ＵＳ，Ａ) 米国特許4658201（ＵＳ，Ａ) スイス国特許発明659156（ＣＨ，Ａ ５) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/00 - 1/70 G06F 1/26 - 1/32 H02J 1/00 - 1/16
Claims (5)
- 【請求項１】 少なくとも２つの電源モジュールを有
し、相まって負荷に直流電源電圧Ｖ0 を給電する電源シ
ステムであって、 これら二つの電源モジュールは冗長構成で接続されてい
ると共に、阻止ダイオードＤ1 ，Ｄ2 を経て互いに結合
されており、これら阻止ダイオードＤ1 ，Ｄ2のカソー
ドには電圧Ｖ0 が生じ、各モジュールはその出力電圧の
フィードバックループを有し、そのフィードバックルー
プは電圧コントローラとコンパレータとを含み、そのコ
ンパレータの正入力端は基準電圧Ｖref1（または
Ｖref2）を受け、さらに各モジュールは上記フィードバ
ックを行うために、その阻止ダイオードＤ1 （またはＤ
2 ）のアノードおよびカソードにそれぞれ接続された２
つの出力電圧端子を有する当該電源システムにおいて、 前記各電源モジュールの２つの出力電圧端子を出力電圧
選択手段の入力端子に接続して、前記阻止ダイオードが
導通状態においてＤＣ電圧ｄ1 （ｄ2 ）を出力するとき
のカソード電圧の予め決定した係数ｋ倍の電圧（ｋ
Ｖ0 ）か、または阻止ダイオードが阻止状態にあるとき
のアノード電圧の前記係数ｋ倍の電圧（ｋＶ 1 ＝Ｖref1
またはｋＶ2 ＝Ｖref2）のいずれかを適切に供給するよ
う構成したことを特徴とする電源システム。 - 【請求項２】 請求項１記載の電源システムにおいて、
前記各電源モジュールに対して、前記出力電圧選択手段
は、選択演算増幅器を含み、その反転入力端は、第１の
抵抗ブリッジによって発生される前記阻止ダイオードの
アノード電圧Ｖ1 の係数ｋ倍を受け、非反転入力端は、
第２の抵抗ブリッジによって発生される前記阻止ダイオ
ードのカソード電圧Ｖ0 の同じ係数ｋ倍を受け、さらに
前記選択演算増幅器の反転入力端は順方向に接続した阻
止ダイオードを経て前記選択演算増幅器の出力端子に接
続されていることを特徴とする電源システム。 - 【請求項３】 請求項１または２記載の電源システムに
おいて、前記出力電圧選択手段の後段にホロワ増幅器を
設け、この増幅器の出力端を前記コンパレータの負入力
端に接続して、このコンパレータの出力により前記出力
電圧Ｖ1 （またはＶ2 ）を供給する前記電圧コントロー
ラを制御するよう構成したことを特徴とする電源システ
ム。 - 【請求項４】 請求項１〜３のいずれかに記載の電源モ
ジュールを２個有する電源システムにおいて、前記各阻
止ダイオードに流れる電流を等しくするために、前記基
準電圧Ｖref1（またはＶref2）を補正する手段を具え、
この基準電圧が正のときに、差ｋ’（Ｖ2 −Ｖ1 ）（ま
たはｋ’（Ｖ1 −Ｖ2 ））（ｋ’≦１）を加えることに
より、前記基準電圧をわずかに可変とするようにしたこ
とを特徴とする電源システム。 - 【請求項５】 請求項４記載の電源システムにおいて、
前記各電源モジュールに対して、前記基準電圧Ｖ
ref1（またはＶref2）を補正する手段は、第１の選択演
算増幅器で構成し、その反転入力端を第１の抵抗群を経
て、その出力端および阻止ダイオードＤ1 （または
Ｄ2 ）のアノードに接続し、非反転入力端を第２の抵抗
群を経て他の電源モジュールの阻止ダイオードＤ2 （ま
たはＤ1 ）のアノードおよび基準電圧Ｖref1（またはＶ
ref2）に接続して、前記第１の選択演算増幅器が電圧Ｖ
ref1＋ｋ’（Ｖ2 −Ｖ1 ）（またはＶref2＋ｋ’（Ｖ1
−Ｖ2 ））、ここでｋ’≦１、を出力し、かつ前記第１
の演算増幅器の後段の少なくとも第２の演算増幅器を経
て、（Ｖ2 −Ｖ1 ）の差電圧の符号が負か正かに応じ
て、電圧Ｖref1（またはＶref2＋ｋ’（Ｖ1 −Ｖ2 ））
または電圧Ｖref1＋ｋ’（Ｖ2−Ｖ1 ）（または
Ｖref2）のいずれかを供給し、後者の電圧が新たな基準
電圧を構成するようにしたことを特徴とする電源システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9214189 | 1992-11-25 | ||
| FR9214189 | 1992-11-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225453A JPH06225453A (ja) | 1994-08-12 |
| JP3317766B2 true JP3317766B2 (ja) | 2002-08-26 |
Family
ID=9435907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29524093A Expired - Lifetime JP3317766B2 (ja) | 1992-11-25 | 1993-11-25 | 電源システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5550461A (ja) |
| EP (1) | EP0599410B1 (ja) |
| JP (1) | JP3317766B2 (ja) |
| DE (1) | DE69323830T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4422262A1 (de) * | 1994-06-24 | 1996-01-04 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer konstanten Ausgangsspannung |
| US5847553A (en) * | 1996-09-09 | 1998-12-08 | Sierra Wireless, Inc. | Current booster for PC card |
| FR2763781B1 (fr) * | 1997-05-23 | 1999-07-30 | Trt Lucent Technologies | Dispositif d'alimentation avec convertisseurs montes en redondance |
| DE19722125A1 (de) * | 1997-05-27 | 1998-12-03 | Siemens Nixdorf Inf Syst | Schaltungsanordnung einer Stromversorgungseinheit |
| US6025704A (en) * | 1998-04-23 | 2000-02-15 | Trilectron Industries, Inc. | Power supply with programmable voltage slew rate and method |
| US5945815A (en) * | 1998-06-12 | 1999-08-31 | Trilectron Industries, Inc. | Current sharing apparatus and method for controlling parallel power devices |
| JP3733252B2 (ja) * | 1998-11-02 | 2006-01-11 | セイコーエプソン株式会社 | 半導体記憶装置及びその製造方法 |
| JP2000350447A (ja) * | 1999-06-01 | 2000-12-15 | Sony Corp | 電源装置及び電源システム |
| US6507129B2 (en) * | 2001-03-12 | 2003-01-14 | Celestica International Inc. | System and method for controlling an output signal of a power supply |
| US6897637B2 (en) * | 2001-12-13 | 2005-05-24 | Texas Instruments Incorporated | Low drop-out voltage regulator with power supply rejection boost circuit |
| US6800962B2 (en) * | 2002-01-16 | 2004-10-05 | Adtran, Inc. | Method and apparatus for forced current sharing in diode-connected redundant power supplies |
| JP2005526363A (ja) * | 2002-05-16 | 2005-09-02 | バラード パワー システムズ インコーポレイティド | 調節可能な燃料電池システムのアレイを備える電源設備 |
| US20040109374A1 (en) * | 2002-09-12 | 2004-06-10 | Rajagopalan Sundar | Failure tolerant parallel power source configuration |
| US7632583B2 (en) * | 2003-05-06 | 2009-12-15 | Ballard Power Systems Inc. | Apparatus for improving the performance of a fuel cell electric power system |
| US7419734B2 (en) * | 2003-05-16 | 2008-09-02 | Ballard Power Systems, Inc. | Method and apparatus for fuel cell systems |
| US20050249989A1 (en) * | 2004-05-07 | 2005-11-10 | Pearson Martin T | Apparatus and method for hybrid power module systems |
| US7521138B2 (en) * | 2004-05-07 | 2009-04-21 | Ballard Power Systems Inc. | Apparatus and method for hybrid power module systems |
| US8421427B2 (en) * | 2007-09-07 | 2013-04-16 | Oki Data Corporation | Reference voltage generation circuit, drive circuit, light emitting diode head, and image forming apparatus |
| DE102016125413A1 (de) * | 2016-12-22 | 2018-06-28 | MAQUET GmbH | Vorrichtung zur Energieversorgung eines medizinischen Geräts |
| CN216926996U (zh) * | 2021-07-23 | 2022-07-08 | 罗伯特·博世有限公司 | 供电保护装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH659156A5 (en) * | 1982-11-30 | 1986-12-31 | Hasler Ag | Method for the protected supply of a load with a rectified DC voltage |
| JPS61231614A (ja) * | 1985-04-05 | 1986-10-15 | Nec Corp | 直流電源装置 |
| US4658201A (en) * | 1985-12-30 | 1987-04-14 | Gte Communication Systems Corporation | Output circuit for diode-or connected positive three terminal voltage regulators |
| US4628433A (en) * | 1985-12-30 | 1986-12-09 | Gte Communication Systems Corp. | Control circuit for diode-or connected power supplies |
| JPS6423724A (en) * | 1987-07-17 | 1989-01-26 | Hitachi Ltd | Power source circuit for parallel operation |
| US5036452A (en) * | 1989-12-28 | 1991-07-30 | At&T Bell Laboratories | Current sharing control with limited output voltage range for paralleled power converters |
-
1993
- 1993-11-18 DE DE69323830T patent/DE69323830T2/de not_active Expired - Lifetime
- 1993-11-18 EP EP93203233A patent/EP0599410B1/fr not_active Expired - Lifetime
- 1993-11-23 US US08/156,490 patent/US5550461A/en not_active Expired - Lifetime
- 1993-11-25 JP JP29524093A patent/JP3317766B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69323830T2 (de) | 1999-09-09 |
| JPH06225453A (ja) | 1994-08-12 |
| US5550461A (en) | 1996-08-27 |
| DE69323830D1 (de) | 1999-04-15 |
| EP0599410B1 (fr) | 1999-03-10 |
| EP0599410A1 (fr) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3317766B2 (ja) | 電源システム | |
| US6320771B1 (en) | Fault tolerant active current sharing | |
| JP2679868B2 (ja) | パワーコンバータ装置 | |
| EP0316781B1 (en) | Dual input low dropout voltage regulator | |
| JP3181966B2 (ja) | 降圧型電圧調整器 | |
| US4912621A (en) | Current-balance switching regulator | |
| US6958552B2 (en) | Failsafe power oring with current sharing | |
| US20120033450A1 (en) | Multiple power supplies balance system | |
| US6229291B1 (en) | Current sharing control system of power supply and output voltage sensing circuit | |
| US20020070717A1 (en) | Apparatus and methods for boosting power supplied at a remote node | |
| JP3414228B2 (ja) | 電源装置及びこれをユニットとする電源システム | |
| US6075351A (en) | Control system with nonlinear network for load transients | |
| US6104170A (en) | Method and circuit for preventing oscillations in a battery charger | |
| US5631549A (en) | Linear regulator power supply with an overcurrent protection device | |
| US10574141B2 (en) | Current mirror calibration circuit and current mirror calibration method | |
| JPH0993929A (ja) | 並列冗長電源システム | |
| JP3753430B2 (ja) | ディスク記憶システム | |
| JP3398685B2 (ja) | スイッチング電源並列運転制御装置 | |
| JP3472407B2 (ja) | 並列電流バランス型冗長運転回路 | |
| SU1272289A1 (ru) | Устройство нагружени дл проверки источников питани | |
| JP3751822B2 (ja) | 電源装置 | |
| JPH0844438A (ja) | 電源装置 | |
| JPH09190230A (ja) | 直流安定化電源の出力電圧補正回路 | |
| JP2856403B2 (ja) | 電源回路 | |
| JPH07336881A (ja) | 電源装置およびその電力供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |