JP3311929B2 - 相関器 - Google Patents
相関器Info
- Publication number
- JP3311929B2 JP3311929B2 JP10646996A JP10646996A JP3311929B2 JP 3311929 B2 JP3311929 B2 JP 3311929B2 JP 10646996 A JP10646996 A JP 10646996A JP 10646996 A JP10646996 A JP 10646996A JP 3311929 B2 JP3311929 B2 JP 3311929B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- clock
- code data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スペクトラム拡散
通信における拡散符号との相関をとるための相関器に係
り、特に回路規模を小さくし消費電力を低減させた相関
器に関するものである。
通信における拡散符号との相関をとるための相関器に係
り、特に回路規模を小さくし消費電力を低減させた相関
器に関するものである。
【０００２】
【従来の技術】スペクトラム拡散通信は、送信側におい
ては、図８に示すように、本来の送信データＤ１をＰＮ
系列の符号データＤ２と乗算（但し、送信データＤ１の
“０”は“−１”と考える。）し、その乗算データＤ１
×Ｄ２をＢＰＳＫ変調して送信変調信号Ｄ３とし、伝送
路に送り出すものである。
ては、図８に示すように、本来の送信データＤ１をＰＮ
系列の符号データＤ２と乗算（但し、送信データＤ１の
“０”は“−１”と考える。）し、その乗算データＤ１
×Ｄ２をＢＰＳＫ変調して送信変調信号Ｄ３とし、伝送
路に送り出すものである。
【０００３】ＰＮ符号データＤ２は送信データＤ１の
“１”を例えば“１”と“０”の複数ビット（例えば３
２ビット）のデータに変換したものである。このＰＮ符
号データの“１”、または“０”をスペクトル拡散通信
ではチップと呼ぶ。また、ＢＰＳＫ変調ではそのＰＮ符
号データＤ２の立上がりエッジ、立下がりエッジでキャ
リアの位相を反転させ、ＰＮ符号データＤ２の“１”、
“０”の情報を位相で表した送信変調信号Ｄ３とするも
のである。この送信変調データＤ３はＰＮ符号データＤ
２の１チップ当たり、例えば１９０サイクルが割り当て
られる。現在は、送信データＤ１が１Ｍｂｐｓの場合、
ＰＮ符号データＤ２はチップレートが１３Ｍｃｐｓ、チ
ップ長が１１チップ、送信変調信号Ｄ３のキャリア周波
数が２．４ＧＨｚ帯で使用される。
“１”を例えば“１”と“０”の複数ビット（例えば３
２ビット）のデータに変換したものである。このＰＮ符
号データの“１”、または“０”をスペクトル拡散通信
ではチップと呼ぶ。また、ＢＰＳＫ変調ではそのＰＮ符
号データＤ２の立上がりエッジ、立下がりエッジでキャ
リアの位相を反転させ、ＰＮ符号データＤ２の“１”、
“０”の情報を位相で表した送信変調信号Ｄ３とするも
のである。この送信変調データＤ３はＰＮ符号データＤ
２の１チップ当たり、例えば１９０サイクルが割り当て
られる。現在は、送信データＤ１が１Ｍｂｐｓの場合、
ＰＮ符号データＤ２はチップレートが１３Ｍｃｐｓ、チ
ップ長が１１チップ、送信変調信号Ｄ３のキャリア周波
数が２．４ＧＨｚ帯で使用される。
【０００４】受信側においては、上記した送信変調信号
Ｄ３を取り込み、ダウンコンバータ等の周波数変換器
（図示せず）により、ＰＮ符号データＤ２の１チップ当
たり１サイクルの周波数信号に変換し、図９に示すよう
な構成の相関器に入力して、前記した送信データＤ１を
復調している。
Ｄ３を取り込み、ダウンコンバータ等の周波数変換器
（図示せず）により、ＰＮ符号データＤ２の１チップ当
たり１サイクルの周波数信号に変換し、図９に示すよう
な構成の相関器に入力して、前記した送信データＤ１を
復調している。
【０００５】図９において、１はＣＣＤ等を利用した信
号転送部であり、入力する上記した送信変調信号Ｄ３
（前述したように１サイクル）がそのＰＮ符号データＤ
２のチップレートと同じ周波数のクロックφ１により順
次正ピーク（＋１）、又は負ピーク（−１）の２値デー
タとして取り込まれて転送され、その信号転送部１の各
セル１ａから出力する。この各セル１ａから出力するデ
ータ（＋１、−１）は、乗算部２において、各乗算器２
ａに予め設定された拡散符号（前記したＰＮ符号データ
Ｄ２に対応した符号）の係数（“１”を＋１、“０”を
−１としたもの）と乗算される。
号転送部であり、入力する上記した送信変調信号Ｄ３
（前述したように１サイクル）がそのＰＮ符号データＤ
２のチップレートと同じ周波数のクロックφ１により順
次正ピーク（＋１）、又は負ピーク（−１）の２値デー
タとして取り込まれて転送され、その信号転送部１の各
セル１ａから出力する。この各セル１ａから出力するデ
ータ（＋１、−１）は、乗算部２において、各乗算器２
ａに予め設定された拡散符号（前記したＰＮ符号データ
Ｄ２に対応した符号）の係数（“１”を＋１、“０”を
−１としたもの）と乗算される。
【０００６】したがって、ＰＮ符号データＤ２の係数と
同じ並びのデータが信号転送部１の各セル１ａから出力
するタイミングでは、各乗算器２ａの乗算結果は１（＝
＋１×＋１＝−１×−１）となり、これが加算部３で加
算されることにより、加算出力がピーク値（相関ピー
ク）となる。例えば、チップ長３２チップ、信号転送部
１のセル１ａの数が３２の場合は、相関ピークは３２と
なる。
同じ並びのデータが信号転送部１の各セル１ａから出力
するタイミングでは、各乗算器２ａの乗算結果は１（＝
＋１×＋１＝−１×−１）となり、これが加算部３で加
算されることにより、加算出力がピーク値（相関ピー
ク）となる。例えば、チップ長３２チップ、信号転送部
１のセル１ａの数が３２の場合は、相関ピークは３２と
なる。
【０００７】なお、送信データＤ１の“０”に対応する
ＰＮ符号データＤ２は送信データＤ１の“１”に対応す
るＰＮ符号データＤ２の各ビットが反転したものであ
り、送信データＤ１の“０”に対応するＰＮ符号データ
Ｄ２の並びと同じデータが取り込まれたタイミングで
は、各乗算器２ａの乗算結果は−１（＝＋１×−１）と
なり、これら加算部３で加算されるので、ピーク値は負
となる。セル１ａの数が上記のように３２の場合は、相
関ピークは−３２となる。
ＰＮ符号データＤ２は送信データＤ１の“１”に対応す
るＰＮ符号データＤ２の各ビットが反転したものであ
り、送信データＤ１の“０”に対応するＰＮ符号データ
Ｄ２の並びと同じデータが取り込まれたタイミングで
は、各乗算器２ａの乗算結果は−１（＝＋１×−１）と
なり、これら加算部３で加算されるので、ピーク値は負
となる。セル１ａの数が上記のように３２の場合は、相
関ピークは−３２となる。
【０００８】以上のようにして加算部３から得られる相
関ピークは、コンパレータ（図示せず）によって、それ
が正のときは“１”として、負のときは“０”として識
別され、前述した送信データＤ１に復元されて後段に出
力される。このように、相関器の側に送信側のＰＮ符号
データＤ２に対応した乗算係数をセットしておくことに
より、当該ＰＮ符号データＤ２で識別される送信データ
Ｄ１を取り込むことができる。
関ピークは、コンパレータ（図示せず）によって、それ
が正のときは“１”として、負のときは“０”として識
別され、前述した送信データＤ１に復元されて後段に出
力される。このように、相関器の側に送信側のＰＮ符号
データＤ２に対応した乗算係数をセットしておくことに
より、当該ＰＮ符号データＤ２で識別される送信データ
Ｄ１を取り込むことができる。
【０００９】なお、前記相関ピークのデータは信号転送
部１を駆動するクロックφ１を発生するクロック発生部
４の同期をとるための同期信号発生部５に入力し、クロ
ックのφ１位相を入力信号の位相に合わせるよう制御す
る。
部１を駆動するクロックφ１を発生するクロック発生部
４の同期をとるための同期信号発生部５に入力し、クロ
ックのφ１位相を入力信号の位相に合わせるよう制御す
る。
【００１０】
【発明が解決しようとする課題】ところで、前述したよ
うに、変調された送信変調信号Ｄ３はそのキャリア周波
数が極めて高いので、そのまま相関器に入力させると、
相関器を動作させるクロックφ１もその周波数に合致さ
せなければならないが、これでは信号転送部１の動作周
波数限界を越える場合があり、また信号転送部１のセル
１ａの数が膨大になって消費電力が非常に大きくなる。
うに、変調された送信変調信号Ｄ３はそのキャリア周波
数が極めて高いので、そのまま相関器に入力させると、
相関器を動作させるクロックφ１もその周波数に合致さ
せなければならないが、これでは信号転送部１の動作周
波数限界を越える場合があり、また信号転送部１のセル
１ａの数が膨大になって消費電力が非常に大きくなる。
【００１１】そこで、従来では、前述したように、送信
変調信号Ｄ３を周波数変換器によりＰＮ符号データＤ２
の１ビット当たり１〜２サイクルの信号となるように変
換してから相関器に取り込むことが行なわれているが、
周波数変換器を通すと相互変調波により波形が歪んで送
信データＤ１の取り出しに誤りが発生したり、また周波
数変換器が必要となって回路規模が大きくなるという問
題があった。
変調信号Ｄ３を周波数変換器によりＰＮ符号データＤ２
の１ビット当たり１〜２サイクルの信号となるように変
換してから相関器に取り込むことが行なわれているが、
周波数変換器を通すと相互変調波により波形が歪んで送
信データＤ１の取り出しに誤りが発生したり、また周波
数変換器が必要となって回路規模が大きくなるという問
題があった。
【００１２】本発明は以上のような点に鑑みてなされた
ものであって、その目的は、周波数変換器を必要とせ
ず、しかも消費電力を低減することができるようにした
相関器を提供することである。
ものであって、その目的は、周波数変換器を必要とせ
ず、しかも消費電力を低減することができるようにした
相関器を提供することである。
【００１３】
【課題を解決するための手段】第１の発明は、符号デー
タの２値を複数サイクルの位相により表した入力信号か
ら、位相情報を直接的に抜き取る信号抽出部と、該信号
抽出部で得られた位相情報を転送する信号転送部と、該
信号転送部の各セルから得られる信号を所定の係数と乗
算する複数の乗算器を有する乗算部と、該乗算部の各乗
算器で得られる結果を加算する加算部とを具備し、前記
信号抽出部は、前記入力信号の前記符号データの２値を
表す期間中の１個の半サイクルの信号を抜き出して出力
し、又は複数個の半サイクルの信号を抜き出し蓄積して
出力することを特徴とする相関器として構成した。第２
の発明は、第１の発明において、前記信号抽出部から前
記位相情報を示す信号を出力するためのクロックを、前
記信号転送部を駆動するクロックと同じ周波数とし、前
記信号抽出部から前記符号データと同じ速度のデータを
取り出すことを特徴とする相関器として構成した。第３
の発明は、第１又は第２の発明において、前記乗算部の
各乗算器の前記係数に、前記信号転送部の転送効率に応
じた重み付けを行ったことを特徴とする相関器として構
成した。
タの２値を複数サイクルの位相により表した入力信号か
ら、位相情報を直接的に抜き取る信号抽出部と、該信号
抽出部で得られた位相情報を転送する信号転送部と、該
信号転送部の各セルから得られる信号を所定の係数と乗
算する複数の乗算器を有する乗算部と、該乗算部の各乗
算器で得られる結果を加算する加算部とを具備し、前記
信号抽出部は、前記入力信号の前記符号データの２値を
表す期間中の１個の半サイクルの信号を抜き出して出力
し、又は複数個の半サイクルの信号を抜き出し蓄積して
出力することを特徴とする相関器として構成した。第２
の発明は、第１の発明において、前記信号抽出部から前
記位相情報を示す信号を出力するためのクロックを、前
記信号転送部を駆動するクロックと同じ周波数とし、前
記信号抽出部から前記符号データと同じ速度のデータを
取り出すことを特徴とする相関器として構成した。第３
の発明は、第１又は第２の発明において、前記乗算部の
各乗算器の前記係数に、前記信号転送部の転送効率に応
じた重み付けを行ったことを特徴とする相関器として構
成した。
【００１４】
［第１の実施の形態］図１は本発明の第１の実施の形態
の相関器の構成を示す図である。前述した図９に示した
ものと同一のものについては、同一の符号を付してその
詳しい説明は省略する。ここでは、信号転送部１の前段
に信号抽出部６を設け、ここにおいて送信変調信号Ｄ３
の位相情報を示す信号Ｄ４を抽出し、これを信号転送部
１に送り出すように構成している。
の相関器の構成を示す図である。前述した図９に示した
ものと同一のものについては、同一の符号を付してその
詳しい説明は省略する。ここでは、信号転送部１の前段
に信号抽出部６を設け、ここにおいて送信変調信号Ｄ３
の位相情報を示す信号Ｄ４を抽出し、これを信号転送部
１に送り出すように構成している。
【００１５】この信号抽出部６では、新たに設けたクロ
ック発生部７によって発生したクロックφ２によって、
入力してくる送信変調信号Ｄ３の複数サイクルの波形の
うちの１個の半サイクル分のデータＤ４を抜き取り、電
荷量（＋１のデータ、又は−１のデータ）に変換する。
すなわち、送信変調信号Ｄ３は、ＰＮ符号データＤ２の
立上がりエッジ、立下がりエッジに対応する部分で位相
が反転している信号であるので、図２に示すように、そ
の位相反転タイミングｔ１から時間Ｔ１が経過した時点
からその信号Ｄ３の半周期分の期間Ｔ２分を電荷量とし
て変換する。
ック発生部７によって発生したクロックφ２によって、
入力してくる送信変調信号Ｄ３の複数サイクルの波形の
うちの１個の半サイクル分のデータＤ４を抜き取り、電
荷量（＋１のデータ、又は−１のデータ）に変換する。
すなわち、送信変調信号Ｄ３は、ＰＮ符号データＤ２の
立上がりエッジ、立下がりエッジに対応する部分で位相
が反転している信号であるので、図２に示すように、そ
の位相反転タイミングｔ１から時間Ｔ１が経過した時点
からその信号Ｄ３の半周期分の期間Ｔ２分を電荷量とし
て変換する。
【００１６】このサンプリングを行なうクロックφ２
は、周波数がＰＮ符号データＤ２のチップレートｆ２と
同じで、そのパルス幅Ｔ２が、信号Ｄ３の周波数をｆ３
とすると、１／（２・ｆ３）となる。パルス立上がりま
での時間Ｔ１は、同期信号発生部５によりクロックφ２
の位相を制御することよって設定される。
は、周波数がＰＮ符号データＤ２のチップレートｆ２と
同じで、そのパルス幅Ｔ２が、信号Ｄ３の周波数をｆ３
とすると、１／（２・ｆ３）となる。パルス立上がりま
での時間Ｔ１は、同期信号発生部５によりクロックφ２
の位相を制御することよって設定される。
【００１７】以上から、信号抽出部６から信号転送部１
に入力するデータＤ４は、ＰＮ符号データＤ２のデータ
“１”、又は“０”に対応するデータとなり、前記した
図９における動作説明と同様に、ＰＮ符号データＤ２と
の相関が取られて、送信データＤ１が取り出される。
に入力するデータＤ４は、ＰＮ符号データＤ２のデータ
“１”、又は“０”に対応するデータとなり、前記した
図９における動作説明と同様に、ＰＮ符号データＤ２と
の相関が取られて、送信データＤ１が取り出される。
【００１８】この第１の実施の形態では、信号抽出部６
のクロックφ２を信号転送部１を駆動するクロックφ１
と別にしているので、信号転送部１は他の影響を受ける
ことなく、ＰＮ符号データＤ２のチップレートの速度で
動作させて、ＰＮ符号データＤ２と同じ速度のデータＤ
４を取り出すことができる。よって、後段の信号転送部
１のセル１ａの数はＰＮ符号データＤ２のチップ長と同
じで済み、低消費電力で動作させることができる利点が
ある。
のクロックφ２を信号転送部１を駆動するクロックφ１
と別にしているので、信号転送部１は他の影響を受ける
ことなく、ＰＮ符号データＤ２のチップレートの速度で
動作させて、ＰＮ符号データＤ２と同じ速度のデータＤ
４を取り出すことができる。よって、後段の信号転送部
１のセル１ａの数はＰＮ符号データＤ２のチップ長と同
じで済み、低消費電力で動作させることができる利点が
ある。
【００１９】［第２の実施の形態］図３は本発明の第２
の実施の形態の信号抽出部８の構成を示す図である。こ
こでは、信号抽出部８をスイッチ８１と電荷充電部８２
とから構成し、図４に示すように、スイッチ８１におい
て、クロックφ３によって送信変調信号Ｄ３の１サイク
ルの波形を取り込み、その１サイクル波形の前半周期の
データをクロックφ４によって電荷充電部８２によりサ
ンプリングして、データＤ４を抜き取るものである。
の実施の形態の信号抽出部８の構成を示す図である。こ
こでは、信号抽出部８をスイッチ８１と電荷充電部８２
とから構成し、図４に示すように、スイッチ８１におい
て、クロックφ３によって送信変調信号Ｄ３の１サイク
ルの波形を取り込み、その１サイクル波形の前半周期の
データをクロックφ４によって電荷充電部８２によりサ
ンプリングして、データＤ４を抜き取るものである。
【００２０】スイッチ８１を制御するクロックφ３は、
ＰＮ符号データＤ２の周波数ｆ２と同じ周波数で、且つ
パルス幅Ｔ３を送信変調信号Ｄ３のキャリアの周波数の
逆数（１／ｆ３）とし、位相をＰＮ符号データＤ２のエ
ッジから時間Ｔ１で立ち上がるよう調整したものであ
る。また、電荷充電部８２を制御するクロックφ４は、
送信変調信号Ｄ３のキャリアと同じ周波数ｆ３のクロッ
クであり、その位相はクロックφ３に合わされている。
ＰＮ符号データＤ２の周波数ｆ２と同じ周波数で、且つ
パルス幅Ｔ３を送信変調信号Ｄ３のキャリアの周波数の
逆数（１／ｆ３）とし、位相をＰＮ符号データＤ２のエ
ッジから時間Ｔ１で立ち上がるよう調整したものであ
る。また、電荷充電部８２を制御するクロックφ４は、
送信変調信号Ｄ３のキャリアと同じ周波数ｆ３のクロッ
クであり、その位相はクロックφ３に合わされている。
【００２１】このように、この第２の実施の形態の信号
抽出部８では、クロックφ３はクロックφ４から簡単に
作り出すことができる。
抽出部８では、クロックφ３はクロックφ４から簡単に
作り出すことができる。
【００２２】［第３の実施の形態］図５は第３の実施の
形態の信号抽出部９の構成を示す図である。信号抽出部
９は、クロックφ５で制御される一次電荷充電部９１、
クロックφ６で制御される二次電荷充電部９２、および
クロックφ７で制御されるスイッチ９３により構成され
ている。ここでは、図６に示すように、クロックφ５の
周波数を送信変調信号Ｄ３のキャリア周波数ｆ３と同じ
周波数のクロックに設定して、送信変調信号Ｄ３の各サ
イクルの半サイクル分の電圧を充電する。この一次電荷
充電部９１では、送信変調信号Ｄ３の位相がＰＮ符号デ
ータＤ２のエッジ部分で反転しているので、ＰＮ符号デ
ータＤ２のチップが“１”→“０”、又は“０”→
“１”に変化すると、充電される電荷の極性が変化す
る。
形態の信号抽出部９の構成を示す図である。信号抽出部
９は、クロックφ５で制御される一次電荷充電部９１、
クロックφ６で制御される二次電荷充電部９２、および
クロックφ７で制御されるスイッチ９３により構成され
ている。ここでは、図６に示すように、クロックφ５の
周波数を送信変調信号Ｄ３のキャリア周波数ｆ３と同じ
周波数のクロックに設定して、送信変調信号Ｄ３の各サ
イクルの半サイクル分の電圧を充電する。この一次電荷
充電部９１では、送信変調信号Ｄ３の位相がＰＮ符号デ
ータＤ２のエッジ部分で反転しているので、ＰＮ符号デ
ータＤ２のチップが“１”→“０”、又は“０”→
“１”に変化すると、充電される電荷の極性が変化す
る。
【００２３】二次充電部９２では、クロックφ６により
前記一次電荷充電部９１で取り込んだ送信変調信号Ｄ３
の各電荷を、複数個（２以上でかつＰＮ符号データＤ２
の１チップ間に発生する送信変調信号Ｄ３の最大サイク
ル数より少なくとも１だけ少ない数）だけ蓄積（積分）
する。そして、スイッチ９３ではその二次電荷充電部９
２で蓄積された電荷をクロックφ６と逆相のクロックφ
７によって一挙に信号転送部１に、信号Ｄ４として送り
だす。クロックφ６とφ７の周波数はＰＮ符号データＤ
２のチップレートと同じであるが、クロックφ６はその
デューティが例えば３１／３２、クロックφ７は例えば
その逆の１／３２であり、位相はＰＮ符号データＤ２の
チップ変化点に合った位相である。
前記一次電荷充電部９１で取り込んだ送信変調信号Ｄ３
の各電荷を、複数個（２以上でかつＰＮ符号データＤ２
の１チップ間に発生する送信変調信号Ｄ３の最大サイク
ル数より少なくとも１だけ少ない数）だけ蓄積（積分）
する。そして、スイッチ９３ではその二次電荷充電部９
２で蓄積された電荷をクロックφ６と逆相のクロックφ
７によって一挙に信号転送部１に、信号Ｄ４として送り
だす。クロックφ６とφ７の周波数はＰＮ符号データＤ
２のチップレートと同じであるが、クロックφ６はその
デューティが例えば３１／３２、クロックφ７は例えば
その逆の１／３２であり、位相はＰＮ符号データＤ２の
チップ変化点に合った位相である。
【００２４】この第３の実施の形態の信号抽出部９で
は、ＰＮ符号データＤ２の１チップを取り込むために、
送信変調信号Ｄ２の複数サイクルの各半サイクル分の信
号を取り込んでいるので、実質的に送信変調信号Ｄ２の
平均値を取り込むことになり、Ｓ／Ｎが向上するという
利点がある。
は、ＰＮ符号データＤ２の１チップを取り込むために、
送信変調信号Ｄ２の複数サイクルの各半サイクル分の信
号を取り込んでいるので、実質的に送信変調信号Ｄ２の
平均値を取り込むことになり、Ｓ／Ｎが向上するという
利点がある。
【００２５】［その他の実施の形態］なお、上記各実施
の形態において、相関器の信号転送部１では転送効率が
完全な１ではないので、その前段よりも後段のほうが、
転送信号が順次減衰する。そこでこのような場合には、
乗算部２の各乗算器２ａにセットする係数を、信号転送
部１のセル１ａが後段に位置するほど、本来の係数より
も大きくする重み付けを行なうことにより、上記信号の
減衰を補償する。例えば、セル１ａの数が１０個の場合
で、乗算器２ａに本来的にセットすべき係数（ＰＮ符
号）が「１、−１、１、１、−１、−１、１、１、−
１、１」のとき、「１、−１、１、１、−１、−１、
１、１．１、−１．２、１．３」のように係数の絶対値
を後段になるほど順次大きくする。
の形態において、相関器の信号転送部１では転送効率が
完全な１ではないので、その前段よりも後段のほうが、
転送信号が順次減衰する。そこでこのような場合には、
乗算部２の各乗算器２ａにセットする係数を、信号転送
部１のセル１ａが後段に位置するほど、本来の係数より
も大きくする重み付けを行なうことにより、上記信号の
減衰を補償する。例えば、セル１ａの数が１０個の場合
で、乗算器２ａに本来的にセットすべき係数（ＰＮ符
号）が「１、−１、１、１、−１、−１、１、１、−
１、１」のとき、「１、−１、１、１、−１、−１、
１、１．１、−１．２、１．３」のように係数の絶対値
を後段になるほど順次大きくする。
【００２６】
【実施例】ここで、図１および図２に示した第１の実施
の形態の構成の相関器をシミュレーションした結果を説
明する。送信変調信号Ｄ３のキャリア周波数を３ＧＨ
ｚ、ＰＮ符号データＤ２のチップレートを１００Ｍｃｐ
ｓ、信号転送部１にＣＣＤを使用してそのセル１ａの数
を３２、拡散符号は直交ＧＯＬＤ符号（具体的には、01
110011000001101110101011100010) 、信号転送部１の転
送効率を１、一次変調にＢＰＳＫを用いた。また、信号
抽出部６を制御するクロックφ２をパルス幅１／６ｎ
ｓ、周波数１００ＭＨｚのクロックとし、信号転送部１
のクロックφ１を周波数１００ＭＨｚ、デューティ５０
のクロックとした。また、送信データＤ１は「１０１」
とした。
の形態の構成の相関器をシミュレーションした結果を説
明する。送信変調信号Ｄ３のキャリア周波数を３ＧＨ
ｚ、ＰＮ符号データＤ２のチップレートを１００Ｍｃｐ
ｓ、信号転送部１にＣＣＤを使用してそのセル１ａの数
を３２、拡散符号は直交ＧＯＬＤ符号（具体的には、01
110011000001101110101011100010) 、信号転送部１の転
送効率を１、一次変調にＢＰＳＫを用いた。また、信号
抽出部６を制御するクロックφ２をパルス幅１／６ｎ
ｓ、周波数１００ＭＨｚのクロックとし、信号転送部１
のクロックφ１を周波数１００ＭＨｚ、デューティ５０
のクロックとした。また、送信データＤ１は「１０１」
とした。
【００２７】加算器３の出力側には、図７に示すよう
に、３２個の加算出力毎に、相関ピークが現れた。送信
データＤ１の“１”に対しては上向きのピークが、
“０”に対しては下向きのピークが現れている。このよ
うに、送信データＤ１の「１０１」に対応するデータ
「１０１」が相関器から得られた。
に、３２個の加算出力毎に、相関ピークが現れた。送信
データＤ１の“１”に対しては上向きのピークが、
“０”に対しては下向きのピークが現れている。このよ
うに、送信データＤ１の「１０１」に対応するデータ
「１０１」が相関器から得られた。
【００２８】一方、スペクトラム拡散通信においてＣＤ
ＭＡ（符号分割多元接続）化の検討がされており、チャ
ンネ数を多くとるためにはチップ長を長くすることが必
要になってくる。そこで、チップ長を１０２４チップと
し、送信変調信号Ｄ３のキャリア周波数を３ＧＨｚ、Ｐ
Ｎ符号データＤ２のチップレートを１００Ｍｃｐｓ、信
号転送部１をＧａＡｓのＣＣＤとしそのセル数を１０２
４としたときの消費電力を計算すると、従来の方法でダ
ウンコンバータ等により周波数変換を行なわずに送信変
調信号Ｄ３をそのまま取り込んだときは、転送クロック
φ１に３ＧＨｚが必要であり、ＣＣＤも１０２４セルの
ものが３０個（セル数が３０７２０個）必要となり、消
費電力は５５Ｗとなるが、本願発明のように信号転送部
１の入力側に信号抽出部６を設けて、送信変調信号Ｄ３
の１個の半サイクルのデータだけを抜き取って信号転送
部１に送るよう構成すると、信号転送部１のクロックφ
１の周波数はＰＮ符号データＤ２のチップレートと同じ
１００ＭＨｚ、信号転送部１のＣＣＤのセル数も１０２
４個だけ済み、消費電力は約６２ｍＷと大幅に低下でき
た。
ＭＡ（符号分割多元接続）化の検討がされており、チャ
ンネ数を多くとるためにはチップ長を長くすることが必
要になってくる。そこで、チップ長を１０２４チップと
し、送信変調信号Ｄ３のキャリア周波数を３ＧＨｚ、Ｐ
Ｎ符号データＤ２のチップレートを１００Ｍｃｐｓ、信
号転送部１をＧａＡｓのＣＣＤとしそのセル数を１０２
４としたときの消費電力を計算すると、従来の方法でダ
ウンコンバータ等により周波数変換を行なわずに送信変
調信号Ｄ３をそのまま取り込んだときは、転送クロック
φ１に３ＧＨｚが必要であり、ＣＣＤも１０２４セルの
ものが３０個（セル数が３０７２０個）必要となり、消
費電力は５５Ｗとなるが、本願発明のように信号転送部
１の入力側に信号抽出部６を設けて、送信変調信号Ｄ３
の１個の半サイクルのデータだけを抜き取って信号転送
部１に送るよう構成すると、信号転送部１のクロックφ
１の周波数はＰＮ符号データＤ２のチップレートと同じ
１００ＭＨｚ、信号転送部１のＣＣＤのセル数も１０２
４個だけ済み、消費電力は約６２ｍＷと大幅に低下でき
た。
【００２９】
【発明の効果】以上から本発明によれば、入力する送信
変調信号をダウンコンバータ等により周波数変換する必
要がないので、歪の問題が発生することはない。また、
信号抽出部からは符号データに対応した速度のデータを
取り出すことができるので、その後段の信号転送部をそ
の符号データのチップレートと同じ速度で動作させるこ
とができ、その信号転送部のセル数をチップ長に対応さ
せることができ、消費電力の低減、回路の小規模化等を
実現できる。また、入力する送信変調信号をデジタル信
号に変換すると高周波ではＡ／Ｄ変換器のビット数に制
限があるのて低ビット数となりダイナミックレンジが小
さくなるが、本発明はアナログ信号をそのまま扱うこと
ができるのでその問題がない。また、入力する信号の半
サイクルの信号を複数抜き取りその平均信号を扱うこと
により、ノイズやフェージングに強い相関器を実現でき
る。さらに、乗算器の係数に重み付けを行なうことによ
り、信号転送部のセルの転送効率の低下を補償すること
ができる。信号転送部は、ＣＣＤの他、サンプル・アン
ド・ホールド回路、デジタルのシフトレジスタ等でも構
成することができ、その適用範囲は広い。
変調信号をダウンコンバータ等により周波数変換する必
要がないので、歪の問題が発生することはない。また、
信号抽出部からは符号データに対応した速度のデータを
取り出すことができるので、その後段の信号転送部をそ
の符号データのチップレートと同じ速度で動作させるこ
とができ、その信号転送部のセル数をチップ長に対応さ
せることができ、消費電力の低減、回路の小規模化等を
実現できる。また、入力する送信変調信号をデジタル信
号に変換すると高周波ではＡ／Ｄ変換器のビット数に制
限があるのて低ビット数となりダイナミックレンジが小
さくなるが、本発明はアナログ信号をそのまま扱うこと
ができるのでその問題がない。また、入力する信号の半
サイクルの信号を複数抜き取りその平均信号を扱うこと
により、ノイズやフェージングに強い相関器を実現でき
る。さらに、乗算器の係数に重み付けを行なうことによ
り、信号転送部のセルの転送効率の低下を補償すること
ができる。信号転送部は、ＣＣＤの他、サンプル・アン
ド・ホールド回路、デジタルのシフトレジスタ等でも構
成することができ、その適用範囲は広い。
【図１】 本発明の第１の実施の形態の相関器のブロッ
ク図である。
ク図である。
【図２】 図１の信号抽出部の動作説明用の波形図であ
る。
る。
【図３】 本発明の第２の実施の形態の相関器の信号抽
出部のブロック図である。
出部のブロック図である。
【図４】 図３の信号抽出部の動作説明用の波形図であ
る。
る。
【図５】 本発明の第３の実施の形態の相関器の信号抽
出部のブロック図である。
出部のブロック図である。
【図６】 図５の信号抽出部の動作説明用の波形図であ
る。
る。
【図７】 図３の相関器のシミュレーション結果を示す
特性図である。
特性図である。
【図８】 スペクトラム拡散通信の送信側の説明のため
の波形図である。
の波形図である。
【図９】 従来の相関器のブロック図である。
１：信号転送部、１ａ：セル、２：乗算部、２ａ：乗算
器、３：加算部、４：クロック発生部、５：同期信号発
生部、６：信号抽出部、７：クロック発生部、８：信号
抽出部、８１：スイッチ、８２：電荷充電部、９：信号
抽出部、９１：一次電荷充電部、９２：二次電荷充電
部、９３：スイッチ。
器、３：加算部、４：クロック発生部、５：同期信号発
生部、６：信号抽出部、７：クロック発生部、８：信号
抽出部、８１：スイッチ、８２：電荷充電部、９：信号
抽出部、９１：一次電荷充電部、９２：二次電荷充電
部、９３：スイッチ。
Claims (3)
- 【請求項１】符号データの２値を複数サイクルの位相に
より表した入力信号から、位相情報を直接的に抜き取る
信号抽出部と、該信号抽出部で得られた位相情報を転送
する信号転送部と、該信号転送部の各セルから得られる
信号を所定の係数と乗算する複数の乗算器を有する乗算
部と、該乗算部の各乗算器で得られる結果を加算する加
算部とを具備し、 前記信号抽出部は、前記入力信号の前記符号データの２
値を表す期間中の１個の半サイクルの信号を抜き出して
出力し、又は複数個の半サイクルの信号を抜き出し蓄積
して出力する ことを特徴とする相関器。 - 【請求項２】前記信号抽出部から前記位相情報を示す信
号を出力するためのクロックを、前記信号転送部を駆動
するクロックと同じ周波数とし、前記信号抽出部から前
記符号データと同じ速度のデータを取り出すことを特徴
とする請求項１に記載の相関器。 - 【請求項３】前記乗算部の各乗算器の前記係数に、前記
信号転送部の転送効率に応じた重み付けを行ったことを
特徴とする請求項１又は２に記載の相関器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10646996A JP3311929B2 (ja) | 1996-04-04 | 1996-04-04 | 相関器 |
| DE69735031T DE69735031D1 (de) | 1996-04-04 | 1997-03-24 | Korrelator für Spreizspektrumsignale |
| EP97104965A EP0800284B1 (en) | 1996-04-04 | 1997-03-24 | Correlator for spread spectrum signals |
| US08/831,772 US5982810A (en) | 1996-04-04 | 1997-04-02 | Signal extraction circuit and correlator utilizing the circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10646996A JP3311929B2 (ja) | 1996-04-04 | 1996-04-04 | 相関器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09275365A JPH09275365A (ja) | 1997-10-21 |
| JP3311929B2 true JP3311929B2 (ja) | 2002-08-05 |
Family
ID=14434405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10646996A Expired - Fee Related JP3311929B2 (ja) | 1996-04-04 | 1996-04-04 | 相関器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3311929B2 (ja) |
-
1996
- 1996-04-04 JP JP10646996A patent/JP3311929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09275365A (ja) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982810A (en) | Signal extraction circuit and correlator utilizing the circuit | |
| US6141372A (en) | Digital downconverter/despreader for direct sequence spread spectrum CDMA communications system | |
| EP1079536A2 (en) | Wired spread spectrum communication apparatus and communication method | |
| JPH082032B2 (ja) | スペクトラム拡散通信用相関器 | |
| EP1053613B1 (en) | Method and system for generating a complex pseudonoise sequence for processing a code division multiple access signal | |
| JP3311929B2 (ja) | 相関器 | |
| JPH0758669A (ja) | デジタルマッチドフィルタ | |
| JP3523609B2 (ja) | 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置 | |
| JP3317435B2 (ja) | 信号抽出回路およびそれを利用した相関器 | |
| KR100320828B1 (ko) | 정합필터및그를이용한기지국장치및이동국장치,타이밍검출방법과rake합성방법 | |
| JP3151119B2 (ja) | 並列スペクトラム拡散通信方式 | |
| JPH0832547A (ja) | 同期捕捉方法 | |
| JP3666623B2 (ja) | 相関器 | |
| Lotter et al. | A comparison of three families of spreading sequences for CDMA applications | |
| US6983012B1 (en) | Implementation of digital filter with reduced hardware | |
| JP4106612B2 (ja) | 直接拡散スペクトル拡散信号の送信装置 | |
| GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
| JP2850862B2 (ja) | Ｃｄｍａ装置 | |
| JP2000269855A (ja) | マッチドフィルタ | |
| JP2003264480A (ja) | 有線スペクトル拡散通信装置、その通信方法および有線スペクトル拡散通信システム | |
| JPS59105712A (ja) | デイジタルフイルタ | |
| JP3320234B2 (ja) | スペクトラム拡散受信装置 | |
| JP2920792B2 (ja) | 直接拡散変調方法および直接拡散変調器 | |
| USRE40716E1 (en) | CDMA receiver with parallel interference suppression and optimized synchronization | |
| KR19980045009A (ko) | 아날로그 상관기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020430 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |