JP3305339B2 - マルチスキャンディスプレイ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力映像信号の水平偏
向周波数及び垂直偏向周波数が異なる場合でも、それに
応じて該映像信号を正しく表示することのできる、いわ
ゆるマルチスキャンディスプレイに係り、特に、入力映
像信号のブランキング期間や映像表示期間などの表示タ
イミングが異なる信号に対しても自動的に対応して、最
適な映像表示を提供し得るマルチスキャンディスプレイ
に関するものである。

【０００２】

【従来の技術】現在、コンピュータ端末等のディスプレ
イでは、画面上における映像の表示位置や表示サイズ、
及び入力される映像信号の偏向周波数が多種多様となっ
ている。このため、１台のディスプレイであらゆる映像
信号（ビデオ信号）に対応可能な、汎用性の高いマルチ
スキャンディスプレイが使用されるようになってきた。

【０００３】この種のディスプレイでは、マイクロコン
ピュータやメモリＬＳＩなどを用いて各種映像信号毎に
最適な映像表示を提供しようとするものがある。このよ
うな従来技術としては、例えば、実開昭６４−４４９１
号公報に記載のものを掲げることができる。

【０００４】この既提案例では、マイクロコンピュータ
を用いて、予め映像信号毎の映像の表示位置及び表示サ
イズの情報を記憶しているメモリを制御し、入力映像信
号に応じて、最適な映像の表示位置及び表示サイズの情
報をそのメモリより読み出し、この読み出された情報に
基づきマルチスキャンディスプレイの偏向回路を制御す
るようになっている。ここで、映像信号が何であるかの
判断は入力同期信号の周期を検出することにより行われ
ている。従って、予めマルチスキャンディスプレイに入
力される映像信号が既知のものであれば最適な映像表示
を提供することができる。

【０００５】また、マルチスキャンディスプレイに入力
される映像信号が既知のものでない場合にも、対応して
最適な映像表示を提供しようとするものがある。この従
来技術としては、特開平１−３２１４７５号公報に記載
のものを掲げることができる。

【０００６】この既提案例では、既知の映像信号に対し
ては上記従来技術と同様の動作を行い、それ以外の映像
信号に対してはマルチスキャンディスプレイ外部から映
像の表示位置及び表示サイズ等を調整するための指示信
号を手動入力し、この入力情報に基づきマイクロコンピ
ュータが偏向回路の制御信号を生成する。この際、この
制御信号は、映像の表示位置及び表示サイズの新たな情
報として上記メモリに登録可能であり、次回からは当該
映像信号が入力されると、既知の信号として取り扱うこ
とができる。

【０００７】

【発明が解決しようとする課題】上記従来技術は、既知
の映像信号に対する映像の表示位置及び表示サイズの情
報を工場出荷時に上記メモリに記憶する工程が必要であ
る。この際、記憶される情報は対応する映像信号によっ
て異なるのはもちろんのこと、同一映像信号であって
も、マルチスキャンディスプレイ毎のばらつきにより、
記憶すべき情報も多少違うものとなる場合がある。この
ため、各種映像信号毎に最適な映像表示を与えるための
表示位置及び表示サイズの情報は、各マルチスキャンデ
ィスプレイ毎に設定してメモリに記憶する必要がある。
従って、メモリに上記情報を書き込むための調整装置及
び調整時間が必要となる。

【０００８】更に、従来技術では、入力同期信号周波数
または周期の違いによって入力映像信号の判断を行うた
め、同期信号周波数が同じでも映像の表示タイミング
（例えば、ブランキング期間，映像表示期間あるいはフ
ロントポーチ期間）が異なる別の映像信号が入力された
場合には、最適な映像表示が得られないという問題点が
あった。

【０００９】また、未知の映像信号がマルチスキャンデ
ィスプレイに入力された場合には、マルチスキャンディ
スプレイの使用者が最適な映像表示を得るために手動調
整を行う必要があり、使い勝手の面で煩わしさがあっ
た。

【００１０】本発明の目的は、各種映像信号に対する映
像の表示位置及び表示サイズの情報をメモリに書き込む
ための調整装置や調整時間が不要であり、また、同期信
号周波数が同じだが映像の表示タイミングの異なる映像
信号が入力された場合でも、最適な映像表示を得ること
ができ、さらには、未知の映像信号が入力された場合で
も、使用者が手動調整を行う必要のないマルチスキャン
ディスプレイを提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に本発明では、複数種類の入力映像信号及び同期信号に
対応して映像の表示を行うマルチスキャンディスプレイ
において、映像の水平表示位置及び水平表示サイズを自
動調整するための自動調整手段を備えた。

【００１２】前記自動調整手段は、前記入力映像信号及
び同期信号を用いて、映像信号の一水平周期、一水平周
期における映像表示期間及びフロントポーチ期間に関す
る情報を検出する検出手段と、該検出手段からの検出情
報に基づき、一水平周期における映像表示期間の割合を
示す第１の比率情報と、一水平周期におけるフロントポ
ーチ期間の割合を示す第２の比率情報とを求める算出手
段と、該算出手段により求められた前記第１の比率情報
に応じて前記水平表示サイズを調整するための第１の制
御情報と、前記算出手段により求められた前記第２の比
率情報に応じて前記水平表示位置を調整するための第２
の制御情報とを演算する演算手段と、を有する。

【００１３】前記自動調整手段は、更に、前記第１及び
第２の制御情報を記憶するメモリを有する。

【００１４】また、上記目的を達成するために本発明で
は、前記メモリに記憶された前記第１及び第２の制御情
報が、電源の立ち上げ時に読み出されるようにする。

【００１５】また、上記目的を達成するために本発明で
は、前記メモリは、更に、前記検出手段により検出され
た映像表示期間及びフロントポーチ期間に関する情報も
記憶するようにする。

【００１６】また、前記算出手段と前記演算手段が、前
記自動調整手段としてのＣＰＵに内臓されるようにす
る。

【００１７】また、上記目的を達成するために本発明で
は、前記自動調整手段は、更に、前記第１及び第２の制
御情報に基づいてブランキング期間の開始位置及び終了
位置に関する情報を演算するブランキング期間演算手段
と、該ブランキング期間演算手段により演算されたブラ
ンキング期間の開始位置及び終了位置に関する情報を用
いて、当該映像信号に対応したブランキング信号を作成
するブランキング信号作成手段とを有するようにする。

【００１８】また、上記目的を達成するために本発明で
は、前記自動調整手段は、更に、前記入力映像信号及び
同期信号を用いて、映像信号の一垂直周期、一垂直周期
における映像表示期間及びフロントポーチ期間に関する
情報を検出する検出手段と、該検出手段からの検出情報
に基づき、垂直表示サイズを調整するための第３の制御
情報と垂直表示位置を調整するための第４の制御情報と
を演算する第２の演算手段と、を有するようにする。

【００１９】

【作用】本発明によれば、マルチスキャンディスプレイ
に入力される映像信号の表示タイミングに適合する表示
サイズ及び表示位置の制御を自動的に行えるため、マル
チスキャンディスプレイ１台毎に行う表示位置及び表示
サイズの情報（初期設定データ）のメモリ書き込みのた
めの調整装置や調整時間が不要であり、工場設定工程を
省くことが可能であり、生産性の向上が図れる。また、
同期信号周波数が同じだが映像の表示タイミングの異な
る映像信号が入力された場合でも、最適な映像表示を得
ることができる。また、未知の映像信号が入力された場
合でも、自動調整可能であるため、使用者による手動調
整等の煩わしさもなくなり使い勝手の一層の向上が望め
る。

【００２０】

【実施例】以下、本発明の実施例について図を用いて説
明する。図１は本発明の第１の実施例を示すブロック図
である。図１において、１０１はコンパレータ、１０２
は基準電圧源、１０３はカウンタ回路、１０４は微分回
路、１０５及び１０９は論理積回路（以下、ＡＮＤ）、
１０６、１０７及び１０８はラッチ回路、１１０及び１
１１は比較回路、１１２はインバータ、１１３はクロッ
ク発生回路、１１４は演算制御回路（以下、ＣＰＵ）、
１１５はメモリ、１１６は２出力のディジタルアナログ
変換回路（以下、ＤＡＣ）、である。

【００２１】以下に、本実施例の動作について図２を用
いて説明する。図２は図１における要部信号の波形を示
す波形図である。図２において、信号ａ〜ｈは図１のａ
〜ｈの符号と対応している。コンパレータ１０１の非反
転信号入力端子にはマルチスキャンディスプレイに入力
される図２の映像信号ａが分配される。コンパレータ１
０１のもう一方の反転信号入力端子には基準電圧源１０
２の基準電圧が入力され、コンパレータ１０１は映像信
号ａとの比較を行う。この様にして、コンパレータ１０
１は映像表示期間ｙを示す図２の検出信号ｂを発生す
る。

【００２２】一方、カウンタ回路１０３はクロック発生
回路１１３の出力する第１のクロックｉを計数する。ま
た、微分回路１０４はマルチスキャンディスプレイに入
力される図２の水平同期信号ｈの立ち下がりもしくは立
ち上がりエッジを検出し、クロックｉの１クロック幅を
持つ図２の信号ｇを作成する。信号ｇは上記カウンタ回
路１０３のリセット信号として働き、従って、カウンタ
回路１０３は一水平周期の計数動作を行う。

【００２３】ラッチ回路１０６，比較回路１１０及びＡ
ＮＤ１０５からなる部分では、映像信号ａにおける映像
表示期間ｙの開始位置でのカウンタ回路１０３の計数値
をラッチ回路１０６に保持するように働く。

【００２４】即ち、比較回路１１０は、このラッチ回路
１０６の出力を第１の入力値Ａとし、カウンタ回路１０
３の計数値を第２の入力値Ｂとして、比較動作を行い、
第１の入力値Ａが第２の入力値Ｂよりも大なるときに出
力信号ｃはハイレベルとなる。尚、初期状態ではラッチ
回路１０６の出力は最大値（ハイレベル）となっている
ため、出力信号ｃもハイレベルとなる。

【００２５】従って、コンパレータ１０１からの検出信
号ｂが立ち上がると、ＡＮＤ１０５から図２の信号ｄが
出力され、ラッチ回路１０６のラッチクロックとして動
作する。この結果、ラッチ回路１０６は、検出信号ｂの
立ち上がり時点、つまり水平同期信号ｈの立ち下がりか
ら時間ｔ１の時点でのカウンタ回路１０３の計数値を保
持する。よって、比較回路１１０の第１の入力値Ａが第
２の入力値Ｂ以下となるため、比較回路１１０の出力信
号ｃはローレベルとなり、ＡＮＤ１０５によりラッチ回
路１０６のラッチクロックｄをゲートする。

【００２６】次に、カウンタ回路１０３のリセット信号
ｇが入力されると、計数値がリセットされるため、比較
回路１１０の第１の入力値Ａが第２の入力値Ｂよりも大
となり、比較回路１１０の出力信号ｃは再びハイレベル
となる。カウンタ回路１０３のリセット信号ｇの入力
後、時間ｔ１まで計数する間に、コンパレータ１０１か
らの検出信号ｂが再び立ち上がると、ＡＮＤ１０５から
ラッチクロックｄが出力され、新たな計数値がラッチ回
路１０６に保持される。この様にして、ラッチ回路１０
６には、映像信号ａにおける映像表示期間ｙの開始位置
（即ち、映像信号ａにおける水平方向の最初の立ち上が
り位置）のうち、或る一定期間における最も早い開始位
置を示す情報が保持されることとなる。

【００２７】また、ラッチ回路１０７，比較回路１１
１，ＡＮＤ１０９及びインバータ１１２で構成される部
分では、映像信号ａにおける映像表示期間ｙの終了位置
を示す情報を保持する。

【００２８】この動作は、上述の逆であり、即ち、比較
回路１１１は、カウンタ回路１０３の計数値を第１の入
力値Ａとし、ラッチ回路１０７の出力を第２の入力値Ｂ
として、比較動作を行い、比較回路１１０と同様に第１
の入力値Ａが第２の入力値Ｂよりも大なるときに図２の
出力信号ｅはハイレベルとなる。尚、初期状態ではラッ
チ回路１０７の出力は最小値（ローレベル）となってい
るため、出力信号ｅもハイレベルとなる。

【００２９】また、コンパレータ１０１からの検出信号
ｂはインバータ１１２で極性が反転されてＡＮＤ１０９
に入力されている。従って、コンパレータ１０１からの
検出信号ｂが立ち下がると、ＡＮＤ１０９から図２の信
号ｆが出力され、ラッチ回路１０７のラッチクロックと
して動作する。

【００３０】この結果、ラッチ回路１０７には、検出信
号ｂの立ち下がり時点、つまり水平同期信号ｈの立ち下
がりから時間ｔ２の時点でのカウンタ回路１０３の計数
値が保持される。計数値が保持されると、比較回路１１
１の第１の入力値Ａが第２の入力値Ｂ以下となるため、
比較回路１１１の出力信号ｅはローレベルとなり、ラッ
チクロックｆはパルス状となる。

【００３１】次に、カウンタ回路１０３のリセット信号
ｇが入力されると、時間ｔ２まではラッチ回路１０７に
保持される値よりも計数値が小さいため、比較回路１１
１の出力信号ｅはローレベルとなり、時間ｔ２を過ぎる
と計数値よりも大となるのでハイレベルとなる。この時
間ｔ２以降にコンパレータ１０１からの検出信号ｂが再
び立ち下がると、その時点での計数値をラッチ回路１０
７は保持する。この様にして、ラッチ回路１０７には、
映像信号ａにおける映像表示期間ｙの終了位置（即ち、
映像信号ａにおける水平方向の最後の立ち下がり位置）
のうち、或る一定期間における最も遅い終了位置を示す
情報が保持されることとなる。ラッチ回路１０８は水平
同期信号ｈをラッチクロックとして、一水平周期にわた
る計数値を保持し、水平周期情報を出力する。

【００３２】次に、ＣＰＵ１１４が、以上の様にして得
られた映像信号ａに関する各情報を入力し、それらの情
報をもとに一水平周期における映像表示期間ｙの割合や
フロントポーチ期間ｘの割合を算出する。その後、一水
平周期における映像表示期間ｙの割合から水平表示サイ
ズの制御情報を、一水平周期におけるフロントポーチ期
間ｘの割合から水平表示位置の制御情報を、それぞれ演
算により作成する。尚、ＣＰＵ１１４の動作クロック信
号ｊはクロック発生回路１１３で作成されたものであ
り、クロック信号ｉをＮ（ここで、Ｎは自然数）分周し
たものである。

【００３３】次に、ＣＰＵ１１４にて作成された水平表
示サイズ及び水平表示位置の制御情報はＤＡＣ１１６に
出力されて、水平表示サイズ及び水平表示位置の制御電
圧としてマルチスキャンディスプレイの水平偏向回路
（図示せず）に送られ、画面上における映像の表示サイ
ズ及び表示位置を制御する。尚、図１では、ＤＡＣ１１
６は多出力タイプのもので示してあるが、もちろん単出
力タイプのものを複数個使用することも可能である。ま
た、ＤＡＣ１１６の制御はＣＰＵ１１４によって行われ
る。

【００３４】さらに、ＣＰＵ１１４にて作成された水平
表示サイズ及び水平表示位置の制御情報は書き込み可能
な読み出し専用メモリ（不揮発性メモリ）１１５にも書
き込まれる。このメモリの制御もＣＰＵ１１４によって
行われる。

【００３５】以上により、マルチスキャンディスプレイ
に入力される各種映像信号の表示タイミングに適した映
像の表示サイズ及び表示位置での表示可能であり、しか
も、使用者がマルチスキャンディスプレイに手を触れず
に自動的に調整が行われる。

【００３６】次に、図３は図１におけるＣＰＵ１１４の
動作の流れを示すフローチャートをである。以下に図３
の説明を行う。ステップ１では、先ず、マルチスキャン
ディスプレイ本体の電源が投入されると、図１のＣＰＵ
１１４が初期化され、図示せざるＣＰＵ１１４内の読み
だし専用メモリに格納されプログラムが順次実行され
る。ステップ２では、図１のラッチ回路１０６，１０７
に保持される映像表示期間ｙの開始位置及び終了位置の
情報が確定する所定時間まで、次の処理を待つ。ここ
で、確定条件としては所定間隔で該情報を取り込み、取
り込んだ値が前回と同一の場合に確定とみなす。さらに
は、予め定めた所定の時間を越えた場合にはそこで情報
が確定したとみなす。

【００３７】次に、ステップ３では、ＣＰＵ１１４が情
報が確定したと判断した後、映像表示期間ｙの開始位置
及び終了位置の情報と水平周期情報を取り込む。ステッ
プ４では、該情報より一水平周期における映像表示期間
ｙの割合やフロントポーチ期間ｘの割合を算出する。

【００３８】ステップ５では、一水平周期における映像
表示期間ｙの割合から水平表示サイズの制御情報を、一
水平周期におけるフロントポーチ期間ｘの割合から水平
表示位置の制御情報を、それぞれ演算により作成する。
この演算方法としては、例えば、映像表示期間ｙの割合
が９０パーセントの時を最大水平表示サイズの制御情報
とし、６０パーセントの時を最小水平表示サイズの制御
情報とし、９０パーセントから６０パーセントまでの間
はその比例配分に応じた水平表示サイズの制御情報とす
るような演算を行う。同様に、フロントポーチ期間ｘの
割合が１０パーセントの時を最小水平表示位置の制御情
報とし、４０パーセントの時を最大水平表示位置の制御
情報とし、１０パーセントから４０パーセントまでの間
はその比例配分に応じた水平表示位置の制御情報とする
ような演算を行う。

【００３９】ステップ６では、ステップ５で求めた各制
御情報を図１のＤＡＣ１１６へ出力し、水平表示サイズ
及び水平表示位置の制御電圧に変換する。ステップ７で
は、ステップ５で求めた各制御情報を図１の書き込み可
能な読み出し専用メモリ１１５に書き込む。次に、ステ
ップ８では、映像信号ａの水平周期情報を監視し、変化
の有無を検出する。変化がない場合にはステップ８を繰
り返し、変化があると判断された場合にはステップ２に
戻る。以上の処理により水平表示サイズ及び水平表示位
置の自動調整が行える。

【００４０】図４は図１におけるＣＰＵ１１４の別の動
作の流れを示すフローチャートである。図４において、
ステップ１からステップ４までは前記図３の同一処理番
号の処理と同様である。ステップ１１では、読み出し専
用メモリ１１５に記憶されている情報の中から、ラッチ
回路１０８より出力された水平周期情報と、ステップ４
で算出した一水平周期における映像表示期間ｙ及びフロ
ントポーチ期間ｘの割合を示す情報と、に対応する水平
表示サイズ及び水平表示位置の制御情報が存在するかど
うかの検索を行う。ここで、対応する制御情報が存在す
る場合にはステップ１２でその対応する制御情報を読み
出し、次のステップ１４でＤＡＣ１１６に出力する。

【００４１】そして、ステップ１６へ進み、ラッチ回路
１０８より出力される水平周期情報を監視し、その変化
の有無を検出する。ここで、変化がなければ、ステップ
１６を繰り返し、変化があれば、ステップ２へ戻る。

【００４２】一方、ステップ１１で対応する制御情報が
存在しない場合には、ステップ１３において、ステップ
４で算出した一水平周期における映像表示期間ｙ及びフ
ロントポーチ期間ｘの割合を示す情報をもとに、水平表
示サイズ及び水平表示位置の制御情報を演算により作成
し、ステップ１４へ進む。

【００４３】次に、ステップ１５において、ステップ１
３で作成した水平表示サイズ及び水平表示位置の制御情
報を、ラッチ回路１０８より出力された水平周期情報
と、ステップ４で算出した一水平周期における映像表示
期間ｙ及びフロントポーチ期間ｘの割合を示す情報と、
共に、読み出し専用メモリ１１５へ書き込み、ステップ
１６へ進む。

【００４４】この処理により、次回、マルチスキャンデ
ィスプレイの電源が立ち上がった時には、ラッチ回路１
０８より出力された水平周期情報と、算出した一水平周
期における映像表示期間ｙ及びフロントポーチ期間ｘの
割合を示す情報と、に基づいて、すぐさま、それに対応
する水平表示サイズ及び水平表示位置の制御情報が読み
出し専用メモリ１１５から読み出される。従って、制御
情報の作成による演算時間を省略できる。

【００４５】図５は本発明の第２の実施例を示すブロッ
ク図である。図５において、図１と同一機能を有するも
のには同一の番号を付した。本実施例における動作は、
図１の実施例とほぼ同様であるが、以下の点でことな
る。即ち、本実施例では、図５に示すように、映像信号
の一垂直周期における映像表示期間及びフロントポーチ
期間の割合を求めるため、微分回路１０４の入力信号と
して垂直同期信号を、また、微分回路１０４とカウンタ
回路１０３のクロック入力として水平同期信号を、それ
ぞれ入力する。カウンタ回路１０３は一垂直期間の水平
同期信号数を計数する。

【００４６】また、ラッチ回路１０８は、垂直同期信号
をラッチクロックとして、一垂直周期にわたる計数値を
保持し、垂直周期情報を出力する。その他のラッチ回路
１０６及び１０７には図１と同様に、それぞれ映像信号
ａにおける垂直方向の映像表示期間の開始位置及び終了
位置を示す情報が保持される。これら情報をもとに、Ｃ
ＰＵ１１４では、垂直表示サイズ及び垂直表示位置の制
御情報を作成し、ＤＡＣ１１６で制御電圧に変換する。
以上により、垂直方向の調整に関しても自動化が可能で
ある。

【００４７】図６は本発明の第３の実施例を示すブロッ
ク図である。図６において、図１と同一機能を有するも
のには同一の番号を付した。その他、６０１は手動設定
スイッチ、６０２はエンコーダ、６０３は４出力タイプ
のディジタルアナログ変換回路（以下、ＤＡＣ）であ
る。以下、図６の動作について説明する。

【００４８】ＣＰＵ１１４は、図１または図６で述べた
ように、算出した一水平周期または一垂直周期における
映像表示期間やフロントポーチ期間の割合を示す情報を
もとに、映像の表示サイズ及び表示位置の制御情報を演
算により作成する他、表示映像のブライトとコントラス
トの制御情報も演算により併せて作成する。

【００４９】ＣＰＵ１１４にて作成された表示サイズと
表示位置の制御情報及び表示映像のブライトとコントラ
ストの制御情報はＤＡＣ６０３に出力されて、表示サイ
ズもしくは表示位置の制御電圧及びブライトもしくはコ
ントラストの制御電圧としてマルチスキャンディスプレ
イの水平偏向回路（図示せず）等に送られ、画面の表示
サイズもしくは表示位置、及び表示映像のブライトもし
くはコントラストを制御する。

【００５０】また、手動設定スイッチ６０１には、水平
及び垂直の表示サイズと表示位置、更に表示映像のブラ
イト及びコントラストの各調整を選択するための選択ス
イッチと、調整量を設定するためのデータアップ・ダウ
ンスイッチと、設定値を登録するためのデータエントリ
ースイッチ等があり、それらスイッチによって手動調整
を行う。

【００５１】ここで設定された各データは、エンコーダ
６０２によりＣＰＵ１１４に入力し易いように適当に符
号化される。ＣＰＵ１１４はエンコーダ６０２からの符
号化データを受け取り、ＣＰＵ１１４内で作成された制
御情報のうち、設定された制御情報の増減を行う。ま
た、各制御情報は読み出し専用メモリ１１５にも書き込
まれ、次回からの自動調整用情報として使用される。

【００５２】以上述べたように、本実施例では、画面の
表示サイズ及び表示位置の自動調整機能に加えて、表示
映像のブライト及びコントラストの自動調整機能が設け
られ、更に、手動調整機能により好みのサイズ，位置，
ブライトまたはコントラストで映像表示ができるため、
使い勝手の向上が図れる。

【００５３】次に、図７は本発明の第４の実施例を示す
ブロック図である。以下、本実施例について説明する。
図７において、図１及び図６と同一機能を有するものに
は同一の番号を付した。その他、７０１はマルチスキャ
ンディスプレイの表示管前面に取り付られるパネル、７
０２，７０３，７０４及び７０５は受光素子、７０６は
インターフェイス回路、７０７及び７０９はカウンタ回
路、７０８及び７１０はラッチ回路である。図７の動作
は以下の通りである。

【００５４】パネル７０１は表示管面上に取り付けられ
る着脱自在な透明パネルであり、その上下左右にはフォ
トトランジスタなどの受光素子７０２，７０３，７０４
及び７０５が取り付けられている。受光素子７０２，７
０３，７０４及び７０５の取り付け位置は表示管面上で
映像が最適な表示サイズ及び表示位置となる外周上に配
置される。

【００５５】また、各受光素子７０２，７０３，７０４
及び７０５はパネル７０１の取り付け位置での表示管の
発光を検出し、電気信号に変換する。各受光素子７０
２，７０３，７０４及び７０５は透明電極で接続されて
おり、変換された電気信号はインターフェイス回路７０
６に入力されて、ＣＰＵ１１４の入力レベルに合った映
像検出信号に符号化される。

【００５６】ＣＰＵ１１４では、映像検出信号により表
示管面上のどの部分が光っているかを判断し、その判断
をもとに水平若しくは垂直の表示サイズ及び表示位置の
制御情報を、それぞれ演算により作成し、ＤＡＣ６０３
に出力する。ここで、ＣＰＵ１１４の演算方法について
は後ほど詳述する。

【００５７】ＤＡＣ６０３からの各制御電圧によりマル
チスキャンディスプレイの画面に映し出される映像の表
示サイズ及び表示位置が適切なものとなると、ＣＰＵ１
１４はカウンタ回路７０７とラッチ回路７０８で得られ
る水平周期情報と、カウンタ回路７０９とラッチ回路７
１０で得られる垂直周期情報を取り込み、現在調整を行
っている映像信号の情報として、上記した表示サイズ及
び表示位置の制御情報と共に書き込み可能な読み出し専
用メモリ１１５に書き込む。

【００５８】この様にして、書き込まれた制御情報は次
回マルチスキャンディスプレイの電源が投入されたとき
に、マルチスキャンディスプレイ本体に入力される同期
信号の周期が読み出し専用メモリ１１５に書き込まれた
ものと一致する場合に読み出され、上記の初期調整のた
めの演算を不要とする。

【００５９】次に、ＣＰＵ１１４での制御情報を作成す
るための演算方法について述べる。図８は図７における
ＣＰＵ１１４の動作の流れを示すフローチャートであ
る。図８に示すように、先ず、ステップ７１では、マル
チスキャンディスプレイの電源が投入されると、表示サ
イズ及び表示位置の制御情報の初期値が読み出し専用メ
モリ１１５、もしくはＣＰＵ１１４内蔵のメモリから読
み出されて、ＤＡＣ６０３へ出力される。ここで、表示
サイズの初期値としては最大値が、表示位置の初期値と
してはセンター値が読み出される。

【００６０】次に、ステップ７２では、マルチスキャン
ディスプレイに入力される映像信号の周期情報を取り込
む。ステップ７３では、読み出し専用メモリ１１５に記
憶されている情報の中から、ステップ７２で取り込んだ
周期情報に対応する表示サイズ及び表示位置の制御情報
が存在するかどうかを検索する。ここで、対応する制御
情報が存在する場合はステップ８５へ進み、存在しない
場合はステップ７４へ進む。

【００６１】ステップ７４へ進んだ場合、先ず、受光素
子７０３及び７０５がマルチスキャンディスプレイの表
示画面上の所定位置において所定輝度を検出しているか
どうかを判断する。検出している場合にはステップ７５
へ、検出していない場合にはステップ７９へ進む。ステ
ップ７５では、どの受光素子が所定輝度を検出している
かの判断を行う。受光素子７０３及び７０５の両方とも
に検出している場合にはステップ７６に、受光素子７０
５のみ検出している場合にはステップ７７へ、受光素子
７０３のみ検出している場合にはステップ７８へそれぞ
れ進む。

【００６２】ステップ７６では、現在表示を行っている
水平表示サイズの情報から１を引く動作を行い、表示サ
イズを小さくする。ステップ７７では、現在表示を行っ
ている水平表示位置の情報から１を引く動作を行い、表
示位置を左へずらす。ステップ７８では、ステップ７７
とは逆に水平表示位置の情報に１を足す動作を行い、表
示位置を右へずらす。以上、ステップ７６，７７あるい
は７８の各処理が終了すると、新たな制御情報をＤＡＣ
６０３へ出力し、ステップ７４へ戻る。

【００６３】ステップ７４からステップ７９へ進んだ場
合、受光素子７０２及び７０４が所定輝度を検出してい
るかどうかの判断をする。検出している場合はステップ
８０へ、検出していない場合はステップ８４へ進む。ス
テップ８０は、ステップ７５の処理と同様に、どの受光
素子が所定輝度を検出しているかの判断をする。両方の
受光素子ともに検出していると判断するとステップ８１
へ、受光素子７０２のみの場合はステップ８２へ、受光
素子７０４のみの場合はステップ８３へ進む。

【００６４】ステップ８１では、現在の垂直表示サイズ
の情報から１を引き、表示サイズを小さくする。ステッ
プ８２では、垂直表示位置の情報から１を引き、表示位
置を下へさげる。ステップ８３では、垂直表示位置の情
報に１を足し、表示位置を上へあげる。ステップ８１，
８２あるいは８３の処理が終了すると、新たな制御情報
をＤＡＣ６０３へ出力し、ステップ７９へ戻る。

【００６５】ステップ７９で輝度の検出が無いと判断す
るとステップ８４へ進む。ステップ８４では、上記各処
理後の制御情報をステップ７２で取り込んだ周期情報と
共に読み出し専用メモリ１１５へ書き込む。書き込みが
終了すると、ステップ８５へ進む。ステップ８５では、
制御情報をＤＡＣ６０３へ出力して、表示サイズと表示
位置の調整を終了する。以上の処理により、画面上にお
ける映像の表示は受光素子７０２から７０５で囲まれた
表示サイズ及び表示位置に最適化できる。

【００６６】次に、図９は本発明の第５の実施例を示す
ブロック図である。図９において、図１，図６または図
７と同一機能を有するものには同一の番号を付した。そ
の他、９０１は水平同期信号の極性検出回路、９０２は
垂直同期信号の極性検出回路である。本実施例は、図７
の実施例において、同期信号の極性検出機能と表示サイ
ズ及び表示位置等の調整を手動でも行える手動調整機能
を付加したものである。

【００６７】水平同期極性検出回路９０１及び垂直同期
極性検出回路９０２は、水平，垂直同期信号の極性をそ
れぞれ判別して、例えば、正極性同期信号ならばハイレ
ベルを、負極性同期信号ならばローレベルを出力する。
これら極性検出信号はＣＰＵ１１４に入力され、ラッチ
回路７０８及び７１０で得られる周期情報と共に、映像
信号情報として用いられる。

【００６８】これにより、同一映像信号入力時の表示サ
イズ及び表示位置の制御情報の読み出しがより確実とな
る。また、使用者による自由な表示サイズや表示位置の
設定が行えるため、一層使い勝手の向上が図れる。

【００６９】ところで、従来においては、マルチスキャ
ンディスプレイに用いられるブランキング信号は、入力
される映像信号に関わらず一定であって、回路定数によ
って一義的に決まっていたため、例えば、入力される映
像信号によっては画面上で帰線が見えてしまうなどの問
題があった。そこで、これを解決する実施例として、以
下のような実施例が考えられる。

【００７０】図１０は本発明の第６の実施例を示すブロ
ック図である。図１０において、図１と同一機能を有す
るものには同一の番号を付した。その他、１はデコー
ダ、２及び３はラッチ回路、４及び５は一致検出回路、
６はセットリセットフリップフロップ回路（以下、ＦＦ
回路）、ＡＣＢＵＳはＣＰＵ１１４から出力されるアド
レス／コントロールバス、ＤＢＵＳはデータバスであ
る。以下に、図１０の動作について説明する。

【００７１】図１０において、ＣＰＵ１１４は、作成し
た表示サイズ及び表示位置の制御情報をもとに、マルチ
スキャンディスプレイに入力される映像信号ａのブラン
キング期間の開始位置及び終了位置の情報を演算により
作成する。ブランキング期間の開始位置の情報はＤＢＵ
Ｓを経て、ラッチ回路２へ入力される。この際、ＡＣＢ
ＵＳには、この位置の情報に対応するアドレス信号と一
般的にＣＰＵから出力されるものと同様な制御信号が、
ＣＰＵ１１４から出力される。デコーダ回路１は、上記
アドレス信号を識別してラッチ回路２にラッチクロック
を出す。この様にして、ラッチ回路２にはブランキング
期間の開始位置の情報が保持される。

【００７２】まったく同様にして、ＤＢＵＳにブランキ
ング期間の終了位置の情報が出力されると、ＡＣＢＵＳ
には、この情報に対応するアドレス信号が出力され、デ
コーダ回路１は、このアドレス信号を識別してラッチ回
路３にラッチクロックを出す。そして、ラッチ回路３に
は、ブランキング期間の終了位置の情報が保持される。

【００７３】ラッチ回路２及び３の出力はそれぞれ一致
検出回路４及び５に入力され、カウンタ回路１０３の計
数値と比較される。この時、一致検出回路４の両入力が
一致すると、一致検出回路４はＦＦ回路６のセット入力
端子にパルスを出力する。そうすると、ＦＦ回路６はブ
ランキング信号の出力を開始する。

【００７４】次に、一致検出回路５の両入力が一致する
と、一致検出回路５はＦＦ回路６のリセット入力端子に
パルスを出力し、ＦＦ回路６のブランキング信号の出力
を終了させる。以上のようにして、ＦＦ回路６からは常
に、入力される映像信号ａに対応したブランキング信号
が得られる。尚、上記説明は図１の実施例に適用した場
合であるが、同様にして図５，図６，図７及び図９の各
実施例にも適用可能である。

【００７５】図１１は本発明の第７の実施例を示すブロ
ック図である。本実施例は、図１０の実施例と同様の効
果を得ることが可能な実施例である。図１１において、
図１または図６と同一機能を有するものには同一の番号
を付した。その他、１１及び１２は抵抗、１３及び１４
は容量、１５及び１６はトランジスタ、１７及び１８は
モノマルチバイブレータ回路（以下、ＭＭ回路）であ
る。以下、図１１の動作について説明する。

【００７６】図１１において、ＣＰＵ１１４は、作成し
た表示サイズ及び表示位置の制御情報をもとに、映像信
号ａのブランキング期間の開始位置の情報とブランキン
グ期間の情報を演算により作成する。そして、作成され
た各情報をＤＡＣ６０３でブランキング期間の開始位置
の制御電圧、ブランキング期間の制御電圧にそれぞれ変
換する。

【００７７】ブランキング期間の開始位置の制御電圧は
トランジスタ１５のベース電極に入力され、抵抗１１，
トランジスタ１５及び容量１３から構成されるＭＭ回路
１７の時定数設定部分を制御する。ＭＭ回路１７は、設
定された時定数により、入力水平同期信号の立ち下がり
もしくは立ち上がりから所定期間遅延して、映像信号ａ
のブランキング期間の開始位置に対応するパルスを出力
する。

【００７８】また、ブランキング期間の制御電圧はトラ
ンジスタ１６のベース電極に入力され、抵抗１２，トラ
ンジスタ１６及び容量１４で構成されるＭＭ回路１８の
時定数設定部分を制御する。ＭＭ回路１８は、設定され
た時定数に従い、ＭＭ回路１７の出力パルスに対して、
所定期間の幅を設定し、ブランキング信号を出力する。
以上のようにして、ＭＭ回路１８からは、入力される映
像信号ａに対応したブランキング信号が得られる。尚、
本実施例のブランキング信号作成部分は図５，図６，図
７及び図９の各実施例に対しても有効であり、また同様
の効果も得られる。

【００７９】

【発明の効果】本発明によれば、マルチスキャンディス
プレイに入力される映像信号の表示タイミングに適合す
る表示サイズ及び表示位置の制御を自動的に行えるた
め、マルチスキャンディスプレイ１台毎に行う表示位置
及び表示サイズの情報（初期設定データ）のメモリ書き
込みのための調整装置や調整時間が不要であり、工場設
定工程を省くことが可能であり、生産性の向上が図れ
る。また、同期信号周波数が同じだが映像の表示タイミ
ングの異なる映像信号が入力された場合でも、最適な映
像表示を得ることができる。また、未知の映像信号が入
力された場合でも、自動調整可能であるため、使用者に
よる手動調整等の煩わしさもなくなり使い勝手の一層の
向上が望める。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１における要部信号の波形を示す波形図であ
る。

【図３】図１におけるＣＰＵの動作の流れを示すフロー
チャートである。

【図４】図１におけるＣＰＵの別の動作の流れを示すフ
ローチャートである。

【図５】本発明の第２の実施例を示すブロック図であ
る。

【図６】本発明の第３の実施例を示すブロック図であ
る。

【図７】本発明の第４の実施例を示すブロック図であ
る。

【図８】図７におけるＣＰＵの動作の流れを示すフロー
チャートである。

【図９】本発明の第５の実施例を示すブロック図であ
る。

【図１０】本発明の第６の実施例を示すブロック図であ
る。

【図１１】本発明の第７の実施例を示すブロック図であ
る。

【符号の説明】

１０１…コンパレータ、１０３…カウンタ回路、１０
６，１０７，１０８…ラッチ回路、１１４…演算制御回
路、１１５…メモリ、１１６，６０３…ディジタルアナ
ログ変換回路、６０１…手動設定スイッチ、６０２…エ
ンコーダ、７０２，７０３，７０４，７０５…受光素
子。 発明の名称 マルチスキャンディスプレイ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 純 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 昭63−247792（ＪＰ，Ａ) 特開 平１−321475（ＪＰ，Ａ) 特開 昭63−97994（ＪＰ，Ａ) 特開 平２−170194（ＪＰ，Ａ) 特開 平３−182791（ＪＰ，Ａ) 特開 平４−124700（ＪＰ，Ａ) 特開 平５−27698（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/00 G09G 1/16 H04N 3/27

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 複数種類の入力映像信号及び同期信号に
   対応して映像の表示を行うマルチスキャンディスプレイ
   において、 映像の水平表示位置及び水平表示サイズを自動調整する
   ための自動調整手段を備え、該自動調整手段は、前記入
   力映像信号及び同期信号を用いて、映像信号の一水平周
   期、一水平周期における映像表示期間及びフロントポー
   チ期間に関する情報を検出する検出手段と、該検出手段
   からの検出情報に基づき、一水平周期における映像表示
   期間の割合を示す第１の比率情報と、一水平周期におけ
   るフロントポーチ期間の割合を示す第２の比率情報とを
   求める算出手段と、該算出手段により求められた前記第
   １の比率情報に応じて前記水平表示サイズを調整するた
   めの第１の制御情報と、前記算出手段により求められた
   前記第２の比率情報に応じて前記水平表示位置を調整す
   るための第２の制御情報とを演算する演算手段と、を有
   することを特徴とするマルチスキャンディスプレイ。
2. 【請求項２】 前記自動調整手段は、更に、前記第１及
   び第２の制御情報を記憶するメモリを有することを特徴
   とする請求項１に記載のマルチスキャンディスプレイ。
3. 【請求項３】 前記メモリに記憶された前記第１及び第
   ２の制御情報が、電源の立ち上げ時に読み出されること
   を特徴とする請求項２に記載のマルチスキャンディスプ
   レイ。
4. 【請求項４】 前記メモリは、更に、前記検出手段によ
   り検出された映像表示期間及びフロントポーチ期間に関
   する情報も記憶することを特徴とする請求項２に記載の
   マルチスキャンディスプレイ。
5. 【請求項５】 前記算出手段と前記演算手段が、前記自
   動調整手段としてのＣＰＵに内臓されることを特徴とす
   る請求項１に記載のマルチスキャンディスプレイ。
6. 【請求項６】 前記自動調整手段は、更に、前記第１及
   び第２の制御情報に基づいてブランキング期間の開始位
   置及び終了位置に関する情報を演算するブランキング期
   間演算手段と、該ブランキング期間演算手段により演算
   されたブランキング期間の開始位置及び終了位置に関す
   る情報を用いて、当該映像信号に対応 したブランキング
   信号を作成するブランキング信号作成手段とを有するこ
   とを特徴とする請求項１に記載のマルチスキャンディス
   プレイ。
7. 【請求項７】 前記自動調整手段は、更に、前記入力映
   像信号及び同期信号を用いて、映像信号の一垂直周期、
   一垂直周期における映像表示期間及びフロントポーチ期
   間に関する情報を検出する検出手段と、該検出手段から
   の検出情報に基づき、垂直表示サイズを調整するための
   第３の制御情報と垂直表示位置を調整するための第４の
   制御情報とを演算する第２の演算手段と、を有すること
   を特徴とする請求項１に記載のマルチスキャンディスプ
   レイ。