JPH1011035A - コンピュータ、ディスプレイ装置およびコンピュータシステム - Google Patents
コンピュータ、ディスプレイ装置およびコンピュータシステムInfo
- Publication number
- JPH1011035A JPH1011035A JP8161198A JP16119896A JPH1011035A JP H1011035 A JPH1011035 A JP H1011035A JP 8161198 A JP8161198 A JP 8161198A JP 16119896 A JP16119896 A JP 16119896A JP H1011035 A JPH1011035 A JP H1011035A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- display
- display device
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
の内部状態をコンピュータ側から調整することが可能と
なるコンピュータシステムを提供する。 【解決手段】 コンピュータ(2)とディスプレイ装置
(3)とを有するコンピュータシステムにおいて、コン
ピュータは、中央処理装置(4)と、ディスプレイ装置
に水平同期信号、垂直同期信号および映像信号を送出す
るとともに、垂直同期期間内にディスプレイ装置の内部
状態を制御するディスプレイ制御信号を送出する表示制
御手段(5)とを有し、ディスプレイ装置は、当該ディ
スプレイ制御信号に基づき、ディスプレイ装置の内部状
態を制御する内部状態制御手段を有する。
Description
テムに係わり、特に、陰極線管表示装置あるいは液晶表
示装置等のディスプレイ装置の内部状態を自動的に設定
するようにしたコンピュータシステムに関する。
タシステムにおけるパーソナルコンピュータとディスプ
レイ装置との接続状態を説明するためのブロック図であ
る。
ータ(以下、パソコンと称す。)102は、中央処理装
置(CPU)104と、ケーブルを介してディスプレイ
装置103と接続される表示制御回路105とを有す
る。
プレイ装置103との接続状態を説明するための図であ
るため、従来のパソーソナルコンピュータシステムに備
えられるキーボード、マウス、プリンタ等の入出力装
置、および、パソコン102に備えられる主記憶装置等
は省略している。
コントローラ107、表示メモリ108およびディジタ
ル・アナログ変換(以下、D/A変換と称す)回路11
0を有し、前記グラフィックコントローラ107および
表示メモリ108は、内部バス111を介して中央処理
装置110と接続される。
配線基板(グラフィックボード)から構成される。
同期信号、垂直同期信号を出力するとともに、そのタイ
ミングに合わせて、表示メモリ108から表示データを
読み込みR・G・B用の各ディジタル映像信号(表示デ
ータ)を生成し、それをD/A変換回路110に送出す
る。
各ディジタル映像信号をR・G・B用の各アナログ映像
信号に変換する。
は、中央処理装置(CPU)104により、R・G・B
用の各ディジタル映像信号の出力タイミングが制御され
ている。
直同期信号およびR・G・B用の各アナログ映像信号
が、ケーブルを介してディスプレイ装置103に送出さ
れ、これにより、ディスプレイ装置103に画像が表示
される。
3としては、陰極線管表示装置、あるいは、例えば、特
開昭62−92995号公報に記載されている液晶表示
装置等が使用される。
いて、ディスプレイ装置103の表示位置、明るさ(輝
度)、あるいは、コントラスト等の調整は、ディスプレ
イ装置103の前面に取り付けられた手動スイッチ11
3で、ユーザーがディスプレイ装置103上の画面を見
ながら調整するようになっている。
11に示すような、手動スイッチ113が、陰極線管表
示装置の前面に取り付けられており、ユーザーがいつで
も陰極線管表示装置の表示位置、明るさ、あるいは、コ
ントラスト等を調整できるようになっている。
位置調整用スイッチ124、水平位置調整用スイッチ1
25、明るさ調整用ボリューム126、コントラスト調
整用ボリューム127およびセーブスイッチ128から
構成される。
は、水平方向の表示位置が微妙にずれた場合には、前記
垂直位置調整用スイッチ124、あるいは、水平位置調
整用スイッチ125を押して、陰極線管表示装置の表示
画面が適切な位置になるように調整する。
調整を行う場合には、明るさ調整用ボリューム126、
あるいは、コントラスト調整用ボリューム127を回動
させて調整を行う。
ッチ128を押して、その設定状態をメモリ112に格
納する。
50RXディスプレイ装置取扱説明書(DC3556)
の4〜5頁に記載されている。
は、専用のソフトウェアを使用してグラフィックコント
ローラ107を制御し、表示制御回路105から出力さ
れるR・G・B用の各映像データの出力タイミングを可
変することにより、ディスプレイ装置103の表示画面
の表示位置を調整する方法が知られている。
ングおよびアナログインタフェース信号に関する規格
は、VESA(Video Electornics Standard Associati
on)仕様書[日本語版]によって規定されている。
グインタフェース信号を使用して、ディスプレイ装置1
03の明るさ、コントラストを調整することはできな
い。
ス信号で接続されるディスプレイ装置103において
は、ユーザーが手動スイッチ113を使用して、ディス
プレイ装置103の設定や表示状態を変更する必要があ
った。
のパーソナルコンピュータシステム等のコンピュータシ
ステムにおいては、陰極線管表示装置あるいは液晶表示
装置等のディスプレイ装置103の内部状態、例えば、
表示画面の表示開始位置、明るさ(輝度)、コントラス
トの調整は、ディスプレイ装置103に取り付けられて
いる手動スイッチ113で、ユーザーが調整することが
前提となっており、調整を自動化する点について考慮さ
れていない。
ュータシステムの起動直後、あるいは、使用環境に変化
によって、表示画面の表示位置等の設定がずれた場合に
は、手動スイッチ113を使用して随時調整しなければ
ならないという問題点があった。
ディスプレイ装置103と接続されるパソコン102の
機種、VGAあるいはXGA等の表示モードによって微
妙にずれるため、ユーザーはその都度、ディスプレイ装
置103の表示画面を見ながら調整する必要があり、煩
わしいという問題点があった。
るためになされたものであり、本発明の目的は、コンピ
ュータにおいて、コンピュータに接続されるディスプレ
イ装置の内部状態をコンピュータ側から調整可能となる
技術を提供することにある。
装置において、接続されるコンピュータからの指示に従
い、その内部状態を自動的に調整することが可能となる
技術を提供することにある。
システムにおいて、コンピュータ側からディスプレイ装
置の内部状態を自動的に調整可能として、使い易さを向
上させることが可能となる技術を提供することにある。
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
に水平同期信号、垂直同期信号および映像信号を送出す
る表示制御手段とを少なくとも有するコンピュータにお
いて、前記表示制御手段が、ディスプレイ装置の内部状
態を制御するディスプレイ制御信号を、垂直同期期間内
にディスプレイ装置に送出することを特徴とする。
示制御手段が、ディスプレイ装置に表示される表示画像
の表示データが格納されている表示メモリと、水平同期
信号および垂直同期信号をディスプレイ装置に送出する
とともに、垂直同期期間以外の期間に前記水平同期信号
および垂直同期信号のタイミングに合わせて前記表示メ
モリから表示データを読み出しディジタル映像信号を生
成するグラフィックコントローラと、垂直同期期間内に
前記中央処理装置から制御データを受け取り、前記水平
同期信号および垂直同期信号のタイミングに合わせてデ
ィジタルディスプレイ制御信号を生成する制御信号生成
回路と、前記グラフィックコントローラから出力される
ディジタル映像信号と前記制御信号生成回路から出力さ
れるディジタルディスプレイ制御信号とが入力され、垂
直同期期間以外の期間に前記ディジタル映像信号を出力
し、また、垂直同期期間内に前記ディジタルディスプレ
イ制御信号を出力するスイッチ回路と、前記スイッチ回
路から出力される前記ディジタル映像信号とディジタル
ディスプレイ制御信号とを、それぞれアナログ映像信号
とアナログディスプレイ制御信号に変換するディジタル
・アナログ変換回路とを有することを特徴とする。
ナログディスプレイ制御信号が、ディスプレイ装置の表
示画像の開始位置、解像度、明るさ、コントラストを設
定する制御データの中の少なくとも1つを含むことを特
徴とする。
ナログディスプレイ制御信号が、所定の信号幅を有し、
その振幅レベルが所定の振幅差を有する2値の振幅レベ
ルの一方あるいは他方の振幅レベルを有するシリアル形
式のアナログ信号であることを特徴とする。
ナログディスプレイ制御信号が、ディスプレイ装置内に
設けられるアナログ・ディジタル変換回路の入力レンジ
を調整する入力レンジ調整用信号を含むことを特徴とす
る。
ナログディスプレイ制御信号が、ディスプレイ装置内で
生成されるクロック信号の位相を調整する位相調整用信
号を含むことを特徴とする。
垂直同期信号および映像信号に基づいて、画像を表示す
るディスプレイ装置において、垂直同期期間内に、外部
から入力されるディスプレイ装置の内部状態を制御する
ディスプレイ制御信号に基づいて、ディスプレイ装置の
内部状態を自動的に設定する内部状態制御手段を有する
ことを特徴とする。
像信号およびディスプレイ制御信号がアナログ映像信号
およびアナログディスプレイ制御信号であり、当該アナ
ログディスプレイ制御信号が、ディスプレイ装置内に設
けられるアナログ・ディジタル変換回路の入力レンジを
調整する入力レンジ調整用信号を含み、前記内部状態制
御手段が、前記アナログ映像信号および入力レンジ調整
用信号をディジタル映像信号およびディジタル入力レン
ジ調整用信号に変換するアナログ・ディジタル変換回路
と、前記アナログ・ディジタル変換回路から出力される
ディジタル入力レンジ調整用信号の信号値が所定の信号
値に一致するように、前記アナログ・ディジタル変換回
路のリファレンス電位を調整する電位調整手段とを有す
ることを特徴とする。
像信号およびディスプレイ制御信号がアナログ映像信号
およびアナログディスプレイ制御信号であり、当該アナ
ログディスプレイ制御信号が、ディスプレイ装置内で生
成されるクロック信号の位相を調整する位相調整用信号
を含み、前記内部状態制御手段が、前記アナログ映像信
号および位相調整用信号をディジタル映像信号およびデ
ィジタル位相調整用信号に変換するアナログ・ディジタ
ル変換回路と、水平同期信号に同期するクロック信号を
生成するPLL回路と、前記PLL回路に入力される水
平同期信号の位相を可変する遅延回路と、前記アナログ
・ディジタル変換回路から出力されるディジタル位相調
整用信号の信号値が所定の信号値と一致するように、前
記遅延回路の遅延時間を可変する遅延時間調整手段とを
有することを特徴とする。
ディスプレイ制御信号がアナログディスプレイ制御信号
であり、当該アナログディスプレイ制御信号が、ディス
プレイ装置の表示画像の開始位置、解像度、明るさ、コ
ントラストを設定する制御データの中の少なくとも1つ
を含み、前記内部状態制御手段が、前記アナログディス
プレイ制御信号から制御データを検出する制御データ検
出手段と、前記制御データ検出手段で検出された制御デ
ータに基づき、ディスプレイ装置の表示画像の開始位
置、解像度、明るさ、コントラストの少なくとも1つを
調整する表示制御手段とを有することを特徴とする。
映像信号およびディスプレイ制御信号がアナログ映像信
号およびアナログディスプレイ制御信号であり、当該ア
ナログディスプレイ制御信号が、ディスプレイ装置の表
示画像の開始位置、解像度、明るさ、コントラストを設
定する制御データの中の少なくとも1つと、ディスプレ
イ装置内に設けられるアナログ・ディジタル変換回路の
入力レンジを調整する入力レンジ調整用信号と、ディス
プレイ装置内で生成されるクロック信号の位相を調整す
る位相調整用信号とを含み、前記内部状態制御手段が、
前記アナログ映像信号をディジタル映像信号に変換する
とともに、前記アナログディスプレイ制御信号に含まれ
る入力レンジ調整用信号および位相調整用信号をディジ
タル入力レンジ調整用信号およびディジタル位相調整用
信号に変換するアナログ・ディジタル変換回路と、前記
アナログディスプレイ制御信号から制御データを検出す
るとともに、前記ディジタル・アナログ変換回路から出
力されるディジタル入力レンジ調整用信号およびディジ
タル位相調整用信号の信号値が所定の信号値と一致する
か否かを判断する制御データ検出回路と、前記制御デー
タ検出回路で検出された制御データ、前記ディジタル・
アナログ変換回路から出力されるディジタル映像信号、
外部から入力される水平同期信号および外部から入力さ
れる垂直同期信号が入力され、前記制御データが表示画
像の開始位置、解像度を指示する制御データを含む場合
に、当該制御データに基づき、タイミングを調整して前
記ディジタル映像信号、前記水平同期信号および前記垂
直同期信号をディスプレイ部に送出し、また、前記制御
データが表示画像の明るさ、コントラストを指示する制
御データを含む場合に、当該制御データをディスプレイ
部に送出する表示制御回路と、前記水平同期信号の位相
を可変する遅延回路と、前記遅延回路で位相が可変され
た前記水平同期信号に同期するクロック信号を生成し、
前記ディジタル・アナログ変換回路、前記制御データ検
出回路および表示制御回路に送出するPLL回路と、前
記ディジタル・アナログ変換回路から出力されるディジ
タル入力レンジ調整用信号の信号値が所定の信号値に一
致しないと前記制御データ検出回路で判断された場合
に、前記ディジタル・アナログ変換回路のリファレンス
電位を調整し、また、前記ディジタル・アナログ変換回
路から出力されるディジタル位相調整用信号の信号値が
所定の信号値に一致しないと前記制御データ検出回路で
判断された場合に、前記遅延回路の遅延時間を可変する
制御手段とを有することを特徴とする。
映像信号およびディスプレイ制御信号がアナログ映像信
号およびアナログディスプレイ制御信号であり、当該ア
ナログディスプレイ制御信号が、ディスプレイ装置の表
示画像の開始位置、解像度、明るさ、コントラストを設
定する制御データの中の少なくとも1つを含み、前記内
部状態制御手段が、前記アナログディスプレイ制御信号
から制御データを検出する制御データ検出回路と、外部
から入力される水平同期信号および垂直同期信号に基づ
いて、ディスプレイ部に送出する水平走査信号および垂
直走査信号を生成する同期信号出力回路と、前記アナロ
グ映像信号からディスプレイ部に送出するビデオ信号を
生成するビデオ信号出力回路と、前記制御データ検出回
路で検出された制御データが入力され、当該制御データ
が表示画像の開始位置、解像度を指示する制御データを
含む場合に、当該制御データに基づき、前記同期信号出
力回路で生成される水平走査信号および垂直走査信号を
制御し、また、前記制御データが表示画像の明るさ、コ
ントラストを指示する制御データを含む場合に、当該制
御データに基づき、前記ビデオ信号出力回路で生成され
るビデオ信号を制御する表示制御回路とを有することを
特徴とする。
段において、前記アナログディスプレイ制御信号に含ま
れるディスプレイ装置の表示画像の開始位置、解像度、
明るさ、コントラストを設定する制御データが、所定の
信号幅を有し、その振幅レベルが所定の振幅差を有する
2値の振幅レベルの一方あるいは他方の振幅レベルを有
するシリアル形式のアナログ信号であることを特徴とす
る。
記制御データ検出手段が、シリアル形式のアナログ信号
と基準電位と比較し、シリアル形式のアナログ信号を
「1」あるいは「0」のディジタル信号に変換する比較
回路と、前記比較回路から順次出力される「1」あるい
は「0」のディジタル信号をラッチするフリップフロッ
プ回路と、前記フリップフロップ回路から順次出力され
る「1」あるいは「0」のディジタル信号をシリアル・
パラレル変換して制御データを出力するシフトレジスタ
と、前記シフトレジスタから出力される制御データを格
納するメモリとを有することを特徴とする。
3)、(14)の手段において、ディスプレイ装置が、
液晶表示装置であることを特徴とする。
ないし(14)の手段において、ディスプレイ装置が、
陰極線管表示装置であることを特徴とする。
コンピュータと、前記(7)ないし(16)の手段のデ
ィスプレイ装置とを備えるコンピュータシステム。
ディスプレイ装置の内部状態を設定するディスプレイ制
御信号、例えば、ディスプレイ装置の表示画像の開始位
置、解像度、明るさ、コントラスト等を設定するディス
プレイ制御信号、ディスプレイ装置内に設けられるアナ
ログディジタル変換回路の入力レンジを調整するディス
プレイ制御信号、あるいは、ディスプレイ装置内で生成
されるクロック信号の位相を制御するディスプレイ制御
信号を、垂直同期期間内にコンピュータからディスプレ
イ装置に送出し、また、前記(7)ないし(16)の手
段によれば、ディスプレイ装置側で当該ディスプレイ制
御信号を検出し、垂直同期周期に一度、ディスプレイ装
置の内部状態を設定するようにしたので、前記(1)な
いし(6)の手段のコンピュータと、前記(7)ないし
(18)の手段のディスプレイ装置を使用することによ
り、コンピュータの機種や表示モードが変わった場合、
ユーザーによるディスプレイ装置の表示位置等の調整が
不要になり、ディスプレイ装置に対する設定の自動化が
可能となる。
をコンピュータのソフトウェアに用いて変更することに
より、ディスプレイ装置の明るさ(輝度)、コントラス
トといった調節をコンピュータ側で集中制御することが
可能となる。
明の実施の形態を詳細に説明する。
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
るパーソナルコンピュータシステムにおけるパーソナル
コンピュータとディスプレイ装置との接続状態を示すブ
ロック図である。
理装置(CPU)4と、ケーブルを介してディスプレイ
装置3と接続される表示制御回路5とを有する。
装置3との接続状態を説明するための図であるため、従
来のパーソナルコンピュータシステムに備えられるキー
ボード、マウス、プリンタ等の入出力装置、および、パ
ソコン2に備えられる主記憶装置等は省略している。
6、グラフィックコントローラ7、表示メモリ8、スイ
ッチ9およびD/A変換回路10を有し、前記制御信号
生成回路6、グラフィックコントローラ7および表示メ
モリ8は、内部バス11を介して中央処理装置10と接
続される。
基板(グラフィックボード)から構成される。
側に接続され、また、垂直同期期間、即ち、非表示期間
になると(B側)に接続される。
ーラ7は、水平同期信号、垂直同期信号を出力するとと
もに、そのタイミングに合わせて、表示メモリ8から表
示データを読み込みR・G・B用の各ディジタル映像信
号を生成する。
接続されているので、D/A変換回路10は、R・G・
B用の各ディジタル映像信号をR・G・B用の各アナロ
グ映像信号に変換する。
記スイッチ9が(A)側に接続されている場合に、表示
制御回路5から水平同期信号、垂直同期信号およびR・
G・B用の各アナログ映像信号が、ケーブルを介してデ
ィスプレイ装置3に送出され、これにより、ディスプレ
イ装置3に画像が表示される。
中央処理装置(CPU)4により、R・G・B用の各デ
ィジタル映像信号の出力タイミングが制御されている。
が、中央処理装置(CPU)4から制御データを受け取
り、水平同期、垂直同期信号のタイミングに合わせて、
ディジタルディスプレイ制御信号を生成する。
接続されているので、D/A変換回路10は、ディジタ
ルディスプレイ制御信号をアナログディスプレイ制御信
号に変換する。
ッチ9が(B)側に接続されている場合に、表示制御回
路5から水平同期信号、垂直同期信号およびアナログデ
ィスプレイ制御信号がディスプレイ装置3に送出され
る。
号は、緑(G)のアナログ映像信号が送出される信号線
を介してディスプレイ装置3に送出される。
装置(CPU)4により、ディスプレイ制御信号の出力
タイミングが制御されている。
ィスプレイ制御信号に変換される制御データは、中央処
理装置(CPU)4でコントロールされているため、ユ
ーザーがソフトウェア等を利用して、制御データを任意
に設定することが可能である。
ログディスプレイ制御信号を含んだアナログ映像信号
と、それに同期した水平同期信号(Hsync)と垂直
同期信号(Vsync)を示したタイミングチャートで
ある。
制御信号であり、映像信号のブランク期間(非表示期
間)に垂直同期信号(Vsync)の立ち上がり時点か
ら水平同期周波数のN倍の期間にわたって、緑(G)の
アナログ映像信号が伝搬される信号線に重複されてい
る。
一例である液晶表示装置の概略構成を示すブロック図で
ある。
装置(CPU)12、アナログ・ディジタル変換(以
下、A/D変換と称す。)手段13、表示制御回路1
4、液晶表示モジュール15、制御データ検出回路1
6、遅延回路17およびPLL回路18から構成され
る。
/D変換手段13、表示制御回路14、制御データ検出
回路16、遅延回路17およびPLL回路18が、本発
明の内部状態制御手段を構成する。
は、パソコン2から送信されるR・G・Bの各アナログ
映像信号が、A/D変換手段13でR・G・Bの各ディ
ジタル映像信号(表示データ)に変換され、このA/D
変換手段13で変換されたR・G・Bの各ディジタル映
像信号は表示制御回路14に入力され、表示制御回路1
4内のメモリ(図示せず)に一旦格納される。
信される水平同期信号(Hsync)および垂直同期信
号(Vsync)も入力され、表示制御回路14は、前
記パソコン2から送信される水平同期信号(Hsyn
c)および垂直同期信号(Vsync)を液晶表示パネ
ル15に送出するとともに、アナログディスプレイ制御
信号1により設定されるタイミングで、前記メモリから
R・G・Bの各ディジタル映像信号を読み出し、前記読
み出したR・G・Bの各ディジタル映像信号を液晶表示
モジュール15に送出する。
示制御回路14から送出される水平同期信号(Hsyn
c)、垂直同期信号(Vsync)、R・G・Bの各デ
ィジタル映像信号に基づき、液晶表示パネルに画像を表
示する。
御信号を使用して、図3に示す液晶表示装置(3a)の
内部状態を初期化する場合について説明する。
n)の立ち下がり時点から数えて、1ライン目に位置す
るアナログディスプレイ制御信号1を拡大して示す図で
ある。
プレイ制御信号は、パソコン2から出力されるアナログ
映像信号の伝送フォーマット、液晶表示装置(3a)の
内部状態を初期化する制御データが、1水平同期信号
(Hsync)内にシリアル形式で配列されており、制
御データの各ビットは、ドットクロック信号の2倍周期
幅で、且つ、白と黒の2通りの信号レベルで送信されて
くる。
プレイ制御信号の白レベルをディジタル信号の“1”、
黒レベルをディジタル信号の“0”とするならば、制御
データを含んだ前記1ライン目に位置するアナログディ
スプレイ制御信号は、ディジタル的意味合いを持ったシ
リアルデータ信号と見なすことができる。
スプレイ制御信号が送信されてきた場合に、このアナロ
グディスプレイ制御信号は、制御データ検出回路16で
「1,0,0,1」の制御データとして検出される。
シリアル形式で配列されている制御データを検出する回
路の概略構成を示すブロック図である。
データ検出回路16内に備えられる。
9、フリップフロップ回路20、シフトレジスタ回路2
1およびメモリ22から構成される。
信号線に重複されているアナログディスプレイ制御信号
は、まずコンパレータ回路19で、アナログ映像信号の
白レベルと黒レベルとが、TTLレベルの“1”と
“0”に変換される。
ロップ回路20で、PLL回路18で生成されるドット
クロック信号の1/2周期の1/2ドットクロック信号
でラッチされ、シフトレジスタ回路21でシリアル・パ
ラレル変換されて、制御データとして検出される。
され、処理装置(CPU)12によより、垂直同期周期
に一度メモリ22からデータを読み込まれる。
トは、白と黒の2通りの信号レベルで送信されてくるも
のとして説明したが、これに限定されるものではなく、
制御データの各ビットの振幅レベルは、図5示すコンパ
レータ回路19の基準電位(Vref)を中心にして、
所定の振幅差を有する振幅レベルであってもよい。
御信号の(DATA1)に水平、垂直方向のアナログ映
像信号の表示開始位置および表示画面の解像度、(DA
TA2)に水平、垂直同期信号(Hsync,Vsyn
c)の極性、(DATA3)に明るさ(輝度)、コント
ラスト設定情報、(DATA4)にその他、液晶表示装
置(3a)の内部状態を初期化する制御データが送信さ
れる場合について考える。
位置を表した図である。
(DATA1)は、図6に示した映像信号の先頭位置
と、有効表示期間に関する情報を液晶表示装置(3a)
に与える。
ATA1)において、垂直方向の開始位置は、垂直同期
信号(Vsync)の立ち下がり時点から映像信号の先
頭位置までの水平同期信号(Hsync)数を表し、水
平方向における映像信号の開始位置は、水平同期信号
(Hsync)の立ち下がり時点からのドットクロック
信号数を表す。
回路16、処理装置(CPU)12を経て、表示制御回
路14にその値がセットされる。
定される位置から液晶表示パネル15の表示画面上に画
像が表示できるように、表示制御回路14内のメモリに
格納されているR・G・Bの各ディジタルアナログ映像
信号を読み込み、液晶表示モジュール15に送出する。
が液晶表示モジュール15に送出されることになる。
る映像信号の表示位置は、パソコンの機種、表示モード
が異なっても、前記(DATA1)の制御データが送信
されてくれば、表示画面は、ずれることなく常に正しい
位置に保つことが可能となる。
(DATA2)の制御データは、図3に示す液晶表示装
置(3a)内部で水平、垂直信号を処理するときに、常
に極性を一定にするために用いられる。
同期信号は、解像度640×350モードと、解像度6
40×400モードで極性が異なるため、表示制御回路
14から液晶表示モジュール15に送出する水平同期信
号および垂直同期信号を常に正極性にしたい場合に、表
示モード毎に極性が変更になると都合が悪い。
制御データで、液晶表示装置(3a)の内部論理を一定
するための設定値を与えることにより、液晶表示モジュ
ール15を円滑に動作させることが可能となる。
(DATA3)の制御データは、図3に示す制御データ
検出回路16、処理装置(CPU)12、表示制御回路
14を経て、液晶表示モジュール15に送出され、液晶
表示モジュール15では、(DATA3)の制御データ
を基に、液晶表示パネルの表示画像の明るさ(輝度)、
コントラストのレベルを設定する。
おける(DATA4)の制御データは、前記制御データ
以外に、液晶表示装置(3a)の内部状態を設定する制
御データ、例えば、液晶表示装置(3a)を使用してい
ないときに、装置の消費電力を低減させるDPMS(D
isplay Power ManagimentSi
gnaling)の機能をON、OFFさせたり、液晶
表示モジュール15の表示発光色を変更する制御データ
を提供する。
が垂直同期期間を検出することにより実行される。
ログディスプレイ制御信号の(DATA1)ないし(D
ATA4)の制御データを起動時に検出することによ
り、液晶表示装置(3a)の内部状態を自動的に設定す
ることが可能となる。
c)の立ち下がり時点から数えて2ライン目に位置する
アナログディスプレイ制御信号1を拡大して示す図であ
る。
VESA規格によって、その信号レベルが規定されてい
るが、実際には、パソコンの機種、伝送ケーブルの種類
によって、その振幅値が変動する。
a)とを初めて接続した時には、A/D変換手段13内
に備えられるA/D変換回路のリファレンス電位である
BOTTOM電位およびTOP電位と、アナログ映像信
号電位との関係は、図7(1)に示す関係にある。
を正しくディジタル映像信号に変換するためには、A/
D変換手段13内に備えられるA/D変換回路のBOT
TOM電位とアナログ映像信号の黒レベルの電位、およ
び、TOP電位とアナログ映像信号の白レベルの電位と
が、それぞれ互いに等しい状態にする必要がある。
ナログ映像信号の黒レベルおよび白レベルの電位が、A
/D変換手段13内に備えられるA/D変換回路のBO
TTOM電位およびTOP電位と異なっているため、ア
ナログ映像信号を正しくディジタル映像信号に変換する
ことができない。
レイ制御信号は、A/D変換手段13内に備えられるA
/D変換回路のリファレンス電位であるBOTTOM電
位およびTOP電位を、アナログ映像信号の振幅に応じ
た基準レベルに自動的に設定するために使用される。
制御信号に基づいて、A/D変換手段13内に備えられ
るA/D変換回路のリファレンス電位をアナログ映像信
号の振幅に応じた基準レベルに自動的に設定するための
回路の概略構成を示すブロック図である。
63は8ビット出力のA/D変換回路であり、また、デ
ィジタル抵抗24は、処置装置(CPU)12から送ら
れてくる8ビットのディジタルデータに比例した基準電
圧を生成する。
ジタル抵抗24、A/D変換回路63は、図3に示すA
/D変換手段13内に備えられる。
変換回路63で変換された黒レベルのアナログ制御信号
のディジタル信号値と、A/D変換回路63で変換され
た白レベルのアナログ制御信号のディジタル信号値とを
判定するデコーダ回路(BOTTOM)とデコーダ回路
(TOP)とを有し、図7(2)に示す正しいリファレ
ンス電位のときに、各デコーダ回路は“1”となり、そ
れ以外のときには、“0”となる。
調整は、図7に示すBOTTOM電位、または、TOP
電位検出期間に、A/D変換回路63で変換されたディ
ジタル信号値が適正レベルになっているか否かを制御デ
ータ検出回路16の各デコーダで判断し、もし適正レベ
ルでなければ、処置装置(CPU)12がディジタル抵
抗24の抵抗値を調整することにより行われる。
ベルが16進数で[0,0]Hexであるので、BOT
TOM電位検出期間におけるアナログ制御信号のディジ
タル信号値が全て“0”になるまで、処置装置(CP
U)12でディジタル抵抗を調整する。
御データ検出回路16のデコーダ回路(BOTTOM)
の出力が“1”となると、処理装置(CPU)12は制
御を中止する。
電位と同様の制御を行うことによって、適正値に調整す
ることができる。
[F,F]Hexとなる。
レンス電位が調整された状態を示している。
ログディスプレイ制御信号を使用することにより、A/
D変換回路63の各リファレンス電位を、アナログ映像
信号の振幅レベルに応じた値に、自動的に調整すること
が可能となる。
c)の立ち下がり時点から数えて3ライン目に位置する
アナログディスプレイ制御信号1を拡大して示す図であ
る。
ルのアナログ映像信号が、1水平期間にN個ある特殊表
示パターンを示している。
は、水平同期信号(Hsync)を入力信号とするPL
L回路18で生成されたものであり、このドットクロッ
ク信号は、水平同期信号(Hsync)に同期するクロ
ック信号である。
(2)に示す位相関係のように、アナログ映像信号の中
央にドットクロック信号が正確に同期していないと、液
晶表示モジュール15の液晶表示パネルに表示される表
示画像に、にじみ、あるいは、揺らぎが発生して鮮明な
表示画像を得ることができない。
(3)、(4)に示す位相関係のように、アナログ映像
信号の中央にドットクロック信号が正確に同期するよう
に、ドットクロック信号の位相を調整する必要がある。
表示パターンは、前記アナログ映像信号とドットクロッ
ク信号との位相関係を適切な位置に調整するために使用
される。
ドットクロック信号幅の特殊表示パターンを使用してド
ットクロック信号の位相を調整する場合には、特殊パタ
ーン信号をA/D変換手段13でディジタル信号に変換
し、制御データ検出回路16で、そのディジタル信号を
読み取り、処理装置(CPU)12でディジタル信号の
値が白レベルの適正値になるように、遅延回路17の遅
延時間を変化させる。
信号線の抵抗あるいは分布容量により、パルス信号の立
ち上がり部分がなまるようになる。
16進数で[F,F]Hexとしたとき、前記特殊パタ
ーン信号の中央にドットクロック信号が正確に同期して
いないと、A/D変換手段13で変換されたディジタル
信号は、16進数で[F,F]Hexとはならない。
ジタル信号が、16進数で[C,F]Hexであれば、
16進数で[F,F]Hexの値になるまで、遅延回路
17の遅延時間を変化させ、ドットクロック信号の位相
調整を行う。
号とドットクロック信号との位相関係は、垂直同期信号
(Vsync)の周波数毎に一度、自動的に位相が修正
され、正しい位相関係を保つことが可能となる。
晶表示パネルに表示される表示画像を、常に鮮明な画像
とすることが可能となる。
平同期信号および垂直同期信号の極性に基づき、処理装
置(CPU)12がPLL回路18内のプログラマブル
カウンタの値を変更し、表示モードに応じてPLL回路
18で生成されるドットクロック信号の周波数を変更す
るようにされている。
の他の例である陰極線管表示装置の概略構成を示すブロ
ック図である。
は、バッファアンプ29、γ補正回路30、ビデオ出力
回路31、陰極線管(CRT)32、制御データ検出回
路33、表示制御回路34および同期信号出力回路35
で構成される。
30、ビデオ出力回路31、陰極線管(CRT)32、
制御データ検出回路33、表示制御回路34および同期
信号出力回路35が、本発明の内部状態制御回路を構成
する。
アナログ映像信号は、バッファアンプ29およびγ補正
回路30で、増幅およびγ補正された後に、ビデオ出力
回路31に入力され、ビデオ出力回路31で陰極線管
(CRT)32に印加するビデオ信号を生成する。
入力される水平同期信号(Hsync)および垂直同期
信号(Vsync)に基づいて、陰極線管(CRT)3
2に印加する水平走査信号および垂直走査信号を生成す
る。
期信号(Vsync)の同期期間内に、緑(G)のアナ
ログ映像信号が伝搬される信号線からアナログディスプ
レイ制御信号を検出する。
スプレイ制御信号を検出する回路としては、前記図5に
示す回路が使用できる。
出する回路として、前記図5に示す回路を使用する場合
には、PLL回路(図3に示す18)を用いてドットク
ロック信号を生成する必要があることは言うまでもな
い。
信号に、陰極線管(CRT)32の表示画像の明るさ
(輝度)、コントラスト、あるいは、表示画面位置の制
御データが送出されてきた場合に、制御データ検出回路
33で検出された制御データは、表示制御回路34に送
られ、表示制御回路34で解読、記憶される。
制御データに基づき、前記同期信号出力回路35で生成
される水平走査信号および垂直走査信号を制御し、陰極
線管(CRT)32に表示される表示画面の表示開始位
置を設定する。
の明るさ、コントラストを指示する前記制御データに基
づいて、ビデオ出力回路31を制御し、陰極線管(CR
T)32に表示される表示画面の明るさ(輝度)、コン
トラストを調整する。
具体的に説明したが、本発明は、前記発明の実施の形態
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更し得ることは言うまでもない。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
の内部状態を設定するディスプレイ制御信号、例えば、
表示画面の表示開始位置、明るさ(輝度)、コントラス
ト等を設定するディスプレイ制御信号、ディスプレイ装
置内に設けられるアナログディジタル変換回路の入力レ
ンジを調整するディスプレイ制御信号、あるいは、ディ
スプレイ装置内で生成されるクロック信号の位相を制御
するアナログディスプレイ制御信号を、垂直同期期間内
にコンピュータ側から映像信号を送出する信号線を介し
てディスプレイ装置に送出し、ディスプレイ装置側で当
該ディスプレイ制御信号を検出し、ディスプレイ装置の
内部状態を設定するようにしたので、コンピュータ側で
ディスプレイ装置の内部状態を自動的に調整することが
可能となる。
プレイ装置を調整する負担を軽減することが可能とな
る。
の内部状態を設定するディスプレイ制御信号に含まれる
制御データを、コンピュータのソフトウァアを用いて変
更することができるので、ディスプレイ装置の明るさ
(輝度)、コントラスト等の調整をコンピュータ側で集
中制御することが可能となる。
イ装置に必要とされた手動スイッチや、内部状態を設定
する設定値を格納するメモリが不要となり、ディスプレ
イ装置を安価に提供することが可能となる。
コンピュータシステムにおけるパーソナルコンピュータ
とディスプレイ装置との接続状態を示すブロック図であ
る。
レイ制御信号を含んだアナログ映像信号と、それに同期
した水平同期信号(Hsync)と垂直同期信号(Vs
ync)を示したタイミングチャートである。
晶表示装置の概略構成を示すブロック図である。
がり時点から数えて、1ライン目に位置するアナログデ
ィスプレイ制御信号1を拡大して示す図である。
で配列されている制御データを検出する回路の概略構成
を示すブロック図である。
図である。
がり時点から数えて2ライン目に位置するアナログディ
スプレイ制御信号1を拡大して示す図である。
づいて、A/D変換手段13内に備えられるA/D変換
回路63のリファレンス電位をアナログ映像信号の振幅
に応じた基準レベルに自動的に設定するための回路の概
略構成を示すブロック図である。
がり時点から数えて3ライン目に位置するアナログディ
スプレイ制御信号1を拡大して示す図である。
る陰極線管表示装置の概略構成を示すブロック図であ
る。
けるパーソナルコンピュータとディスプレイ装置との接
続状態を説明するためのブロック図である。
ソナルコンピュータ、3,103…ディスプレイ装置、
3a…液晶表示装置、3b…陰極線管表示装置、4,1
04…中央処理装置(CPU)、5,105…コンピュ
ータ側の表示制御回路、6…制御信号生成回路、7,1
07…グラフィックコントローラ、8,108…表示メ
モリ、9…スイッチ、10,110…ディジタル・アナ
ログ変換回路、11,111…内部バス、12…処理装
置(CPU)、13…アナログ・ディジタル変換手段、
14,34…ディスプレイ装置側の表示制御回路、15
…液晶表示モジュール、16,33…制御データ検出回
路、17…遅延回路、18…PLL回路、19…コンパ
レータ回路、20…フリップフロップ回路、21…シフ
トレジスタ回路、22,112…メモリ、23,29…
バッファアンプ、24…ディジタル抵抗、30…γ補正
回路、31…ビデオ出力回路、32…陰極線管(CR
T)、35…同期信号出力回路、63…アナログ・ディ
ジタル変換回路、113…手動スイッチ、124…垂直
位置調整用スイッチ、125…水平位置調整用スイッ
チ、126…明るさ調整用ボリューム、127…コント
ラスト調整用ボリューム、128…セーブスイッチ、T
OP,BOTTOM…デコーダ。
Claims (17)
- 【請求項1】 中央処理装置と、ディスプレイ装置に水
平同期信号、垂直同期信号および映像信号を送出する表
示制御手段とを少なくとも有するコンピュータにおい
て、前記表示制御手段が、ディスプレイ装置の内部状態
を制御するディスプレイ制御信号を、垂直同期期間内に
ディスプレイ装置に送出することを特徴とするコンピュ
ータ。 - 【請求項2】 前記表示制御手段が、ディスプレイ装置
に表示される表示画像の表示データが格納されている表
示メモリと、水平同期信号および垂直同期信号をディス
プレイ装置に送出するとともに、垂直同期期間以外の期
間に前記水平同期信号および垂直同期信号のタイミング
に合わせて前記表示メモリから表示データを読み出しデ
ィジタル映像信号を生成するグラフィックコントローラ
と、垂直同期期間内に前記中央処理装置から制御データ
を受け取り、前記水平同期信号および垂直同期信号のタ
イミングに合わせてディジタルディスプレイ制御信号を
生成する制御信号生成回路と、前記グラフィックコント
ローラから出力されるディジタル映像信号と前記制御信
号生成回路から出力されるディジタルディスプレイ制御
信号とが入力され、垂直同期期間以外の期間に前記ディ
ジタル映像信号を出力し、また、垂直同期期間内に前記
ディジタルディスプレイ制御信号を出力するスイッチ回
路と、前記スイッチ回路から出力される前記ディジタル
映像信号とディジタルディスプレイ制御信号とを、それ
ぞれアナログ映像信号とアナログディスプレイ制御信号
に変換するディジタル・アナログ変換回路とを有するこ
とを特徴とする請求項1に記載されたコンピュータ。 - 【請求項3】 前記アナログディスプレイ制御信号が、
ディスプレイ装置の表示画像の開始位置、解像度、明る
さ、コントラストを設定する制御データの中の少なくと
も1つを含むことを特徴とする請求項2に記載されたコ
ンピュータ。 - 【請求項4】 前記アナログディスプレイ制御信号が、
所定の信号幅を有し、その振幅レベルが所定の振幅差を
有する2値の振幅レベルの一方あるいは他方の振幅レベ
ルを有するシリアル形式のアナログ信号であることを特
徴とする請求項3に記載されたコンピュータ。 - 【請求項5】 前記アナログディスプレイ制御信号が、
ディスプレイ装置内に設けられるアナログ・ディジタル
変換回路の入力レンジを調整する入力レンジ調整用信号
を含むことを特徴とする請求項2に記載されたコンピュ
ータ。 - 【請求項6】 前記アナログディスプレイ制御信号が、
ディスプレイ装置内で生成されるクロック信号の位相を
調整する位相調整用信号を含むことを特徴とする請求項
2に記載されたコンピュータ。 - 【請求項7】 外部から入力される水平同期信号、垂直
同期信号および映像信号に基づいて、画像を表示するデ
ィスプレイ装置において、垂直同期期間内に、外部から
入力されるディスプレイ装置の内部状態を制御するディ
スプレイ制御信号に基づいて、ディスプレイ装置の内部
状態を自動的に設定する内部状態制御手段を有すること
を特徴とするディスプレイ装置。 - 【請求項8】 前記映像信号およびディスプレイ制御信
号がアナログ映像信号およびアナログディスプレイ制御
信号であり、当該アナログディスプレイ制御信号が、デ
ィスプレイ装置内に設けられるアナログ・ディジタル変
換回路の入力レンジを調整する入力レンジ調整用信号を
含み、前記内部状態制御手段が、前記アナログ映像信号
および入力レンジ調整用信号をディジタル映像信号およ
びディジタル入力レンジ調整用信号に変換するアナログ
・ディジタル変換回路と、前記アナログ・ディジタル変
換回路から出力されるディジタル入力レンジ調整用信号
の信号値が所定の信号値に一致するように、前記アナロ
グ・ディジタル変換回路のリファレンス電位を調整する
電位調整手段とを有することを特徴とする請求項7に記
載されたディスプレイ装置。 - 【請求項9】 前記映像信号およびディスプレイ制御信
号がアナログ映像信号およびアナログディスプレイ制御
信号であり、当該アナログディスプレイ制御信号が、デ
ィスプレイ装置内で生成されるクロック信号の位相を調
整する位相調整用信号を含み、前記内部状態制御手段
が、前記アナログ映像信号および位相調整用信号をディ
ジタル映像信号およびディジタル位相調整用信号に変換
するアナログ・ディジタル変換回路と、水平同期信号に
同期するクロック信号を生成するPLL回路と、前記P
LL回路に入力される水平同期信号の位相を可変する遅
延回路と、前記アナログ・ディジタル変換回路から出力
されるディジタル位相調整用信号の信号値が所定の信号
値と一致するように、前記遅延回路の遅延時間を可変す
る遅延時間調整手段とを有することを特徴とする請求項
7に記載されたディスプレイ装置。 - 【請求項10】 前記ディスプレイ制御信号がアナログ
ディスプレイ制御信号であり、当該アナログディスプレ
イ制御信号が、ディスプレイ装置の表示画像の開始位
置、解像度、明るさ、コントラストを設定する制御デー
タの中の少なくとも1つを含み、前記内部状態制御手段
が、前記アナログディスプレイ制御信号から制御データ
を検出する制御データ検出手段と、前記制御データ検出
手段で検出された制御データに基づき、ディスプレイ装
置の表示画像の開始位置、解像度、明るさ、コントラス
トの少なくとも1つを調整する表示制御手段とを有する
ことを特徴とする請求項7に記載されたディスプレイ装
置。 - 【請求項11】 前記映像信号およびディスプレイ制御
信号がアナログ映像信号およびアナログディスプレイ制
御信号であり、当該アナログディスプレイ制御信号が、
ディスプレイ装置の表示画像の開始位置、解像度、明る
さ、コントラストを設定する制御データの中の少なくと
も1つと、ディスプレイ装置内に設けられるアナログ・
ディジタル変換回路の入力レンジを調整する入力レンジ
調整用信号と、ディスプレイ装置内で生成されるクロッ
ク信号の位相を調整する位相調整用信号とを含み、前記
内部状態制御手段が、前記アナログ映像信号をディジタ
ル映像信号に変換するとともに、前記アナログディスプ
レイ制御信号に含まれる入力レンジ調整用信号および位
相調整用信号をディジタル入力レンジ調整用信号および
ディジタル位相調整用信号に変換するアナログ・ディジ
タル変換回路と、前記アナログディスプレイ制御信号か
ら制御データを検出するとともに、前記ディジタル・ア
ナログ変換回路から出力されるディジタル入力レンジ調
整用信号およびディジタル位相調整用信号の信号値が所
定の信号値と一致するか否かを判断する制御データ検出
回路と、前記制御データ検出回路で検出された制御デー
タ、前記ディジタル・アナログ変換回路から出力される
ディジタル映像信号、外部から入力される水平同期信号
および外部から入力される垂直同期信号が入力され、前
記制御データが表示画像の開始位置、解像度を指示する
制御データを含む場合に、当該制御データに基づき、タ
イミングを調整して前記ディジタル映像信号、前記水平
同期信号および前記垂直同期信号をディスプレイ部に送
出し、また、前記制御データが表示画像の明るさ、コン
トラストを指示する制御データを含む場合に、当該制御
データをディスプレイ部に送出する表示制御回路と、前
記水平同期信号の位相を可変する遅延回路と、前記遅延
回路で位相が可変された前記水平同期信号に同期するク
ロック信号を生成し、前記ディジタル・アナログ変換回
路、前記制御データ検出回路および表示制御回路に送出
するPLL回路と、前記ディジタル・アナログ変換回路
から出力されるディジタル入力レンジ調整用信号の信号
値が所定の信号値に一致しないと前記制御データ検出回
路で判断された場合に、前記ディジタル・アナログ変換
回路のリファレンス電位を調整し、また、前記ディジタ
ル・アナログ変換回路から出力されるディジタル位相調
整用信号の信号値が所定の信号値に一致しないと前記制
御データ検出回路で判断された場合に、前記遅延回路の
遅延時間を可変する制御手段とを有することを特徴とす
る請求項7に記載されたディスプレイ装置。 - 【請求項12】 前記映像信号およびディスプレイ制御
信号がアナログ映像信号およびアナログディスプレイ制
御信号であり、当該アナログディスプレイ制御信号が、
ディスプレイ装置の表示画像の開始位置、解像度、明る
さ、コントラストを設定する制御データの中の少なくと
も1つを含み、前記内部状態制御手段が、前記アナログ
ディスプレイ制御信号から制御データを検出する制御デ
ータ検出回路と、外部から入力される水平同期信号およ
び垂直同期信号に基づいて、ディスプレイ部に送出する
水平走査信号および垂直走査信号を生成する同期信号出
力回路と、前記アナログ映像信号からディスプレイ部に
送出するビデオ信号を生成するビデオ信号出力回路と、
前記制御データ検出回路で検出された制御データが入力
され、当該制御データが表示画像の開始位置、解像度を
指示する制御データを含む場合に、当該制御データに基
づき、前記同期信号出力回路で生成される水平走査信号
および垂直走査信号を制御し、また、前記制御データが
表示画像の明るさ、コントラストを指示する制御データ
を含む場合に、当該制御データに基づき、前記ビデオ信
号出力回路で生成されるビデオ信号を制御する表示制御
回路とを有することを特徴とする請求項7に記載された
ディスプレイ装置。 - 【請求項13】 前記アナログディスプレイ制御信号に
含まれるディスプレイ装置の表示画像の開始位置、解像
度、明るさ、コントラストを設定する制御データが、所
定の信号幅を有し、その振幅レベルが所定の振幅差を有
する2値の振幅レベルの一方あるいは他方の振幅レベル
を有するシリアル形式のアナログ信号であることを特徴
とする請求項10ないし請求項12のいずれか1項に記
載されたディスプレイ装置。 - 【請求項14】 前記制御データ検出手段が、シリアル
形式のアナログ信号と基準電位と比較し、シリアル形式
のアナログ信号を「1」あるいは「0」のディジタル信
号に変換する比較回路と、前記比較回路から順次出力さ
れる「1」あるいは「0」のディジタル信号をラッチす
るフリップフロップ回路と、前記フリップフロップ回路
から順次出力される「1」あるいは「0」のディジタル
信号をシリアル・パラレル変換して制御データを出力す
るシフトレジスタと、前記シフトレジスタから出力され
る制御データを格納するメモリとを有することを特徴と
する請求項13に記載されたディスプレイ装置。 - 【請求項15】 ディスプレイ装置が、液晶表示装置で
あることを特徴とする請求項7ないし請求項11、請求
項13、請求項14のいずれか1項に記載されたディス
プレイ装置。 - 【請求項16】 ディスプレイ装置が、陰極線管表示装
置であることを特徴とする請求項7、請求項10、請求
項12ないし請求項14のいずれか1項に記載されたデ
ィスプレイ装置。 - 【請求項17】 請求項1ないし請求項6のいずれか1
項に記載されたコンピュータと、請求項7ないし請求項
16のいずれか1項に記載されたディスプレイ装置とを
備えるコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16119896A JP3505038B2 (ja) | 1996-06-21 | 1996-06-21 | ディスプレイ装置およびコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16119896A JP3505038B2 (ja) | 1996-06-21 | 1996-06-21 | ディスプレイ装置およびコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1011035A true JPH1011035A (ja) | 1998-01-16 |
JP3505038B2 JP3505038B2 (ja) | 2004-03-08 |
Family
ID=15730459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16119896A Expired - Lifetime JP3505038B2 (ja) | 1996-06-21 | 1996-06-21 | ディスプレイ装置およびコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3505038B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173172A (ja) * | 1997-06-10 | 1999-03-16 | Paradise Electron Inc | コンピュータシステムの表示装置によって受信されるアナログ表示信号の信号パラメータを自動的に決定する方法および装置 |
JP2002091411A (ja) * | 2000-09-20 | 2002-03-27 | Matsushita Electric Ind Co Ltd | 映像装置及び映像表示方法 |
WO2002035512A1 (fr) * | 2000-10-26 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Dispositif d"affichage d"image |
JP2004233844A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 表示装置及び表示方法、画像処理装置及び画像処理方法 |
JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
JP2009133956A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 画像表示システム |
JP2021525399A (ja) * | 2018-05-24 | 2021-09-24 | コンパウンド フォトニクス ユーエス コーポレイション | ディスプレイを駆動するためのシステムおよび方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108020A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JPH05127638A (ja) * | 1991-11-05 | 1993-05-25 | Sharp Corp | 表示装置の制御信号伝送方法 |
JPH05232918A (ja) * | 1992-02-20 | 1993-09-10 | Hitachi Ltd | 画像表示装置 |
JPH06259049A (ja) * | 1993-03-08 | 1994-09-16 | Ricoh Co Ltd | Crt表示装置の制御方式 |
JPH0954569A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 画像表示システム及び画像表示方法 |
-
1996
- 1996-06-21 JP JP16119896A patent/JP3505038B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108020A (ja) * | 1991-10-15 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JPH05127638A (ja) * | 1991-11-05 | 1993-05-25 | Sharp Corp | 表示装置の制御信号伝送方法 |
JPH05232918A (ja) * | 1992-02-20 | 1993-09-10 | Hitachi Ltd | 画像表示装置 |
JPH06259049A (ja) * | 1993-03-08 | 1994-09-16 | Ricoh Co Ltd | Crt表示装置の制御方式 |
JPH0954569A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 画像表示システム及び画像表示方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1173172A (ja) * | 1997-06-10 | 1999-03-16 | Paradise Electron Inc | コンピュータシステムの表示装置によって受信されるアナログ表示信号の信号パラメータを自動的に決定する方法および装置 |
JP2002091411A (ja) * | 2000-09-20 | 2002-03-27 | Matsushita Electric Ind Co Ltd | 映像装置及び映像表示方法 |
WO2002035512A1 (fr) * | 2000-10-26 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Dispositif d"affichage d"image |
JP2004233844A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 表示装置及び表示方法、画像処理装置及び画像処理方法 |
JP2005244331A (ja) * | 2004-02-24 | 2005-09-08 | Seiko Epson Corp | 画像処理装置、画像処理方法、表示装置、および電子機器 |
JP4507633B2 (ja) * | 2004-02-24 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、表示装置、および電子機器 |
JP2009133956A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | 画像表示システム |
JP2021525399A (ja) * | 2018-05-24 | 2021-09-24 | コンパウンド フォトニクス ユーエス コーポレイション | ディスプレイを駆動するためのシステムおよび方法 |
KR20210117141A (ko) * | 2018-05-24 | 2021-09-28 | 컴파운드 포토닉스 유.에스. 코퍼레이션 | 디스플레이를 구동하기 위한 시스템 및 방법 |
US11580929B2 (en) | 2018-05-24 | 2023-02-14 | Snap Inc. | Systems and methods for driving a display |
US11893957B2 (en) | 2018-05-24 | 2024-02-06 | Snap Inc. | Systems and methods for driving a display |
Also Published As
Publication number | Publication date |
---|---|
JP3505038B2 (ja) | 2004-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2892009B2 (ja) | 表示制御方式 | |
KR101318081B1 (ko) | 액정표시장치와 그 구동방법 | |
US5841430A (en) | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker | |
EP0805430B1 (en) | Video adapter and digital image display apparatus | |
US20070097107A1 (en) | Liquid crystal display apparatus and liquid crystal display panel drive method capable of controlling gamma value | |
JP2002091390A (ja) | 液晶表示装置及びその駆動用回路装置 | |
JPH07505485A (ja) | Lcdパネルのための色補正 | |
US20020075255A1 (en) | Liquid crystal display and driving method thereof | |
US6816131B2 (en) | Single horizontal scan range CRT monitor | |
JP2006072287A (ja) | 表示装置 | |
US20070075946A1 (en) | Display device using LCD panel and a method of executing timing control options thereof | |
KR101296622B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
JP3505038B2 (ja) | ディスプレイ装置およびコンピュータシステム | |
JPH10319916A (ja) | 液晶表示装置 | |
US20070290977A1 (en) | Apparatus for driving liquid crystal display and method thereof | |
JPH07503327A (ja) | デジタルビデオディスプレイのためのアナログビデオインターフェース | |
WO1994025953A1 (en) | Device and method for displaying image and computer | |
JP2002244632A (ja) | 情報処理装置および表示制御方法 | |
KR100207315B1 (ko) | 평판 디스플레이 장치 | |
US6922192B2 (en) | Wide-range and balanced display position adjustment method for LCD controller | |
CN212257922U (zh) | Lvds转接装置 | |
JP2000020045A (ja) | 画像表示装置 | |
KR100402903B1 (ko) | 디스플레이장치 | |
JPH11133939A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |