JP3301771B2 - 入力パルス検出方法 - Google Patents
入力パルス検出方法Info
- Publication number
- JP3301771B2 JP3301771B2 JP27536391A JP27536391A JP3301771B2 JP 3301771 B2 JP3301771 B2 JP 3301771B2 JP 27536391 A JP27536391 A JP 27536391A JP 27536391 A JP27536391 A JP 27536391A JP 3301771 B2 JP3301771 B2 JP 3301771B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input
- signal
- sampling period
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、操作部からの入力パ
ルスの後端に発生するチャタリング部分を処理（無視）
して入力パルスを検出する入力パルス検出方法に関する
ものである。
ルスの後端に発生するチャタリング部分を処理（無視）
して入力パルスを検出する入力パルス検出方法に関する
ものである。
【０００２】
【従来の技術】図５は従来の入力パルス検出方法を説明
するための波形図である。図５において、Ｐは入力パル
ス、ＰT は入力パルスＰの後端に発生するチャタリング
部分、Ｓ1 はサンプリング周期を示し、このサンプリン
グ周期Ｓ1 は入力パルスＰの有無を検出するとともに、
チャタリング部分ＰT を処理（無視）するためのもので
ある。
するための波形図である。図５において、Ｐは入力パル
ス、ＰT は入力パルスＰの後端に発生するチャタリング
部分、Ｓ1 はサンプリング周期を示し、このサンプリン
グ周期Ｓ1 は入力パルスＰの有無を検出するとともに、
チャタリング部分ＰT を処理（無視）するためのもので
ある。
【０００３】次に、入力パルスの検出について説明す
る。サンプリング周期Ｓ1 で入力信号を順次サンプリン
グし、サンプリング値が所定値（入力パルス値）になる
のが、例えば時刻ｔ3 〜時刻ｔ5 のように継続した後、
サンプリング値が時刻ｔ6 で０になると、１つの入力パ
ルスＰと検出していた。
る。サンプリング周期Ｓ1 で入力信号を順次サンプリン
グし、サンプリング値が所定値（入力パルス値）になる
のが、例えば時刻ｔ3 〜時刻ｔ5 のように継続した後、
サンプリング値が時刻ｔ6 で０になると、１つの入力パ
ルスＰと検出していた。
【０００４】
【発明が解決しようとする課題】従来の入力パルス検出
方法は、上記のように行なっていたので、図５に示すチ
ャタリング部分ＰT を入力パルスＰと認識しないように
サンプリング周期Ｓ1 を長くすると、入力パルスＰの幅
がサンプリング周期Ｓ1 よりも短くなると、入力パルス
Ｐを正確に検出することができなくなる。
方法は、上記のように行なっていたので、図５に示すチ
ャタリング部分ＰT を入力パルスＰと認識しないように
サンプリング周期Ｓ1 を長くすると、入力パルスＰの幅
がサンプリング周期Ｓ1 よりも短くなると、入力パルス
Ｐを正確に検出することができなくなる。
【０００５】また、最小幅の入力パルスＰが検出できる
ようにサンプリング周期Ｓ1 を短くすると、チャタリン
グ部分ＰT を入力パルスＰと検出することがあるため、
単一のサンプリング周期Ｓ1 ではチャタリング部分ＰT
を処理して入力パルスＰを正確に検出できないという不
都合があった。この発明は、上記したような不都合を解
消するためになされたもので、入力パルスを正確に検出
することのできる入力パルス検出方法を提供するもので
ある。
ようにサンプリング周期Ｓ1 を短くすると、チャタリン
グ部分ＰT を入力パルスＰと検出することがあるため、
単一のサンプリング周期Ｓ1 ではチャタリング部分ＰT
を処理して入力パルスＰを正確に検出できないという不
都合があった。この発明は、上記したような不都合を解
消するためになされたもので、入力パルスを正確に検出
することのできる入力パルス検出方法を提供するもので
ある。
【０００６】
【課題を解決するための手段】この発明にかかる入力パ
ルス検出方法は、第1のサンプリング周期で入力信号を
サンプリングし、前記第1のサンプリング周期でサンプ
リングされたサンプリング値が複数回連続して所定値と
なった場合に入力パルスと判定し、入力信号が前記第1
のサンプリング周期で入力パルスと判定された後の入力
信号に対するサンプリング周期を第1のサンプリング周
期より長い周期の第2のサンプリング周期に設定して前
記第2のサンプリング周期で入力信号をサンプリングす
るとともに、入力信号が前記第2のサンプリング周期で
サンプリングされた後の次の入力信号に対するサンプリ
ング周期を前記第1のサンプリング周期に戻して入力信
号をサンプリングするようにしたものである。
ルス検出方法は、第1のサンプリング周期で入力信号を
サンプリングし、前記第1のサンプリング周期でサンプ
リングされたサンプリング値が複数回連続して所定値と
なった場合に入力パルスと判定し、入力信号が前記第1
のサンプリング周期で入力パルスと判定された後の入力
信号に対するサンプリング周期を第1のサンプリング周
期より長い周期の第2のサンプリング周期に設定して前
記第2のサンプリング周期で入力信号をサンプリングす
るとともに、入力信号が前記第2のサンプリング周期で
サンプリングされた後の次の入力信号に対するサンプリ
ング周期を前記第1のサンプリング周期に戻して入力信
号をサンプリングするようにしたものである。
【０００７】
【作用】この発明にかかる入力パルス検出方法は、第1
のサンプリング周期で入力信号をサンプリングし、前記
第1のサンプリング周期でサンプリングされたサンプリ
ング値が複数回連続して所定値となった場合に入力パル
スと判定し、入力信号が前記第1のサンプリング周期で
入力パルスと判定された後の入力信号に対するサンプリ
ング周期を第1のサンプリング周期より長い周期の第2の
サンプリング周期に設定して前記第2のサンプリング周
期で入力信号をサンプリングするとともに、入力信号が
前記第2のサンプリング周期でサンプリングされた後の
次の入力信号に対するサンプリング周期を前記第1のサ
ンプリング周期に戻して入力信号をサンプリングするこ
とにより、入力パルスの後端に発生するチャタリング部
分を無視する。
のサンプリング周期で入力信号をサンプリングし、前記
第1のサンプリング周期でサンプリングされたサンプリ
ング値が複数回連続して所定値となった場合に入力パル
スと判定し、入力信号が前記第1のサンプリング周期で
入力パルスと判定された後の入力信号に対するサンプリ
ング周期を第1のサンプリング周期より長い周期の第2の
サンプリング周期に設定して前記第2のサンプリング周
期で入力信号をサンプリングするとともに、入力信号が
前記第2のサンプリング周期でサンプリングされた後の
次の入力信号に対するサンプリング周期を前記第1のサ
ンプリング周期に戻して入力信号をサンプリングするこ
とにより、入力パルスの後端に発生するチャタリング部
分を無視する。
【０００８】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１はこの発明を適用した電子ボリューム可変装
置の構成の一例を示すブロック図、図２は入力パルス検
出処理のフローチャート、図３は入力パルス検出を説明
するための波形図であり、図５と同一または相当部分に
同一符号を付して説明を省略する。
する。図１はこの発明を適用した電子ボリューム可変装
置の構成の一例を示すブロック図、図２は入力パルス検
出処理のフローチャート、図３は入力パルス検出を説明
するための波形図であり、図５と同一または相当部分に
同一符号を付して説明を省略する。
【０００９】図１において、１は操作部としてのロータ
リパルスジェネレータを示し、回転方向に応じてアップ
パルスＰU またはダウンパルスＰD を出力するものであ
る。２はマイクロコンピュータを示し、ＲＯＭ２Ａと、
中央演算処理装置（ＣＰＵ）２Ｂと、ＲＡＭ２Ｃとで構
成され、ロータリパルスジェネレータ１からのアップパ
ルスＰU または／およびダウンパルスＰD に基づいた制
御信号ＳC を出力するものである。
リパルスジェネレータを示し、回転方向に応じてアップ
パルスＰU またはダウンパルスＰD を出力するものであ
る。２はマイクロコンピュータを示し、ＲＯＭ２Ａと、
中央演算処理装置（ＣＰＵ）２Ｂと、ＲＡＭ２Ｃとで構
成され、ロータリパルスジェネレータ１からのアップパ
ルスＰU または／およびダウンパルスＰD に基づいた制
御信号ＳC を出力するものである。
【００１０】３は電子ボリュームを示し、マイクロコン
ピュータ２からの制御信号ＳC に基づいて供給される音
量信号ＳA をアッテネートしたアッテネート信号ＳAAを
出力するものである。４はアンプを示し、電子ボリュー
ム３からのアッテネート信号ＳAAを増幅してスピーカ５
に供給するものである。
ピュータ２からの制御信号ＳC に基づいて供給される音
量信号ＳA をアッテネートしたアッテネート信号ＳAAを
出力するものである。４はアンプを示し、電子ボリュー
ム３からのアッテネート信号ＳAAを増幅してスピーカ５
に供給するものである。
【００１１】図３において、Ｓ11は第１のサンプリング
周期を示し、その周期は、例えば４００μｓである。Ｓ
12は第２のサンプリング周期を示し、その周期は、例え
ば２ｍｓである。なお、以下の説明では、入力パルスＰ
の幅を１ｍｓとし、入力パルスＰの周期を２ｍｓとして
説明する。
周期を示し、その周期は、例えば４００μｓである。Ｓ
12は第２のサンプリング周期を示し、その周期は、例え
ば２ｍｓである。なお、以下の説明では、入力パルスＰ
の幅を１ｍｓとし、入力パルスＰの周期を２ｍｓとして
説明する。
【００１２】次に、アップパルスの検出について説明す
る。まず、ＣＰＵ２Ｂは入力パルス数Ｎを０にしてＲＡ
Ｍ２Ｃに記憶させた後（ステップST１）、サンプリング
値が所定値になった回数ｎを０にしてＲＡＭ２Ｃに記憶
させ（ステップST２）、ソフト上で構成されているタイ
マがタイムアップしたかを判定し（ステップST３）、タ
イムアップしていなければ、タイムアップするのを待機
する。
る。まず、ＣＰＵ２Ｂは入力パルス数Ｎを０にしてＲＡ
Ｍ２Ｃに記憶させた後（ステップST１）、サンプリング
値が所定値になった回数ｎを０にしてＲＡＭ２Ｃに記憶
させ（ステップST２）、ソフト上で構成されているタイ
マがタイムアップしたかを判定し（ステップST３）、タ
イムアップしていなければ、タイムアップするのを待機
する。
【００１３】このステップST３において、最初の周期、
すなわちサンプリング周期が設定されていないので、直
ちにタイムアップするため、入力信号をサンプリングし
た後（ステップST４）、サンプリング値が入力パルスＰ
と判定するための所定値であるかを判定し（ステップST
５）、サンプリング値が所定値であれば、回数ｎに１を
加算してＲＡＭ２Ｃに記憶させた後（ステップST６）、
回数ｎが２であるかを判定する（ステップST７）。
すなわちサンプリング周期が設定されていないので、直
ちにタイムアップするため、入力信号をサンプリングし
た後（ステップST４）、サンプリング値が入力パルスＰ
と判定するための所定値であるかを判定し（ステップST
５）、サンプリング値が所定値であれば、回数ｎに１を
加算してＲＡＭ２Ｃに記憶させた後（ステップST６）、
回数ｎが２であるかを判定する（ステップST７）。
【００１４】そして、ステップST７の判定で回数ｎが２
でなければ、すなわち回数ｎが１であれば、タイマを第
１のサンプリング周期Ｓ11（４００μｓ）に設定した後
（ステップST８）、ステップST３に戻る。また、ステッ
プST７の判定で回数ｎが２であれば、すなわち入力パル
スＰがあったので、タイマを第２のサンプリング周期Ｓ
12（２ｍｓ）に設定し（ステップST８）、入力パルス数
Ｎに１を加算してＲＡＭ２Ｃに記憶させた後（ステップ
ST10）、ステップST３に戻る。
でなければ、すなわち回数ｎが１であれば、タイマを第
１のサンプリング周期Ｓ11（４００μｓ）に設定した後
（ステップST８）、ステップST３に戻る。また、ステッ
プST７の判定で回数ｎが２であれば、すなわち入力パル
スＰがあったので、タイマを第２のサンプリング周期Ｓ
12（２ｍｓ）に設定し（ステップST８）、入力パルス数
Ｎに１を加算してＲＡＭ２Ｃに記憶させた後（ステップ
ST10）、ステップST３に戻る。
【００１５】さらに、ステップST５の判定でサンプリン
グ値が所定値でなければ、回数ｎが０であるかを判定し
（ステップST11）、回数ｎが０であれば、ステップST３
に戻り、回数が０でなければ、すなわち回数ｎが１であ
れば、ステップST２に戻る。
グ値が所定値でなければ、回数ｎが０であるかを判定し
（ステップST11）、回数ｎが０であれば、ステップST３
に戻り、回数が０でなければ、すなわち回数ｎが１であ
れば、ステップST２に戻る。
【００１６】したがって、図３に示すように、サンプリ
ング値が時刻ｔ11と時刻ｔ12とで２回連続して所定値と
なった場合のみ入力パルスＰと判定してステップST９に
進み、入力パルスＰを検出するための第１のサンプリン
グ周期Ｓ11よりも長い周期の第２のサンプリング周期Ｓ
12で一度サンプリングした後に第１のサンプリング周期
Ｓ11でサンプリングを再開するので、第１のサンプリン
グ周期Ｓ11を４００μｓ、第２のサンプリング周期Ｓ12
を２ｍｓと設定することにより、入力パルスＰが２ｍｓ
の周期で供給された場合でも、入力パルスＰの後端に発
生するチャタリング部分ＰT を処理（無視）して入力パ
ルスＰを正確に検出することができる。なお、説明を省
略するが、ダウンパルスＰD の場合も同様にして検出す
ることができる。
ング値が時刻ｔ11と時刻ｔ12とで２回連続して所定値と
なった場合のみ入力パルスＰと判定してステップST９に
進み、入力パルスＰを検出するための第１のサンプリン
グ周期Ｓ11よりも長い周期の第２のサンプリング周期Ｓ
12で一度サンプリングした後に第１のサンプリング周期
Ｓ11でサンプリングを再開するので、第１のサンプリン
グ周期Ｓ11を４００μｓ、第２のサンプリング周期Ｓ12
を２ｍｓと設定することにより、入力パルスＰが２ｍｓ
の周期で供給された場合でも、入力パルスＰの後端に発
生するチャタリング部分ＰT を処理（無視）して入力パ
ルスＰを正確に検出することができる。なお、説明を省
略するが、ダウンパルスＰD の場合も同様にして検出す
ることができる。
【００１７】このようにして検出したアップパルスＰU
およびダウンパルスＰD の入力パルス数Ｎに基づいて、
例えば１６ｍｓ毎に制御信号ＳC を演算して電子ボリュ
ーム３に出力し、ＲＡＭ２Ｃの各データをクリアする。
したがって、電子ボリューム３は供給される音量信号Ｓ
A を制御信号ＳC に基づいてアッテネートしたアッテネ
ート信号ＳAAを出力するので、スピーカ５からはアッテ
ネート信号ＳAAに応じて音量を変化させた情報が出力さ
れる。
およびダウンパルスＰD の入力パルス数Ｎに基づいて、
例えば１６ｍｓ毎に制御信号ＳC を演算して電子ボリュ
ーム３に出力し、ＲＡＭ２Ｃの各データをクリアする。
したがって、電子ボリューム３は供給される音量信号Ｓ
A を制御信号ＳC に基づいてアッテネートしたアッテネ
ート信号ＳAAを出力するので、スピーカ５からはアッテ
ネート信号ＳAAに応じて音量を変化させた情報が出力さ
れる。
【００１８】図４はこの発明を適用して電子ボリューム
可変装置の構成の他の例を示すブロック図であり、図１
と同一または相当部分に同一符号を付して説明を省略す
る。図４において、２１はパルス入力許可・禁止装置を
示し、後述するタイマ２４からパルス入力許可信号ＳP
が供給されると、ロータリパルスジェネレータ１からの
アップパルスＰU またはダウンパルスＰD を通過させ、
タイマ２４からパルス入力禁止信号ＳI が供給される
と、ロータリパルスジェネレータ１からのアップパルス
ＰU またはダウンパルスＰD を通過させなくなるもので
ある。
可変装置の構成の他の例を示すブロック図であり、図１
と同一または相当部分に同一符号を付して説明を省略す
る。図４において、２１はパルス入力許可・禁止装置を
示し、後述するタイマ２４からパルス入力許可信号ＳP
が供給されると、ロータリパルスジェネレータ１からの
アップパルスＰU またはダウンパルスＰD を通過させ、
タイマ２４からパルス入力禁止信号ＳI が供給される
と、ロータリパルスジェネレータ１からのアップパルス
ＰU またはダウンパルスＰD を通過させなくなるもので
ある。
【００１９】２２はパルス入力装置を示し、パルス入力
許可・禁止装置２１から２回連続してアップパルスＰU
またはダウンパルスＰD が供給されると、アップパルス
確認信号ＰUSまたはダウンパルス確認信号ＰDSを出力す
るとともに、パルス確認信号ＳPPを出力し、連続してア
ップパルスＰU またはダウンパルスＰD が供給されない
と、アップパルス確認信号ＰUSまたはダウンパルス確認
信号ＰDSを出力せず、パルス不確認信号ＳPIを出力する
ものである。
許可・禁止装置２１から２回連続してアップパルスＰU
またはダウンパルスＰD が供給されると、アップパルス
確認信号ＰUSまたはダウンパルス確認信号ＰDSを出力す
るとともに、パルス確認信号ＳPPを出力し、連続してア
ップパルスＰU またはダウンパルスＰD が供給されない
と、アップパルス確認信号ＰUSまたはダウンパルス確認
信号ＰDSを出力せず、パルス不確認信号ＳPIを出力する
ものである。
【００２０】２３はタイマ設定値判定装置を示し、パル
ス入力装置２２からパルス不確認信号ＳPIが供給される
と、第１のサンプリング周期（Ｓ11）を４００μｓに設
定する第１の設定信号ＳS1を出力し、パルス入力装置２
２からパルス確認信号ＳPPが供給されると、第１のサン
プリング周期（Ｓ11）よりも長い周期の第２のサンプリ
ング周期（Ｓ12）を２ｍｓに設定する第２の設定信号Ｓ
S2を出力するものである。
ス入力装置２２からパルス不確認信号ＳPIが供給される
と、第１のサンプリング周期（Ｓ11）を４００μｓに設
定する第１の設定信号ＳS1を出力し、パルス入力装置２
２からパルス確認信号ＳPPが供給されると、第１のサン
プリング周期（Ｓ11）よりも長い周期の第２のサンプリ
ング周期（Ｓ12）を２ｍｓに設定する第２の設定信号Ｓ
S2を出力するものである。
【００２１】２４はタイマを示し、タイマ設定値判定装
置２３から供給される第１または第２の設定信号ＳS1，
ＳS2に基づいてタイムアップ周期（サンプリングの周
期）が４００μｓまたは２ｍｓに設定され、タイムアッ
プ毎にパルス入力許可信号ＳPを出力し、それ以外はパ
ルス入力禁止信号ＳI を出力するものである。２５はパ
ルスカウント装置を示し、パルス入力装置２２からのア
ップパルス確認信号ＰUSをカウントしたアップパルスカ
ウントデータＤU またはダウンパルス確認信号ＰDSをカ
ウントしたダウンパルスカウントデータＤD を出力する
ものである。
置２３から供給される第１または第２の設定信号ＳS1，
ＳS2に基づいてタイムアップ周期（サンプリングの周
期）が４００μｓまたは２ｍｓに設定され、タイムアッ
プ毎にパルス入力許可信号ＳPを出力し、それ以外はパ
ルス入力禁止信号ＳI を出力するものである。２５はパ
ルスカウント装置を示し、パルス入力装置２２からのア
ップパルス確認信号ＰUSをカウントしたアップパルスカ
ウントデータＤU またはダウンパルス確認信号ＰDSをカ
ウントしたダウンパルスカウントデータＤD を出力する
ものである。
【００２２】２６はメモリ装置を示し、パルスカウント
装置２５からのアップパルスカウントデータＤU または
ダウンパルスカウントデータＤD 、後述する演算装置２
７からの制御データＤC を記憶するものである。２７は
演算装置を示し、メモリ装置２６のカウントデータ
ＤU ，ＤD に基づいて後述する電子ボリューム３を制御
する制御データＤC を演算してメモリ装置２６に出力す
るものである。
装置２５からのアップパルスカウントデータＤU または
ダウンパルスカウントデータＤD 、後述する演算装置２
７からの制御データＤC を記憶するものである。２７は
演算装置を示し、メモリ装置２６のカウントデータ
ＤU ，ＤD に基づいて後述する電子ボリューム３を制御
する制御データＤC を演算してメモリ装置２６に出力す
るものである。
【００２３】２８はデータ出力装置を示し、メモリ装置
２６の制御データＤC に基づいた制御信号ＳC を出力す
るものである。なお、パルス入力許可・禁止装置２１〜
データ出力装置２８をマイクロコンピュータで構成する
こともできる。
２６の制御データＤC に基づいた制御信号ＳC を出力す
るものである。なお、パルス入力許可・禁止装置２１〜
データ出力装置２８をマイクロコンピュータで構成する
こともできる。
【００２４】次に、ロータリパルスジェネレータからア
ップパルスが出力されたときの動作について説明する。
まず、タイマ２４にサンプリングの周期が設定されてい
ない状態で動作を開始すると、タイマ２４は直ちにタイ
ムアップしてパルス入力許可信号ＳP を出力するので、
パルス入力許可・禁止装置２１は、パルス入力許可信号
ＳP が供給されたときのみロータリパルスジェネレータ
１からの出力をパルス入力装置２２に供給する。
ップパルスが出力されたときの動作について説明する。
まず、タイマ２４にサンプリングの周期が設定されてい
ない状態で動作を開始すると、タイマ２４は直ちにタイ
ムアップしてパルス入力許可信号ＳP を出力するので、
パルス入力許可・禁止装置２１は、パルス入力許可信号
ＳP が供給されたときのみロータリパルスジェネレータ
１からの出力をパルス入力装置２２に供給する。
【００２５】そして、この状態において、ロータリパル
スジェネレータ１からアップパルスＰU が出力されない
と、パルス入力装置２２はパルス不確認信号ＳPIを出力
するので、タイマ設定値判定装置２３はタイマ２４の周
期を第１のサンプリング周期（Ｓ11：４００μｓ）とす
る第１の設定信号ＳS1を出力するため、タイマ２４の周
期は第１のサンプリング周期（Ｓ11）に設定される。
スジェネレータ１からアップパルスＰU が出力されない
と、パルス入力装置２２はパルス不確認信号ＳPIを出力
するので、タイマ設定値判定装置２３はタイマ２４の周
期を第１のサンプリング周期（Ｓ11：４００μｓ）とす
る第１の設定信号ＳS1を出力するため、タイマ２４の周
期は第１のサンプリング周期（Ｓ11）に設定される。
【００２６】次に、タイマ２４の周期が第１のサンプリ
ング周期（Ｓ11）に設定された状態において、ロータリ
パルスジェネレータ１から図３に示すようなアップパル
スＰ U が出力されると、タイマ２４は４００μｓ毎にパ
ルス入力許可信号ＳP を出力するので、パルス入力許可
・禁止装置２１は４００μｓ毎にロータリパルスジェネ
レータ１からの入力信号をパルス入力装置２２に出力す
る。
ング周期（Ｓ11）に設定された状態において、ロータリ
パルスジェネレータ１から図３に示すようなアップパル
スＰ U が出力されると、タイマ２４は４００μｓ毎にパ
ルス入力許可信号ＳP を出力するので、パルス入力許可
・禁止装置２１は４００μｓ毎にロータリパルスジェネ
レータ１からの入力信号をパルス入力装置２２に出力す
る。
【００２７】したがって、パルス入力装置２２は２回連
続してアップパルスＰU が供給されることによってアッ
プパルス確認信号ＰUSを出力するとともに、パルス確認
信号ＳPPを出力するので、タイマ設定値判定装置２３は
タイマ２４の周期を第２のサンプリング周期（Ｓ12：２
ｍｓ）とする第２の設定信号ＳS2を出力するため、タイ
マ２４の周期は第２のサンプリング周期（Ｓ12）に設定
される。
続してアップパルスＰU が供給されることによってアッ
プパルス確認信号ＰUSを出力するとともに、パルス確認
信号ＳPPを出力するので、タイマ設定値判定装置２３は
タイマ２４の周期を第２のサンプリング周期（Ｓ12：２
ｍｓ）とする第２の設定信号ＳS2を出力するため、タイ
マ２４の周期は第２のサンプリング周期（Ｓ12）に設定
される。
【００２８】このようにタイマ２４の周期が第２のサン
プリング周期Ｓ12になった後は前述の動作を繰り返すの
で、アップパルスＰU の後端にチャタリング部分ＰT が
あっても、前述したように、アップパルスＰU を正確に
検出することができる。なお、ロータリパルスジェネレ
ータ１からダウンパルスＰD が出力された場合も、同様
な動作となり、ダウンパルスＰD を正確に検出すること
ができる。
プリング周期Ｓ12になった後は前述の動作を繰り返すの
で、アップパルスＰU の後端にチャタリング部分ＰT が
あっても、前述したように、アップパルスＰU を正確に
検出することができる。なお、ロータリパルスジェネレ
ータ１からダウンパルスＰD が出力された場合も、同様
な動作となり、ダウンパルスＰD を正確に検出すること
ができる。
【００２９】上述したようにパルス入力装置２２からア
ップパルス確認信号ＰUSまたはダウンパルス確認信号Ｐ
DSが供給されると、パルスカウント装置２５は所定時間
毎にアップパルス確認信号ＰUSまたはダウンパルス確認
信号ＰDSをカウントしたアップパルスカウントデータＤ
U およびダウンパルスカウントデータＤD を出力するた
め、メモリ装置２６はパルスカウントデータＤU ，ＤD
を記憶する。
ップパルス確認信号ＰUSまたはダウンパルス確認信号Ｐ
DSが供給されると、パルスカウント装置２５は所定時間
毎にアップパルス確認信号ＰUSまたはダウンパルス確認
信号ＰDSをカウントしたアップパルスカウントデータＤ
U およびダウンパルスカウントデータＤD を出力するた
め、メモリ装置２６はパルスカウントデータＤU ，ＤD
を記憶する。
【００３０】そして、演算装置２７はメモリ装置２６の
パルスカウントデータＤU ，ＤD に基づいて制御データ
ＤC を演算してメモリ装置２６に記憶させるので、この
制御データＤC に基づいた制御信号ＳC がデータ出力装
置２８から出力され、メモリ装置２６の各データはクリ
アされる。したがって、電子ボリューム３は供給される
音量信号ＳA を制御信号ＳC に基づいてアッテネートし
たアッテネート信号ＳAAを出力するので、スピーカ５か
らはアッテネート信号ＳAAに応じて音量を変化させた情
報が出力される。
パルスカウントデータＤU ，ＤD に基づいて制御データ
ＤC を演算してメモリ装置２６に記憶させるので、この
制御データＤC に基づいた制御信号ＳC がデータ出力装
置２８から出力され、メモリ装置２６の各データはクリ
アされる。したがって、電子ボリューム３は供給される
音量信号ＳA を制御信号ＳC に基づいてアッテネートし
たアッテネート信号ＳAAを出力するので、スピーカ５か
らはアッテネート信号ＳAAに応じて音量を変化させた情
報が出力される。
【００３１】なお、第１のサンプリング周期Ｓ11を４０
０μｓ、第２のサンプリング周期Ｓ 12を２ｍｓとした例
で説明したが、この値は一例であり、この値に限定され
るものではなく、入力パルスＰの最小幅（時間）、チャ
タリング部分ＰT の時間を考慮して決定するればよい。
また、操作部としてロータリパルスジェネレータ１を用
いた例で説明したが、例えばアップキーおよびダウンキ
ーによって構成され、アップキーまたはダウンキーを操
作することによってアップパルスＰU またはダウンパル
スＰD を出力する操作部であってもよい。さらに、複数
回を２回として説明したが、３回以上であってもよい。
０μｓ、第２のサンプリング周期Ｓ 12を２ｍｓとした例
で説明したが、この値は一例であり、この値に限定され
るものではなく、入力パルスＰの最小幅（時間）、チャ
タリング部分ＰT の時間を考慮して決定するればよい。
また、操作部としてロータリパルスジェネレータ１を用
いた例で説明したが、例えばアップキーおよびダウンキ
ーによって構成され、アップキーまたはダウンキーを操
作することによってアップパルスＰU またはダウンパル
スＰD を出力する操作部であってもよい。さらに、複数
回を２回として説明したが、３回以上であってもよい。
【００３２】
【発明の効果】以上のように、この発明によれば、第1
のサンプリング周期で入力信号をサンプリングし、前記
第1のサンプリング周期でサンプリングされたサンプリ
ング値が複数回連続して所定値となった場合に入力パル
スと判定し、入力信号が前記第1のサンプリング周期で
入力パルスと判定された後の入力信号に対するサンプリ
ング周期を第1のサンプリング周期より長い周期の第2の
サンプリング周期に設定して前記第2のサンプリング周
期で入力信号をサンプリングするとともに、入力信号が
前記第2のサンプリング周期でサンプリングされた後の
次の入力信号に対するサンプリング周期を前記第1のサ
ンプリング周期に戻して入力信号をサンプリングするよ
うにしたので、入力パルスの後端に発生するチャタリン
グ部分を無視することができる。したがって、入力パル
スを正確に検出することができる。
のサンプリング周期で入力信号をサンプリングし、前記
第1のサンプリング周期でサンプリングされたサンプリ
ング値が複数回連続して所定値となった場合に入力パル
スと判定し、入力信号が前記第1のサンプリング周期で
入力パルスと判定された後の入力信号に対するサンプリ
ング周期を第1のサンプリング周期より長い周期の第2の
サンプリング周期に設定して前記第2のサンプリング周
期で入力信号をサンプリングするとともに、入力信号が
前記第2のサンプリング周期でサンプリングされた後の
次の入力信号に対するサンプリング周期を前記第1のサ
ンプリング周期に戻して入力信号をサンプリングするよ
うにしたので、入力パルスの後端に発生するチャタリン
グ部分を無視することができる。したがって、入力パル
スを正確に検出することができる。
【図１】この発明を適用した電子ボリューム可変装置の
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
【図２】入力パルス検出処理のフローチャートである。
【図３】入力パルス検出を説明するための波形図であ
る。
る。
【図４】この発明を適用して電子ボリューム可変装置の
構成の他の例を示すブロック図である。
構成の他の例を示すブロック図である。
【図５】従来の入力パルス検出方法を説明するための波
形図である。
形図である。
Ｐ 入力パルス ＰT チャタリング部分 Ｓ11 第１のサンプリング周期 Ｓ12 第２のサンプリング周期
Claims (1)
- 【請求項１】第1のサンプリング周期で入力信号をサン
プリングし、前記第1のサンプリング周期でサンプリン
グされたサンプリング値が複数回連続して所定値となっ
た場合に入力パルスと判定し、入力信号が前記第1のサ
ンプリング周期で入力パルスと判定された後の入力信号
に対するサンプリング周期を第1のサンプリング周期よ
り長い周期の第2のサンプリング周期に設定して前記第2
のサンプリング周期で入力信号をサンプリングするとと
もに、入力信号が前記第2のサンプリング周期でサンプ
リングされた後の次の入力信号に対するサンプリング周
期を前記第1のサンプリング周期に戻して入力信号をサ
ンプリングするようにした、ことを特徴とする入力パル
ス検出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27536391A JP3301771B2 (ja) | 1991-10-23 | 1991-10-23 | 入力パルス検出方法 |
| US07/889,145 US5317558A (en) | 1991-10-09 | 1992-05-27 | Electronic volume varying apparatus restricted by muting mode |
| DE4219367A DE4219367C2 (de) | 1991-10-09 | 1992-06-12 | Elektronische Steuervorrichtung zur Veränderung der Lautstärke |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27536391A JP3301771B2 (ja) | 1991-10-23 | 1991-10-23 | 入力パルス検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327430A JPH05327430A (ja) | 1993-12-10 |
| JP3301771B2 true JP3301771B2 (ja) | 2002-07-15 |
Family
ID=17554438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27536391A Expired - Fee Related JP3301771B2 (ja) | 1991-10-09 | 1991-10-23 | 入力パルス検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010169555A (ja) | 2009-01-23 | 2010-08-05 | Sanyo Electric Co Ltd | パルス周期計測方法 |
-
1991
- 1991-10-23 JP JP27536391A patent/JP3301771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327430A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003084970A (ja) | 乱数発生方法及び装置 | |
| US7620135B2 (en) | Data processing apparatus that identifies a communication clock frequency | |
| JP3301771B2 (ja) | 入力パルス検出方法 | |
| JPH0946361A (ja) | シリアルデータ伝送装置及びその制御方法 | |
| JP2002351813A5 (ja) | ||
| US5404320A (en) | Autocorrelation processing method and apparatus | |
| JP2005535029A5 (ja) | ||
| JP3120594B2 (ja) | 同期信号検出装置 | |
| JPS60225067A (ja) | 車速検出方法 | |
| JPH05157847A (ja) | ランダムパルス計測装置およびその計測装置を備えた放射線計測装置 | |
| JPH1165893A (ja) | ウオッチドッグタイムアウト検出時リセット方式 | |
| JP2697687B2 (ja) | モデム制御信号サンプリング方法及びそれを適用した通信システム | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2871253B2 (ja) | スキュー補正機能をもつタイミング発生器 | |
| JPH0791981A (ja) | パルス入力信号のノイズ除去回路 | |
| JP2601172B2 (ja) | クロック信号の余剰パルス検出回路 | |
| JP2001274848A (ja) | パルス信号受信装置 | |
| KR0167309B1 (ko) | 메모리소자의 컬럼제어 장치 및 방법 | |
| JPS6075141A (ja) | シリアル信号サンプリング方法 | |
| JPH0479199B2 (ja) | ||
| JP2001285272A (ja) | 信号受信装置 | |
| EP1164496A2 (en) | Method and device for correlating signals | |
| JP2002217882A (ja) | フレーム同期回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPH0141943B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |