JP3295363B2 - スイッチングトランジスタ用駆動回路 - Google Patents
スイッチングトランジスタ用駆動回路Info
- Publication number
- JP3295363B2 JP3295363B2 JP36233397A JP36233397A JP3295363B2 JP 3295363 B2 JP3295363 B2 JP 3295363B2 JP 36233397 A JP36233397 A JP 36233397A JP 36233397 A JP36233397 A JP 36233397A JP 3295363 B2 JP3295363 B2 JP 3295363B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- circuit
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、DC-DC スイッチン
グコンバータの電力トランジスタのように高い周波数で
オン、オフされるスイッチングトランジスタの駆動回路
に関する。
グコンバータの電力トランジスタのように高い周波数で
オン、オフされるスイッチングトランジスタの駆動回路
に関する。
【０００２】
【従来の技術】スイッチングトランジスタとしては、駆
動電力を少なくしスイッチ速度を速くする必要性からＭ
ＯＳトランジスタが多用されており、従来は図３の回路
図に示すような駆動回路が用いられている。電源端子３
に接続する高電源ライン４と接地されている低電源ライ
ン５間には、第１のトランジスタＱ１と第２のトランジ
スタＱ２が直列接続されており、トランジスタＱ１、Ｑ
２の接続点に出力端子２が接続する。電源端子３には、
電源電圧ＶCCが加えられる。トランジスタＱ２３は、ト
ランジスタＱ１と共にダーリントン回路を形成してお
り、ベースは定電流源Ｓ１１を介して電源端子３に接続
する。また、コレクタは電源端子３に接続する。トラン
ジスタＱ２０、Ｑ２１がトランジスタＱ２３のベースと
低電源ライン５間に直列接続され、トランジスタＱ２
０、Ｑ２１の接続点がトランジスタＱ２のベースに接続
する。電源端子３に接続する定電流源Ｓ１０には、トラ
ンジスタＱ２０のベース、トランジスタＱ２２のコレク
タが接続し、トランジスタＱ２２のエミッタは接地され
る。トランジスタＱ２１、Ｑ２２のベースは、夫々抵抗
Ｒ１１、抵抗Ｒ１０を介して入力端子１に接続する。こ
の駆動回路では、出力端子２にハイレベルの出力電圧Ｖ
OUT を得る場合には入力端子１にハイレベルの入力電圧
が加えられ、ローレベルの出力電圧ＶOUT を得る場合に
はローレベルの入力電圧が加えられる。出力電流ＩOUT
は図示した方向に流れる。
動電力を少なくしスイッチ速度を速くする必要性からＭ
ＯＳトランジスタが多用されており、従来は図３の回路
図に示すような駆動回路が用いられている。電源端子３
に接続する高電源ライン４と接地されている低電源ライ
ン５間には、第１のトランジスタＱ１と第２のトランジ
スタＱ２が直列接続されており、トランジスタＱ１、Ｑ
２の接続点に出力端子２が接続する。電源端子３には、
電源電圧ＶCCが加えられる。トランジスタＱ２３は、ト
ランジスタＱ１と共にダーリントン回路を形成してお
り、ベースは定電流源Ｓ１１を介して電源端子３に接続
する。また、コレクタは電源端子３に接続する。トラン
ジスタＱ２０、Ｑ２１がトランジスタＱ２３のベースと
低電源ライン５間に直列接続され、トランジスタＱ２
０、Ｑ２１の接続点がトランジスタＱ２のベースに接続
する。電源端子３に接続する定電流源Ｓ１０には、トラ
ンジスタＱ２０のベース、トランジスタＱ２２のコレク
タが接続し、トランジスタＱ２２のエミッタは接地され
る。トランジスタＱ２１、Ｑ２２のベースは、夫々抵抗
Ｒ１１、抵抗Ｒ１０を介して入力端子１に接続する。こ
の駆動回路では、出力端子２にハイレベルの出力電圧Ｖ
OUT を得る場合には入力端子１にハイレベルの入力電圧
が加えられ、ローレベルの出力電圧ＶOUT を得る場合に
はローレベルの入力電圧が加えられる。出力電流ＩOUT
は図示した方向に流れる。
【０００３】図４は、図３の駆動回路の出力端子２にお
ける電圧、電流波形図である。駆動回路に要求される特
性は、容量性の負荷であるＭＯＳトランジスタのゲート
電圧を速く立ち上げること及びそのゲート電圧を電源電
圧ＶCCに近づけることである。また、消費電力は少なく
する必要がある。これは、ＭＯＳトランジスタを高速で
スイッチし、しかも駆動回路の電源電圧を低くし、消費
電力を節減する必要性から要求される。負荷であるＭＯ
Ｓトランジスタの等価的な容量Ｃ、出力電圧ＶOUT 、出
力電流ＩOUT 、出力電圧ＶOUT が得られるまでの時間ｔ
の関係は（１）式で表される。 ＶOUT ＝ＩOUT ・ｔ／Ｃ （１） 従って、出力電圧ＶOUT 、つまりゲート電圧の立ち上が
り速度を速くするためには、駆動回路の出力電流ＩOUT
を大きくすることが必要である。
ける電圧、電流波形図である。駆動回路に要求される特
性は、容量性の負荷であるＭＯＳトランジスタのゲート
電圧を速く立ち上げること及びそのゲート電圧を電源電
圧ＶCCに近づけることである。また、消費電力は少なく
する必要がある。これは、ＭＯＳトランジスタを高速で
スイッチし、しかも駆動回路の電源電圧を低くし、消費
電力を節減する必要性から要求される。負荷であるＭＯ
Ｓトランジスタの等価的な容量Ｃ、出力電圧ＶOUT 、出
力電流ＩOUT 、出力電圧ＶOUT が得られるまでの時間ｔ
の関係は（１）式で表される。 ＶOUT ＝ＩOUT ・ｔ／Ｃ （１） 従って、出力電圧ＶOUT 、つまりゲート電圧の立ち上が
り速度を速くするためには、駆動回路の出力電流ＩOUT
を大きくすることが必要である。
【０００４】図３の回路における出力電圧ＶOUT の立ち
上がり時の出力電流ＩOUT は、定電流源Ｓ１１で設定さ
れたバイアス電流をトランジスタＱ２３、トランジスタ
Ｑ１で２段の電流増幅を行ったものである。２段の電流
増幅を行うので消費電力は節減できるが、出力電圧Ｖ
OUT はトランジスタＱ２３及びトランジスタＱ１のベー
ス・エミッタ間電圧の和並びに定電流源Ｓ１１の電圧降
下分の和だけ電源電圧ＶCCから低い電圧になる。ベース
・エミッタ間電圧を０．７Ｖ、定電流源Ｓ１１の電圧降
下分を０．３Ｖとすると、出力電圧ＶOUT は電源電圧Ｖ
CCよりも１．７Ｖ程度低くなる。このことにより、高い
出力電圧ＶOUT を得るためには電源電圧ＶCCを高くしな
ければならない欠点がある。トランジスタＱ１のベース
に定電流源を接続して電流増幅を１段にすれば、出力電
圧ＶOUT は電源電圧ＶCCから１Ｖ程度の低下に止まる
が、定電流源の電流の設定値、つまりバイアス電流が大
きくなるので消費電力も大きくなる欠点が新たに生ず
る。
上がり時の出力電流ＩOUT は、定電流源Ｓ１１で設定さ
れたバイアス電流をトランジスタＱ２３、トランジスタ
Ｑ１で２段の電流増幅を行ったものである。２段の電流
増幅を行うので消費電力は節減できるが、出力電圧Ｖ
OUT はトランジスタＱ２３及びトランジスタＱ１のベー
ス・エミッタ間電圧の和並びに定電流源Ｓ１１の電圧降
下分の和だけ電源電圧ＶCCから低い電圧になる。ベース
・エミッタ間電圧を０．７Ｖ、定電流源Ｓ１１の電圧降
下分を０．３Ｖとすると、出力電圧ＶOUT は電源電圧Ｖ
CCよりも１．７Ｖ程度低くなる。このことにより、高い
出力電圧ＶOUT を得るためには電源電圧ＶCCを高くしな
ければならない欠点がある。トランジスタＱ１のベース
に定電流源を接続して電流増幅を１段にすれば、出力電
圧ＶOUT は電源電圧ＶCCから１Ｖ程度の低下に止まる
が、定電流源の電流の設定値、つまりバイアス電流が大
きくなるので消費電力も大きくなる欠点が新たに生ず
る。
【０００５】
【発明が解決しようとする課題】本発明の課題は、電源
電圧を高くすることなく出力電圧を高くでき、しかも消
費電力をほとんど増加する必要のないスイッチングトラ
ンジスタ用駆動回路を提供することにある。
電圧を高くすることなく出力電圧を高くでき、しかも消
費電力をほとんど増加する必要のないスイッチングトラ
ンジスタ用駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明のスイッチングト
ランジスタ用駆動回路は、高電源ラインと低電源ライン
間に直列接続され、トーテムポール形の出力回路を形成
する第１と第２のトランジスタ、高電源ライン側の第１
のトランジスタのベースに接続され、そのベース電流を
供給する第３のトランジスタ、第３のトランジスタのベ
ースと低電源ライン間に順次接続する第１のスイッチ回
路、第２のスイッチ回路、定電流回路を有しており、ハ
イレベルの出力電圧を得るための入力電圧が加えられた
場合、第１のスイッチ回路と入力電圧を検出する第２の
スイッチ回路が共に導通して第３のトランジスタのベー
スと定電流回路が接続されることによりそのベースに定
電流回路で設定された電流が流れ、出力電圧がハイレベ
ルに到達した時には第１のスイッチ回路は非導通になる
ことにより第３のトランジスタのベースの該定電流回路
で設定された電流がなくなることを特徴とする。
ランジスタ用駆動回路は、高電源ラインと低電源ライン
間に直列接続され、トーテムポール形の出力回路を形成
する第１と第２のトランジスタ、高電源ライン側の第１
のトランジスタのベースに接続され、そのベース電流を
供給する第３のトランジスタ、第３のトランジスタのベ
ースと低電源ライン間に順次接続する第１のスイッチ回
路、第２のスイッチ回路、定電流回路を有しており、ハ
イレベルの出力電圧を得るための入力電圧が加えられた
場合、第１のスイッチ回路と入力電圧を検出する第２の
スイッチ回路が共に導通して第３のトランジスタのベー
スと定電流回路が接続されることによりそのベースに定
電流回路で設定された電流が流れ、出力電圧がハイレベ
ルに到達した時には第１のスイッチ回路は非導通になる
ことにより第３のトランジスタのベースの該定電流回路
で設定された電流がなくなることを特徴とする。
【０００７】
【発明の実施の形態】本発明のスイッチングトランジス
タ用駆動回路は、出力端子にハイレベルの出力電圧を得
る場合にはその立ち上がり時に第１のトランジスタに大
きなベース電流が供給されて大きな出力電流が得られ
る。第１のトランジスタのベース電流は定電流源の役割
をする第３のトランジスタから供給されるが、ハイレベ
ルの出力電圧を得る場合には第３のトランジスタのベー
ス電流が増加することにより、第１のトランジスタに大
きなベース電流を流すことができる。第３のトランジス
タのベース電流は、出力電圧がローレベルからハイレベ
ルに立ち上がる時だけ増加するので消費電力は従来の駆
動回路と比較して大差ない。また、第１のトランジスタ
のベース電流は定電流源の役割をする第３のトランジス
タから供給されて電流増幅が１段で行われるので、出力
電圧と電源電圧の差が１Ｖ程度まで小さくなり電源電圧
を低くできる。
タ用駆動回路は、出力端子にハイレベルの出力電圧を得
る場合にはその立ち上がり時に第１のトランジスタに大
きなベース電流が供給されて大きな出力電流が得られ
る。第１のトランジスタのベース電流は定電流源の役割
をする第３のトランジスタから供給されるが、ハイレベ
ルの出力電圧を得る場合には第３のトランジスタのベー
ス電流が増加することにより、第１のトランジスタに大
きなベース電流を流すことができる。第３のトランジス
タのベース電流は、出力電圧がローレベルからハイレベ
ルに立ち上がる時だけ増加するので消費電力は従来の駆
動回路と比較して大差ない。また、第１のトランジスタ
のベース電流は定電流源の役割をする第３のトランジス
タから供給されて電流増幅が１段で行われるので、出力
電圧と電源電圧の差が１Ｖ程度まで小さくなり電源電圧
を低くできる。
【０００８】
【実施例】以下、本発明のスイッチングトランジスタ用
駆動回路の実施例を示す基本的な回路図である図１を参
照しながら説明する。なお、図３と共通する部分は同一
符号を付与してある。電源端子３に接続する高電源ライ
ン４と接地される低電源ライン５間には、ＮＰＮ形の第
１のトランジスタＱ１と第２のトランジスタＱ２が直列
接続され、トーテムポール形の出力回路を形成してい
る。トランジスタＱ１、Ｑ２の接続点に出力端子２が接
続し、電源端子３には電源電圧ＶCCが加えられる。ＰＮ
Ｐ形の第３のトランジスタＱ３は、コレクタをトランジ
スタＱ１のベース、エミッタを電源端子３、ベースを抵
抗Ｒ３を介してＰＮＰ形のトランジスタＱ１５のベース
に接続されている。トランジスタＱ３は定電流源の役割
をしており、トランジスタＱ１５のコレクタ及びベース
に接続する定電流源Ｓ５と抵抗Ｒ３で設定されたベース
電流がバイアス電流として流れる。
駆動回路の実施例を示す基本的な回路図である図１を参
照しながら説明する。なお、図３と共通する部分は同一
符号を付与してある。電源端子３に接続する高電源ライ
ン４と接地される低電源ライン５間には、ＮＰＮ形の第
１のトランジスタＱ１と第２のトランジスタＱ２が直列
接続され、トーテムポール形の出力回路を形成してい
る。トランジスタＱ１、Ｑ２の接続点に出力端子２が接
続し、電源端子３には電源電圧ＶCCが加えられる。ＰＮ
Ｐ形の第３のトランジスタＱ３は、コレクタをトランジ
スタＱ１のベース、エミッタを電源端子３、ベースを抵
抗Ｒ３を介してＰＮＰ形のトランジスタＱ１５のベース
に接続されている。トランジスタＱ３は定電流源の役割
をしており、トランジスタＱ１５のコレクタ及びベース
に接続する定電流源Ｓ５と抵抗Ｒ３で設定されたベース
電流がバイアス電流として流れる。
【０００９】トランジスタＱ３のベースと低電源ライン
５間には、第１のスイッチ回路ＳＷ１、第２のスイッチ
回路ＳＷ２、定電流回路Ｓ１が順次直列に接続されてい
る。インバータＡ１には入力端子１が接続され、トラン
ジスタＱ２のベースに接続する出力側には入力端子１に
加えられる入力電圧を反転した電圧が得られる。スイッ
チ回路ＳＷ１は、出力電圧ＶOUT がハイレベルになった
時に非導通になるが、その他の時は導通している。スイ
ッチ回路ＳＷ２は、出力電圧ＶOUT をハイレベルにする
入力電圧が入力端子１に加えられた時にその状態を検出
して導通する。
５間には、第１のスイッチ回路ＳＷ１、第２のスイッチ
回路ＳＷ２、定電流回路Ｓ１が順次直列に接続されてい
る。インバータＡ１には入力端子１が接続され、トラン
ジスタＱ２のベースに接続する出力側には入力端子１に
加えられる入力電圧を反転した電圧が得られる。スイッ
チ回路ＳＷ１は、出力電圧ＶOUT がハイレベルになった
時に非導通になるが、その他の時は導通している。スイ
ッチ回路ＳＷ２は、出力電圧ＶOUT をハイレベルにする
入力電圧が入力端子１に加えられた時にその状態を検出
して導通する。
【００１０】次に、このように構成された駆動回路の動
作を説明する。出力電圧ＶOUT をローレベルからハイレ
ベルにするための入力電圧が入力端子１に加えられた
時、トランジスタＱ２はオフし、スイッチ回路ＳＷ１、
スイッチ回路ＳＷ２は導通する。入力電圧はハイレベル
である。そしてトランジスタＱ３のベースには、定電流
回路Ｓ１で設定された電流が流れるので、トランジスタ
Ｑ１には大きなベース電流が流れる。従って、大きな出
力電流ＩOUT が流れ、出力電圧ＶOUT は急速に立ち上が
ってハイレベルになる。出力電圧ＶOUT がハイレベルに
なると、スイッチ回路ＳＷ１は非導通になり、トランジ
スタＱ３のベースの定電流回路Ｓ１による電流はなくな
る。出力端子２の負荷がＭＯＳトランジスタのように容
量性の負荷の場合には、出力電圧ＶOUT がハイレベルに
なった後では出力電流ＩOUT が流れないのでトランジス
タＱ１のベース電流もほとんど流れなくなる。
作を説明する。出力電圧ＶOUT をローレベルからハイレ
ベルにするための入力電圧が入力端子１に加えられた
時、トランジスタＱ２はオフし、スイッチ回路ＳＷ１、
スイッチ回路ＳＷ２は導通する。入力電圧はハイレベル
である。そしてトランジスタＱ３のベースには、定電流
回路Ｓ１で設定された電流が流れるので、トランジスタ
Ｑ１には大きなベース電流が流れる。従って、大きな出
力電流ＩOUT が流れ、出力電圧ＶOUT は急速に立ち上が
ってハイレベルになる。出力電圧ＶOUT がハイレベルに
なると、スイッチ回路ＳＷ１は非導通になり、トランジ
スタＱ３のベースの定電流回路Ｓ１による電流はなくな
る。出力端子２の負荷がＭＯＳトランジスタのように容
量性の負荷の場合には、出力電圧ＶOUT がハイレベルに
なった後では出力電流ＩOUT が流れないのでトランジス
タＱ１のベース電流もほとんど流れなくなる。
【００１１】ハイレベルの出力電圧ＶOUT は、トランジ
スタＱ１のベース・エミッタ間電圧とトランジスタＱ３
のエミッタ・コレクタ間電圧の和だけ電源電圧ＶCCより
も低くなる。この和の電圧は１Ｖ程度であるから、出力
電圧ＶOUT は（ＶCC−１）程度になる。出力電圧ＶOUT
をハイレベルからローレベルにするためには、入力端子
１にローレベルの入力電圧を加えることによりトランジ
スタＱ２をオンする。その際、スイッチ回路ＳＷ１は導
通するが入力電圧を検出するスイッチ回路ＳＷ２が非導
通になるので、定電流回路Ｓ１の出力電流ＩOUT への影
響はない。
スタＱ１のベース・エミッタ間電圧とトランジスタＱ３
のエミッタ・コレクタ間電圧の和だけ電源電圧ＶCCより
も低くなる。この和の電圧は１Ｖ程度であるから、出力
電圧ＶOUT は（ＶCC−１）程度になる。出力電圧ＶOUT
をハイレベルからローレベルにするためには、入力端子
１にローレベルの入力電圧を加えることによりトランジ
スタＱ２をオンする。その際、スイッチ回路ＳＷ１は導
通するが入力電圧を検出するスイッチ回路ＳＷ２が非導
通になるので、定電流回路Ｓ１の出力電流ＩOUT への影
響はない。
【００１２】図２は本発明のスイッチングトランジスタ
用駆動回路の他の実施例を示す回路図であり、図１と同
一部分は同じ符号を付与してある。第１のトランジスタ
Ｑ１、第２のトランジスタＱ２、第３のトランジスタＱ
３間の接続は図１と同じである。定電流源の役割をする
トランジスタＱ３のベースは抵抗Ｒ１、電圧源Ｅ１を経
て接地される。第１のスイッチ回路ＳＷ１は、差動対を
形成する第４のトランジスタＱ４、第５のトランジスタ
Ｑ５により形成され、トランジスタＱ４のコレクタがト
ランジスタＱ３のベース、トランジスタＱ５のコレクタ
が電源端子３に接続される。トランジスタＱ４のベース
は電圧源Ｅ４を経て電源端子３に接続され、トランジス
タＱ５のベースはトランジスタＱ１のエミッタと出力端
子２に接続する。
用駆動回路の他の実施例を示す回路図であり、図１と同
一部分は同じ符号を付与してある。第１のトランジスタ
Ｑ１、第２のトランジスタＱ２、第３のトランジスタＱ
３間の接続は図１と同じである。定電流源の役割をする
トランジスタＱ３のベースは抵抗Ｒ１、電圧源Ｅ１を経
て接地される。第１のスイッチ回路ＳＷ１は、差動対を
形成する第４のトランジスタＱ４、第５のトランジスタ
Ｑ５により形成され、トランジスタＱ４のコレクタがト
ランジスタＱ３のベース、トランジスタＱ５のコレクタ
が電源端子３に接続される。トランジスタＱ４のベース
は電圧源Ｅ４を経て電源端子３に接続され、トランジス
タＱ５のベースはトランジスタＱ１のエミッタと出力端
子２に接続する。
【００１３】第２のスイッチ回路ＳＷ２は、差動対を形
成する第６のトランジスタＱ６、第７のトランジスタＱ
７により形成され、トランジスタＱ６のコレクタが電源
端子３、トランジスタＱ７のコレクタがトランジスタＱ
４、Ｑ５の共通接続されたエミッタに接続される。トラ
ンジスタＱ６のベースは電圧源Ｅ３を経て接地され、ト
ランジスタＱ７のベースは入力端子１に接続される。定
電流回路Ｓ１は、トランジスタＱ８、抵抗Ｒ２、電圧源
Ｅ２により形成される。トランジスタＱ８のベースは抵
抗Ｒ２、電圧源Ｅ２を経て接地され、エミッタも接地さ
れ、コレクタはトランジスタＱ６、Ｑ７の共通接続され
たエミッタに接続されている。
成する第６のトランジスタＱ６、第７のトランジスタＱ
７により形成され、トランジスタＱ６のコレクタが電源
端子３、トランジスタＱ７のコレクタがトランジスタＱ
４、Ｑ５の共通接続されたエミッタに接続される。トラ
ンジスタＱ６のベースは電圧源Ｅ３を経て接地され、ト
ランジスタＱ７のベースは入力端子１に接続される。定
電流回路Ｓ１は、トランジスタＱ８、抵抗Ｒ２、電圧源
Ｅ２により形成される。トランジスタＱ８のベースは抵
抗Ｒ２、電圧源Ｅ２を経て接地され、エミッタも接地さ
れ、コレクタはトランジスタＱ６、Ｑ７の共通接続され
たエミッタに接続されている。
【００１４】第３のトランジスタＱ３のコレクタは、ト
ランジスタＱ１０のコレクタ、エミッタ間を経て接地さ
れる。定電流源Ｓ２、トランジスタＱ１３、トランジス
タＱ１１が高電源ライン４と低電源ライン５間に直列接
続されている。定電流源Ｓ３、トランジスタＱ１２が高
電源ライン４と低電源ライン５間に直列接続されてい
る。ダイオード接続されたトランジスタＱ１４が、出力
端子２とトランジスタＱ１３のコレクタ間に接続され、
トランジスタＱ１３のベースがトランジスタＱ１２のコ
レクタ、トランジスタＱ２のベースがトランジスタＱ１
１のコレクタとトランジスタＱ１３のエミッタ間に接続
される。
ランジスタＱ１０のコレクタ、エミッタ間を経て接地さ
れる。定電流源Ｓ２、トランジスタＱ１３、トランジス
タＱ１１が高電源ライン４と低電源ライン５間に直列接
続されている。定電流源Ｓ３、トランジスタＱ１２が高
電源ライン４と低電源ライン５間に直列接続されてい
る。ダイオード接続されたトランジスタＱ１４が、出力
端子２とトランジスタＱ１３のコレクタ間に接続され、
トランジスタＱ１３のベースがトランジスタＱ１２のコ
レクタ、トランジスタＱ２のベースがトランジスタＱ１
１のコレクタとトランジスタＱ１３のエミッタ間に接続
される。
【００１５】インバータＡ１に接続する入力端子１は、
抵抗Ｒ５を経てトランジスタＱ１１のベース、抵抗Ｒ６
を経てトランジスタＱ１２のベースに夫々接続する。ま
た、入力端子１はトランジスタＱ７のベースに接続す
る。インバータＡ１の出力側は、抵抗Ｒ４を経てトラン
ジスタＱ１０のベースに接続する。抵抗Ｒ４、Ｒ５、Ｒ
６は、バイアス抵抗である。トランジスタＱ１のベース
電流は、トランジスタＱ３のベース電流とその電流増幅
率により設定される。トランジスタＱ３のベース電流に
おいて、バイアス電流は電圧源Ｅ１、抵抗Ｒ１により設
定される。電圧源Ｅ４は第１の基準電圧、電圧源Ｅ３は
第２の基準電圧を供給する。インバータＡ１の出力側に
は、入力端子１に加えられる入力電圧の反転した電圧が
得られる。
抵抗Ｒ５を経てトランジスタＱ１１のベース、抵抗Ｒ６
を経てトランジスタＱ１２のベースに夫々接続する。ま
た、入力端子１はトランジスタＱ７のベースに接続す
る。インバータＡ１の出力側は、抵抗Ｒ４を経てトラン
ジスタＱ１０のベースに接続する。抵抗Ｒ４、Ｒ５、Ｒ
６は、バイアス抵抗である。トランジスタＱ１のベース
電流は、トランジスタＱ３のベース電流とその電流増幅
率により設定される。トランジスタＱ３のベース電流に
おいて、バイアス電流は電圧源Ｅ１、抵抗Ｒ１により設
定される。電圧源Ｅ４は第１の基準電圧、電圧源Ｅ３は
第２の基準電圧を供給する。インバータＡ１の出力側に
は、入力端子１に加えられる入力電圧の反転した電圧が
得られる。
【００１６】次に、このように構成された図２の駆動回
路の動作を説明する。出力電圧ＶOUT をローレベルから
ハイレベルにするためのハイレベルの入力電圧が入力端
子１に加えられた時、トランジスタＱ１０はオフし、ト
ランジスタＱ１１、Ｑ１２はオンする。また、トランジ
スタＱ２はオフする。第１のスイッチ回路ＳＷ１では、
電圧源Ｅ４の第１の基準電圧と出力電圧ＶOUT が比較さ
れ、出力電圧ＶOUT が電圧源Ｅ４の電圧以下の時にトラ
ンジスタＱ４がオンし、トランジスタＱ５はオフしてい
る。この状態が第１のスイッチ回路ＳＷ１の導通状態で
あり、トランジスタＱ３のベースが第２のスイッチ回路
ＳＷ２に接続されている。
路の動作を説明する。出力電圧ＶOUT をローレベルから
ハイレベルにするためのハイレベルの入力電圧が入力端
子１に加えられた時、トランジスタＱ１０はオフし、ト
ランジスタＱ１１、Ｑ１２はオンする。また、トランジ
スタＱ２はオフする。第１のスイッチ回路ＳＷ１では、
電圧源Ｅ４の第１の基準電圧と出力電圧ＶOUT が比較さ
れ、出力電圧ＶOUT が電圧源Ｅ４の電圧以下の時にトラ
ンジスタＱ４がオンし、トランジスタＱ５はオフしてい
る。この状態が第１のスイッチ回路ＳＷ１の導通状態で
あり、トランジスタＱ３のベースが第２のスイッチ回路
ＳＷ２に接続されている。
【００１７】第２のスイッチ回路ＳＷ２では、電圧源Ｅ
３の第２の基準電圧と入力電圧が比較され、ハイレベル
の入力電圧が加えられる時にはトランジスタＱ７がオン
し、トランジスタＱ６はオフする。この状態が第２のス
イッチ回路ＳＷ２の導通状態であり、この時スイッチ回
路ＳＷ１の導通状態と合わせてトランジスタＱ３のベー
スが定電流回路Ｓ１に接続される。そして、トランジス
タＱ３のベース電流として主に定電流回路Ｓ１で設定さ
れた電流が流れる。従って、トランジスタＱ１のベース
電流としてトランジスタＱ３から大きな電流が供給さ
れ、トランジスタＱ１により１段の電流増幅が行われた
出力電流ＩOUT が出力端子２に流れる。
３の第２の基準電圧と入力電圧が比較され、ハイレベル
の入力電圧が加えられる時にはトランジスタＱ７がオン
し、トランジスタＱ６はオフする。この状態が第２のス
イッチ回路ＳＷ２の導通状態であり、この時スイッチ回
路ＳＷ１の導通状態と合わせてトランジスタＱ３のベー
スが定電流回路Ｓ１に接続される。そして、トランジス
タＱ３のベース電流として主に定電流回路Ｓ１で設定さ
れた電流が流れる。従って、トランジスタＱ１のベース
電流としてトランジスタＱ３から大きな電流が供給さ
れ、トランジスタＱ１により１段の電流増幅が行われた
出力電流ＩOUT が出力端子２に流れる。
【００１８】このことにより、出力電圧ＶOUT は急速に
立ち上がりハイレベルになる。出力電圧ＶOUT がハイレ
ベルになり第１の基準電圧を越えると、第５のトランジ
スタＱ５がオンし、トランジスタＱ４はオフし、スイッ
チ回路ＳＷ１は非導通状態になる。そして、トランジス
タＱ３のベース電流はバイアス電流だけになる。なお、
容量性の負荷の場合は出力電圧ＶOUT がハイレベルにな
った後は出力電流ＩOUT が流れないからトランジスタＱ
１のベース電流もほとんど流れない。ハイレベルの出力
電圧ＶOUT は、トランジスタＱ１のベース・エミッタ間
電圧とトランジスタＱ３のエミッタ・コレクタ間電圧の
和だけ電源電圧ＶCCよりも低くなる。この和の電圧は１
Ｖ程度であるから、出力電圧ＶOUT は（ＶCC−１）程度
になる。
立ち上がりハイレベルになる。出力電圧ＶOUT がハイレ
ベルになり第１の基準電圧を越えると、第５のトランジ
スタＱ５がオンし、トランジスタＱ４はオフし、スイッ
チ回路ＳＷ１は非導通状態になる。そして、トランジス
タＱ３のベース電流はバイアス電流だけになる。なお、
容量性の負荷の場合は出力電圧ＶOUT がハイレベルにな
った後は出力電流ＩOUT が流れないからトランジスタＱ
１のベース電流もほとんど流れない。ハイレベルの出力
電圧ＶOUT は、トランジスタＱ１のベース・エミッタ間
電圧とトランジスタＱ３のエミッタ・コレクタ間電圧の
和だけ電源電圧ＶCCよりも低くなる。この和の電圧は１
Ｖ程度であるから、出力電圧ＶOUT は（ＶCC−１）程度
になる。
【００１９】出力電圧ＶOUT をハイレベルからローレベ
ルにするためには、入力端子１にローレベルの入力電圧
を加えることにより、トランジスタＱ１０をオンし、ト
ランジスタＱ１１、Ｑ１２をオフする。トランジスタＱ
１３がオンし、さらにダイオード接続されたトランジス
タＱ１４を経て負荷の電荷が逆方向の出力電流ＩOUT と
してトランジスタＱ２のベースに流れるので、トランジ
スタＱ２は速やかにオンする。そして、出力電流ＩOUT
がトランジスタＱ２を流れ去ることにより、出力電圧Ｖ
OUT はハイレベルからローレベルになる。その際、スイ
ッチ回路ＳＷ１はトランジスタＱ４がオンし、トランジ
スタＱ５がオフして導通状態になるが、スイッチ回路Ｓ
Ｗ２はトランジスタＱ６がオンしトランジスタＱ７がオ
フして非導通状態になるので、定電流回路Ｓ１の出力電
流ＩOUT への影響はない。図２における実験では、電源
電圧ＶCCが１０Ｖの時に出力電圧ＶOUT を９．３Ｖにす
ることができた。図３の従来の回路では、電源電圧ＶCC
が１０Ｖの時出力電圧ＶOUT は８Ｖであった。消費電力
はほとんど差がなかった。なお、実施例の第２のスイッ
チ回路ＳＷ２においては、第２の基準電圧と入力電圧が
直接比較されたが、入力電圧に対応する別の電圧を比較
するようにしてもよい。
ルにするためには、入力端子１にローレベルの入力電圧
を加えることにより、トランジスタＱ１０をオンし、ト
ランジスタＱ１１、Ｑ１２をオフする。トランジスタＱ
１３がオンし、さらにダイオード接続されたトランジス
タＱ１４を経て負荷の電荷が逆方向の出力電流ＩOUT と
してトランジスタＱ２のベースに流れるので、トランジ
スタＱ２は速やかにオンする。そして、出力電流ＩOUT
がトランジスタＱ２を流れ去ることにより、出力電圧Ｖ
OUT はハイレベルからローレベルになる。その際、スイ
ッチ回路ＳＷ１はトランジスタＱ４がオンし、トランジ
スタＱ５がオフして導通状態になるが、スイッチ回路Ｓ
Ｗ２はトランジスタＱ６がオンしトランジスタＱ７がオ
フして非導通状態になるので、定電流回路Ｓ１の出力電
流ＩOUT への影響はない。図２における実験では、電源
電圧ＶCCが１０Ｖの時に出力電圧ＶOUT を９．３Ｖにす
ることができた。図３の従来の回路では、電源電圧ＶCC
が１０Ｖの時出力電圧ＶOUT は８Ｖであった。消費電力
はほとんど差がなかった。なお、実施例の第２のスイッ
チ回路ＳＷ２においては、第２の基準電圧と入力電圧が
直接比較されたが、入力電圧に対応する別の電圧を比較
するようにしてもよい。
【００２０】
【発明の効果】以上述べたように、本発明のスイッチン
グトランジスタ用駆動回路は出力電圧をローレベルから
ハイレベルにする時には大きな出力電流を流し、出力電
圧を立ち上げることができる。大きな出力電流は、定電
流源の役割をする第３のトランジスタのベース電流が出
力電圧の立ち上がりの時だけ増加することにより得られ
る。第３のトランジスタのベース電流の増加は出力電圧
の立ち上がりの時だけ発生し、第１のトランジスタに大
きなベース電流が供給される。このことにより、消費電
力は従来の回路に比較して大差ない。また、第３のトラ
ンジスタから供給される大きな電流は第１のトランジス
タにより１段の電流増幅が行われる回路構成なので、ハ
イレベルの出力電圧は電源電圧から１Ｖ程度低くなるだ
けであり、低い電源電圧を用い得る利点がある。
グトランジスタ用駆動回路は出力電圧をローレベルから
ハイレベルにする時には大きな出力電流を流し、出力電
圧を立ち上げることができる。大きな出力電流は、定電
流源の役割をする第３のトランジスタのベース電流が出
力電圧の立ち上がりの時だけ増加することにより得られ
る。第３のトランジスタのベース電流の増加は出力電圧
の立ち上がりの時だけ発生し、第１のトランジスタに大
きなベース電流が供給される。このことにより、消費電
力は従来の回路に比較して大差ない。また、第３のトラ
ンジスタから供給される大きな電流は第１のトランジス
タにより１段の電流増幅が行われる回路構成なので、ハ
イレベルの出力電圧は電源電圧から１Ｖ程度低くなるだ
けであり、低い電源電圧を用い得る利点がある。
【図１】 本発明のスイッチングトランジスタ用駆動回
路の実施例を示す回路図である。
路の実施例を示す回路図である。
【図２】 本発明のスイッチングトランジスタ用駆動回
路の他の実施例を示す回路図である。
路の他の実施例を示す回路図である。
【図３】 従来のスイッチングトランジスタ用駆動回路
の回路図である。
の回路図である。
【図４】 図３の電圧、電流波形図である。
１ 入力端子 ２ 出力端子 ３ 電源端子 Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｑ３ 第３のトランジスタ ＳＷ１ 第１のスイッチ回路 ＳＷ２ 第２のスイッチ回路
フロントページの続き (56)参考文献 特開 平８−18425（ＪＰ，Ａ) 特開 平６−85636（ＪＰ，Ａ) 特開 平３−109813（ＪＰ，Ａ) 特開 平８−33314（ＪＰ，Ａ) 特開 平５−102818（ＪＰ，Ａ) 特開 平７−263967（ＪＰ，Ａ) 特開 平３−283914（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 高電源ラインと低電源ライン間に直列接
続され、トーテムポール形の出力回路を形成する第１と
第２のトランジスタ、高電源ライン側の第１のトランジ
スタのベースに接続され、そのベース電流を供給する第
３のトランジスタ、第３のトランジスタのベースと低電
源ライン間に順次接続する第１のスイッチ回路、第２の
スイッチ回路、定電流回路を有しており、ハイレベルの
出力電圧を得るための入力電圧が加えられた場合、第１
のスイッチ回路と入力電圧を検出する第２のスイッチ回
路が共に導通して第３のトランジスタのベースと定電流
回路が接続されることによりそのベースに定電流回路で
設定された電流が流れ、出力電圧がハイレベルに到達し
た時には第１のスイッチ回路は非導通になることにより
第３のトランジスタのベースの該定電流回路で設定され
た電流がなくなることを特徴とするスイッチングトラン
ジスタ用駆動回路。 - 【請求項２】 第１のスイッチ回路は第１の差動対を形
成する第４と第５のトランジスタ、第２のスイッチ回路
は第２の差動対を形成する第６と第７のトランジスタに
より夫々形成され、第４と第５のトランジスタの共通接
続されたエミッタが第７のトランジスタのコレクタに接
続され、第６と第７のトランジスタの共通接続されたエ
ミッタが定電流回路に接続され、第１のスイッチ回路で
は第１の差動対の入力として加えられる第１の基準電圧
と出力電圧が比較され、第２のスイッチ回路では第２の
差動対の入力として加えられる第２の基準電圧と入力電
圧に対応する電圧が比較される請求項１のスイッチング
トランジスタ用駆動回路。 - 【請求項３】 第１のスイッチ回路は第１の差動対を形
成する第４と第５のトランジスタ、第２のスイッチ回路
は第２の差動対を形成する第６と第７のトランジスタに
より夫々形成され、第４のトランジスタのコレクタが第
３のトランジスタのベース、第５のトランジスタのコレ
クタが高電源ライン、第４と第５のトランジスタの共通
接続されたエミッタが第７のトランジスタのコレクタに
接続され、また第６のとトランジスタのコレクタが高電
源ライン、第６と第７のトランジスタの共通接続された
エミッタが定電流回路に接続され、第１のスイッチ回路
では第１の差動対の入力として加えられる第１の基準電
圧と出力電圧が比較され、第２のスイッチ回路では第２
の差動対の入力として加えられる第２の基準電圧と入力
電圧に対応する電圧が比較される請求項１のスイッチン
グトランジスタ用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36233397A JP3295363B2 (ja) | 1997-12-12 | 1997-12-12 | スイッチングトランジスタ用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36233397A JP3295363B2 (ja) | 1997-12-12 | 1997-12-12 | スイッチングトランジスタ用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177400A JPH11177400A (ja) | 1999-07-02 |
| JP3295363B2 true JP3295363B2 (ja) | 2002-06-24 |
Family
ID=18476584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36233397A Expired - Fee Related JP3295363B2 (ja) | 1997-12-12 | 1997-12-12 | スイッチングトランジスタ用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295363B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4675008B2 (ja) * | 2001-09-17 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体回路装置 |
| JP2006330228A (ja) * | 2005-05-25 | 2006-12-07 | Renesas Technology Corp | プラズマディスプレイ装置および半導体集積回路装置 |
| CN110588438B (zh) * | 2019-09-18 | 2024-04-30 | 深圳市科列技术股份有限公司 | 汽车电池管理系统主动均衡矩阵开关的供电及驱动电路 |
-
1997
- 1997-12-12 JP JP36233397A patent/JP3295363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177400A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4769617A (en) | Differential amplifier circuit | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JP3295363B2 (ja) | スイッチングトランジスタ用駆動回路 | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| US4827158A (en) | Output circuit used in an output stage where large current and large output amplitude are required | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JPH07114423A (ja) | 基準電源回路 | |
| JPH0856128A (ja) | 演算増幅器 | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| US5869995A (en) | Output stage having a high disabled output impedance and a low power integrated back buffer to provide disabled output device protection | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP3380927B2 (ja) | オペアンプ | |
| JP3862550B2 (ja) | エミッタフォロワ回路 | |
| US5495099A (en) | High speed super push-pull logic (SPL) circuit using bipolar technology | |
| US4841171A (en) | High speed comparator circuit with single supply voltage | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JPH0212049B2 (ja) | ||
| JPH0620178Y2 (ja) | 定電流源回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH05211416A (ja) | 出力バッファ回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2000082942A (ja) | 電圧比較器 | |
| JPH04257906A (ja) | 定電流回路 | |
| JPH0498683A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |