JP3293689B2

JP3293689B2 - Ｉｃカード用リーダライタ

Info

Publication number: JP3293689B2
Application number: JP16955393A
Authority: JP
Inventors: 誠治平野
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 1993-06-15
Filing date: 1993-06-15
Publication date: 2002-06-17
Anticipated expiration: 2017-06-17
Also published as: JPH076221A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣカード用リーダライ
タの通信仕様、例えばモデム側インタフェースでの通信
速度が２４００ｂｐｓ、ＩＣカード側のそれが９６００
ｂｐｓのように、ＩＣカード側のインタフェースでの通
信速度とホスト機器側のそれとが異なるＩＣカード用リ
ーダライタの改良に関する。

【０００２】

【従来の技術】最近のＩＣカードシステムにおいて使用
されるＩＣカード用リーダライタには、トランスペアレ
ントタイプと、バッファリングタイプとがある。前者
は、ホスト機器からＩＣカードにデータ通信を行う場
合、ホスト機器に対するＲＳ−２３２Ｃインタフェース
の動作電圧レベルと、ＩＣカードに対するＴＴＬインタ
フェースの動作電圧レベルとの間で、その動作電圧につ
いてレベル変換処理だけを行うものである。したがっ
て、このタイプのリーダライタでは、後者に比較してホ
スト機器とＩＣカードとの間のデータ通信の処理速度が
向上することとなる。後者は、この場合、ホスト機器か
らのデータをリーダライタ内のメモリにバッファリング
し、その後、そのバッファリングしたデータをＩＣカー
ドに送信する。また、ＩＣカードからのデータも同様に
バッファリングした後、ホスト機器へ送信するものであ
る。

【０００３】したがって、このトランスペアレントタイ
プのリーダライタでホスト機器側インタフェースの信号
伝送速度（通信速度）がＩＣカード側のそれとが異なる
場合、ホスト機器側の通信速度をＩＣカード側のそれと
同じ９６００ｂｐｓにするか、または、ＩＣカード側の
クロック信号の周波数を下げて通信速度を同一にする等
の手段により対応していた。

【０００４】また、バッファリングタイプでは、通信デ
ータをバッファ制御してデータを一時的にバッファメモ
リに退避するため、異なる通信速度でも通信することが
可能である。

【０００５】

【発明が解決しようとする課題】しかしながら、上記ト
ランスペアレントタイプのリーダライタでは、通信仕様
（通信プロトコル等）がＩＣカードのそれに依存して制
限されてしまうという課題があった。または、通信速度
を下げたり、クロック周波数を下げることにより、通信
処理の時間が長くなってしまうという問題があった。

【０００６】一方、バッファリングタイプでも、通信デ
ータをバッファメモリに格納する作業により通信処理時
間が、トランスペアレントタイプの場合の約２倍かかっ
てしまうという問題があった。

【０００７】そこで、本発明は、インタフェースが異な
る通信仕様を有するホスト機器とＩＣカードとの間のデ
ータ通信に対しても通信処理時間を短縮することができ
るＩＣカード用リーダライタを提供することを、その目
的としている。

【０００８】

【課題を解決するための手段】ホスト機器およびＩＣカ
ードに接続されるとともに、これらのそれぞれに対して
データ通信が可能であるＩＣカード用リーダライタの概
略構成システムを図１に示す。図１に示すように、ホス
ト機器１００およびＩＣカード２００に接続されるとと
もに、これらのそれぞれに対してデータ通信が可能であ
るＩＣカード用リーダライタ３００において、上記ホス
ト機器１００および／またはＩＣカード２００に接続さ
れるインタフェース装置３１０を備え、このインタフェ
ース装置３１０は、上記ホスト機器１００とＩＣカード
２００との間のデータ通信に際して、ホスト機器１００
との間の通信仕様と、ＩＣカード２００との間のそれと
の差異を検出する検出手段３１１と、通信データを一時
保持するバッファ手段３１２と、上記ホスト機器１００
との間の単位時間当りに送受可能なデータ量と、ＩＣカ
ード２００との間の単位時間当りに送受可能なデータ量
との差異に対応したデータ量の通信データを上記バッフ
ァ手段３１２により保持させるバッファ制御手段３１３
とを有するＩＣカード用リーダライタである。

【０００９】上記通信仕様の差異は、少なくとも通信速
度、キャラクタ構成、伝送フォーマット、コード体系を
含むプロトコルに基づいて判定する。

【００１０】ここで、ホスト機器とＩＣカード間の通信
速度、キャラクタ構成等のプロトコルが異なる際、複数
種類のＩＣカードと複数のホスト機器との通信を最短の
処理時間で対応するためになされた請求項１に記載の発
明は、ホスト機器およびＩＣカードに接続されるととも
に、これらのそれぞれに対してデータ通信が可能である
ＩＣカード用リーダライタにおいて、（ａ）上記ホスト機器およびＩＣカードに接続されるＲ
ＤＲ（レシーブデータレジスタ）とＴＤＲ（トランスミ
ットデータレジスタ）とを有するＳＣＩ（シリアルコミ
ュニケーションインタフェース）装置を備え、（ｂ）上記ホスト機器とＩＣカードとの間のデータ通信
に際して、ホスト機器とＳＣＩ装置の間及びＳＣＩ装置
とＩＣカードの間の各々の通信ボーレート、ストップビ
ット、キャラクタ構成、伝送フォーマット、コード体系
を含むプロトコル及び通信方向の差異を検出する検出手
段と、（ｃ）通信データを一時保持するバッファ手段と、（ｄ）ホスト機器からＩＣカードにデータ通信する際、
ＩＣカード側ＳＣＩ装置のＴＤＲ（トランスミットデー
タレジスタ）がＥ（エンプティ）の時にホスト機器側Ｓ
ＣＩ装置のＲＤＲ（レシーブデータレジスタ）から通信
データを送信し、ＩＣカード側ＳＣＩ装置のＴDＲ（ト
ランスミットデータレジスタ）がエンプティでない時に
通信データをバッファ手段に一時保持させる、また、逆
にＩＣカードからホスト機器にデータ通信する際、ホス
ト機器側ＳＣＩ装置のＴＤＲ（トランスミットデータレ
ジスタ）がＥ（エンプティ）の時にＩＣカード側ＳＣＩ
装置のＲＤＲ（レシーブデータレジスタ）から通信デー
タを送信し、ホスト機器側ＳＣＩ装置のＴDR（トランス
ミットデータレジスタ）がエンプティでない時に通信デ
ータをバッファ手段に一時保持させるバッファ制御手段
と、を有することを特徴とするＩＣカード用リーダライ
タである。

【００１１】また、請求項２に記載の発明は、ホスト機
器およびＩＣカードに接続されるとともに、これらのそ
れぞれに対してデータ通信が可能であるＩＣカード用リ
ーダライタにおいて、（ａ）上記ホスト機器およびＩＣカードに接続されるＲ
ＤＲ（レシーブデータレジスタ）とＴＤＲ（トランスミ
ットデータレジスタ）とを有するＳＣＩ（シリアルコミ
ュニケーションインタフェース）装置を備え、（ｂ）上記ホスト機器とＩＣカードとの間のデータ通信
に際して、ホスト機器とＳＣＩ装置の間及びＳＣＩ装置
とＩＣカードの間の各々の通信ボーレート、ストップビ
ット、キャラクタ構成、伝送フォーマット、コード体系
を含むプロトコル及び通信方向の差異を検出する検出手
段と、（ｃ）ホスト機器からＩＣカードにデータ通信する際、
ホスト側ＳＣＩ装置のＲＤＲ（レシーブデータレジス
タ）がフルでない時、かつＩＣカード側ＳＣＩ装置のＴ
ＤＲ（トランスミットデータレジスタ）がＥ（エンプテ
ィ）の時で、バッファに送信すべきデータがある時、そ
のデータをＩＣカード側ＳＣＩ装置のＴＤＲ（トランス
ミットデータレジスタ）で送信する手段、また、逆にＩ
Ｃカードからホスト機器にデータを通信する際、ＩＣカ
ード側ＳＣＩ装置のＲＤＲ（レシーブデータレジスタ）
がフルでない時、かつホスト側ＳＣＩ装置のＴＤＲ（ト
ランスミットデータレジスタ）がＥ（エンプティ）の時
で、バッファに送信すべきデータがある時、そのデータ
をホスト側ＳＣＩ装置のＴＤＲ（トランスミットデータ
レジスタ）で送信する手段、とを有することを特徴とす
るＩＣカード用リーダライタである。

【００１２】

【作用】本発明に係るＩＣカード用リーダライタは、ホ
スト機器１００からのデータを受信しながら、このデー
タをＩＣカード２００に送信する。例えばホスト機器１
００に対するインタフェースの通信仕様がＩＣカード２
００に対するそれと異なる場合、必要に応じて、ホスト
機器１００からのデータをバッファメモリ３１２にバッ
ファリングし、ＩＣカード２００に送信する。例えばホ
スト機器１００との間の単位時間当りに送受可能なデー
タ量と、ＩＣカード２００との間のそれとを比較するこ
とにより、通信仕様の差異を検出する。そして、これら
のデータ量の差異に対応したデータ量の通信データを上
記バッファメモリ３１２により保持させる。また、全て
のデータの送受が終了した時点で、ＩＣカード２００か
らのレスポンスを受信しながら、これをホスト機器１０
０に送信する。この場合にも必要に応じてＩＣカード２
００からのデータをバッファ制御する。

【００１３】

【実施例】以下、本発明に係るＩＣカード用のリーダラ
イタの一実施例を図２〜図１２を参照して説明する。図
２、図３に基づいて、まず、リーダライタ３００の構成
を説明する。このリーダライタ（Ｒ／Ｗ）３００はＲＳ
−２３２Ｃ、および、ＴＸＤ（送信データ），ＲＸＤ
（受信データ），ＧＮＤの各ピン、配線を介してホスト
機器１００に接続されている。ホスト機器１００として
モデムに対応する必要がある場合、ＣＴＳ（送信可），
ＲＴＳ（送信要求）の各ピン、配線を介してその制御を
行う構成である。ホスト機器１００に対するインタフェ
ースであるＲＳ−２３２Ｃ（例えば１２Ｖ）とＴＴＬレ
ベル（例えば５Ｖ）との動作電圧のレベル変換にはレベ
ル変換用回路ＭＡＸ２３２を使用している。

【００１４】このリーダライタ３００は、ＩＣカード２
００に対して電源供給用ポートＶCC，接地用ポートＧＮ
Ｄ，クロック信号供給用ポートＣＬＫ、データ送受信用
ポートＩ／Ｏ、リセット信号供給用ポートＲＳＴを介し
て接続されることとなる。また、リーダライタ３００は
上記ＣＰＵ、ＭＡＸ２３２、ＣＬＫの他にバッファ用の
ＲＡＭを有している。

【００１５】本実施例に係るＣＰＵとしては、日立製作
所製のＨ８系シリーズ（例えばＨ８／５２０）を用いて
いる。ＣＰＵにおいてＳＣＩ（シリアルコミュニケーシ
ョンインタフェース）１は、ホスト機器１００側の通信
インタフェースを、ＳＣＩ２はＩＣカード側インタフェ
ースをそれぞれ示している。ホスト機器１００側の通信
インタフェースＳＣＩ１は、上記ＴＸＤ、ＲＸＤ、Ｐ２
０、Ｐ２１の各ピンを含んで構成されている。また、Ｉ
Ｃカード側インタフェースＳＣＩ２は、上記ＴＸＤ、Ｒ
ＸＤ、Ｐ３０、Ｐ３１、Ｐ３２の各ピンを含んで構成さ
れている。

【００１６】図４に上記ＩＣカードシステムでの通信フ
ォーマットを示す。ＮＡＤ（ノードアドレス）は送信元
と受信先のアドレスを示している。ＰＣＢ（プロトコル
制御バイト）は、通信制御バイトで通信エラー時の再送
要求等の通信レイヤの制御に使用される。ＬＥＮはＩＮ
ＦＯＲＭＡＴＩＯＮ部（データ部）の長さを示してい
る。ＥＤＣはＮＡＤからＩＮＦＯＲＭＡＴＩＯＮ部の最
後のバイト迄のＥＸＯＲをとるもので、通信エラーの検
出に使用されるコードである。

【００１７】上記構成のリーダライタでの動作を図５〜
図９のフローチャートに基づいて説明する。

【００１８】図５にメインフローチャートを示す。リー
ダライタでは電源が投入されると、ホスト機器側の通信
インタフェースＳＣＩ１の初期化を行い（Ｓ５０１）、
次いで、ＩＣカード側のインタフェースＳＣＩ２の初期
化を行う（Ｓ５０２）。例えば通信速度、パリティ、ス
トップビット、キャラクタ構成などの転送フォーマット
をそれぞれ設定する。また、インタフェースＳＣＩ１の
送信データレジスタ（ＴＤＲ１）と受信データレジスタ
（ＲＤＲ１）を動作可能状態にする（ＴＥ＝１，ＲＥ＝
１）。さらに、インタフェースＳＣＩ２の受信データレ
ジスタ（ＲＤＲ２）を動作可能状態とする（ＲＥ＝
１）。

【００１９】そして、受信ポインタのアドレス初期値
（ＲＤＰＴ）をレジスタ２（Ｒ２）に、送信ポインタの
アドレス初期値（ＴＤＰＴ）をレジスタ３（Ｒ３）にセ
ットする（Ｓ５０３）。この状態でホスト機器１００か
らデータを受信するホスト受信ルーチンを実行する（Ｓ
５０４）。このサブルーチンは図８に示す。

【００２０】そして、このホスト機器１００からの受信
データがリーダライタ宛のものであるか否かを判断し
（Ｓ５０５）、リーダライタ（Ｒ／Ｗ）宛のデータでは
ない場合、これはＩＣカード２００からのデータをホス
ト機器１００に送信すべき場合である。このため、受信
ポインタのアドレス初期値（ＲＤＰＴ）をレジスタ２
（Ｒ２）に、送信ポインタのアドレス初期値（ＴＤＰ
Ｔ）をレジスタ３（Ｒ３）にセットする（Ｓ５０６）。
そして、ホスト機器１００への送信ルーチンを実行する
（Ｓ５０７）。このホスト機器１００への送信ルーチン
は図９に示す。リーダライタ宛のデータである場合（Ｓ
５０５でＹＥＳ）、リーダライタでの処理を実行し（Ｓ
５０８）、処理後の内容をリーダライタからホスト機器
１００側に送信する（Ｓ５０９）。そして、データの受
信待ちの状態に戻る（Ｓ５０３に戻る）。

【００２１】上記ステップＳ５０４に示すホスト機器１
００からのデータを受信し、ＩＣカード２００に送信す
るホスト受信ルーチンを図７に示す。まず、ホスト側イ
ンタフェースＳＣＩ１のフラグであるレシーブデータレ
ジスタフル（ＲＤＲＦ１）が１になっているかを判定
し、１であると１バイト受信しているから（Ｓ７０１で
ＹＥＳ）、受信したデータが格納された受信データレジ
スタ（ＲＤＲ１）からデータをレジスタ１（Ｒ１）にセ
ットする（Ｓ７０２）。

【００２２】そして、このデータ（通信フォーマットの
「ＮＡＤ」）がリーダライタ宛のものがＩＣカード宛の
ものかを判断する（Ｓ７０３）。受信用のレジスタ１
（Ｒ１）のデータがリーダライタ（Ｒ／Ｗ）宛の場合
（Ｓ７０３でＹＥＳ）、リーダライタ（Ｒ／Ｗ）におけ
る受信処理（ＩＣカードのリセットなど）を実行し（Ｓ
７１３）、ホスト機器にレスポンスを送信し、受信に戻
る。

【００２３】受信データがＩＣカード宛の場合（Ｓ７０
３でＮＯ）、ＩＣカード側インタフェースＳＣＩ２の送
信データレジスタ（ＴＤＲ２）を動作可能状態にする
（Ｓ７０４）。すなわち、ＴＥ（トランスミットイネー
ブル）＝１としてＩＣカードに対してデータを送信可能
とする。また、通信カウンタ（ＴＣＴ）をクリアする。
そして、１バイト送信ルーチンを実行する（Ｓ７０
５）。そのルーチンを図６に示す。

【００２４】次のステップＳ７０６はＨＲＩＴルーチン
（ホスト機器受信ＩＣカード送信）を示し、このルーチ
ンおよびステップＳ７０７では、データの先頭から３バ
イト（ＮＡＤ，ＰＣＢ，ＬＥＮ）を受信し、ＩＣカード
に送信する。ステップＳ７０７では通信カウンタ（ＴＣ
Ｔ）の値が３になったかを判定している。カウンタが３
になるまでは、上記ホスト側からのデータを受信するル
ーチンを実行する（Ｓ７０６）。３バイトのデータの受
信／送信が完了すると（Ｓ７０７でＹＥＳ）、上記受信
用レジスタＲ１に対して全データ数の長さを示すために
４バイト分だけ加算する（Ｓ７０８）。すなわち、ＬＥ
Ｎを受信するとレジスタ（Ｒ１）の値を（Ｒ１＋４（Ｎ
ＡＤ，ＰＣＢ，ＬＥＮ，ＥＤＣ））とする（Ｓ７０
８）。そして、レジスタ（Ｒ０）にこのレジスタ（Ｒ
１）の値をセットしておく（Ｓ７０９）。さらに、ＨＲ
ＩＴルーチンを実行し（Ｓ７１０）、また、カウンタＴ
ＣＴの値がこのレジスタＲ０の値と等しくなったかを判
定する（Ｓ７１１）。全バイト数をＩＣカードに対して
送信するものである。インフォメーション部とＥＤＣを
受信してから、これをＩＣカードへ送信し、通信カウン
タ（ＴＣＴ）がレジスタ０（Ｒ０）の値と等しくなると
（Ｓ７１１でＹＥＳ）、インタフェースＳＣＩ２のフラ
グＴＥを０として（Ｓ７１２）、ＩＣカードからのデー
タを受信可能としてメインルーチンにリターンする。

【００２５】図６に示す１バイト送信ルーチンは、ま
ず、トランスミットデータレジスタエンプティ（ＴＤＲ
Ｅ２）が１か否かを判断し（Ｓ６０１）、このフラグが
１であれば（Ｓ６０１でＹＥＳ）、レジスタ１（Ｒ１）
のデータを送信データレジスタ（ＴＤＲ２）にセットす
る（Ｓ６０２）。次いで、トランスミットデータレジス
タエンプティ（ＴＤＲＥ２）に０をセットし（Ｓ６０
３）、さらに、通信カウンタ（ＴＣＴ）を１だけインク
リメントする（Ｓ６０４）。トランスミットデータレジ
スタエンプティ（ＴＤＲＥ２）が０ならば（Ｓ６０１で
ＮＯ）、レジスタ１（Ｒ１）の値をレジスタ２（Ｒ２）
のアドレスにセットし、レジスタ２（Ｒ２）をインクリ
メント（＠Ｒ２＋）する（Ｓ６０５）。そして、ホスト
機器からのデータ受信ルーチン（図７のＳ７０６）に戻
る。

【００２６】ＨＲＩＴルーチンを図８に示す。このルー
チンは、ホスト機器からデータを受信し、このデータを
ＩＣカードに送信するものである。まず、レシーブデー
タレジスタフル（ＲＤＲＦ１）が１か否かを判断する
（Ｓ８０１）。受信データレジスタＲＤＲがフルの場
合、このフラグが１になるため（Ｓ８０１でＹＥＳ）、
受信データレジスタ（ＲＤＲ１）の値をレジスタ１（Ｒ
１）にセットする（Ｓ８０２）。そして、レシーブデー
タレジスタフル（ＲＤＲＦ１）のフラグをクリアする
（Ｓ８０３）。次に、トランスミットデータレジスタエ
ンプティ（ＴＤＲＥ２）が１か否かを判定する（Ｓ８０
４）。ＩＣカードに対してデータ送信が可能か否かをチ
ェックするものである。１ならば（Ｓ８０４でＹＥＳ）
送信可能であり、レジスタ２（Ｒ２）の受信ポインタの
値をレジスタ３（Ｒ３）の送信ポインタの値と比較する
（Ｓ８０５）。これはバッファに送信すべきデータがあ
るか否かを判定するものである。

【００２７】これらのポインタの示す値が異なる場合
（Ｓ８０５においてＮＯ）、レジスタ１（Ｒ１）の示す
データをバッファ（＠Ｒ２＋）に退避し（Ｓ８１２）、
レジスタ３（Ｒ３）のアドレスからレジスタ１（Ｒ１）
にセットする（Ｓ８１３）。そして、ステップＳ８０６
に進む。

【００２８】受信ポインタの値と送信ポインタの値が同
じである場合（Ｓ８０５でＹＥＳ）、すなわち、バッフ
ァに送信すべきデータがない場合、ステップＳ８０６に
進み、レジスタ３（Ｒ３）をインクリメント（＠Ｒ３
＋）してからレジスタ１（Ｒ１）を受信データレジスタ
（ＴＤＲ２）にセットする。さらに、通信カウンタ（Ｔ
ＣＴ）をインクリメントし（Ｓ８０７）、トランスミッ
トデータレジスタエンプティ（ＴＤＲＥ２）をクリアし
て（Ｓ８０８）、ホスト側受信ルーチン（Ｓ７０７）に
戻る。１バイト送信が終了したこととなる。

【００２９】上記ステップＳ８０４において、トランス
ミットデータレジスタエンプティ（ＴＤＲＥ２）が０な
らば、送信データレジスタＴＤＲがフルなのでＩＣカー
ドに送信していない状態たまは送信中である。この場
合、レジスタ１（Ｒ１）の受信データをバッファ（＠Ｒ
２＋）にセットして（Ｓ８１１）、ホスト側受信ルーチ
ン（Ｓ７０７）に戻る。すなわち、レジスタＲ２のアド
レスにレジスタＲ１のデータをため込み、受信データの
バッファリングするものである。

【００３０】また、上記ステップＳ８０１においてレシ
ーブデータレジスタフル（ＲＤＲＦ１）が０である場
合、トランスミットデータレジスタエンプティ（ＴＤＲ
Ｅ２）が１であれば（Ｓ８０９でＹＥＳ）、レジスタ２
（Ｒ２）の値とレジスタ３（Ｒ３）の値とを比較する
（Ｓ８１０）。受信ポインタの内容と送信ポインタのそ
れとを比較するものである。これらの値が異なる場合
（Ｓ８１０でＮＯ）、ステップＳ８１３に進み、レジス
タＲ３の先頭アドレス（＠Ｒ３＋）からの１バイトのデ
ータをレジスタ１（Ｒ１）をセットする。さらに、レジ
スタ１（Ｒ１）の値を送信データレジスタ（ＴＤＲ２）
にセットし（Ｓ８０６）、通信カウンタ（ＴＣＴ）をイ
ンクリメントし（Ｓ８０７）、トランスミットデータレ
ジスタエンプティ（ＴＤＲＥ２）に０をセットして（Ｓ
８０８）ホスト側受信ルーチン（Ｓ７０７）に戻る。Ｉ
Ｃカード側に１バイト送信したものである。

【００３１】図９はＩＣカードからのデータを受信する
ルーチンを示している。この場合、まず、通信カウンタ
（ＴＣＴ）をクリアし（Ｓ９０１）、３バイト（ＮＡ
Ｄ，ＰＣＢ，ＬＥＮ）をＩＲＨＴルーチン（ＩＣカード
受信ホスト送信ルーチン）で受信し、ホスト機器へ送信
する（Ｓ９０２，Ｓ９０３）。

【００３２】ＬＥＮを受信すると（Ｒ１＋４（ＮＡＤ，
ＰＣＢ，ＬＥＮ，ＥＤＣ））とし（Ｓ９０４）、レジス
タ（Ｒ１）のデータをレジスタ（Ｒ０）にセットする
（Ｓ９０５）。さらに、インフォメーション部とＥＤＣ
を受信し、ホスト機器へ送信する（Ｓ９０６）。通信カ
ウンタ（ＴＣＴ）が（Ｒ０）になると送信終了であるか
ら、メインルーチンに戻る。

【００３３】上記ＩＲＨＴルーチンを図１０に示す。フ
ラグ（ＲＤＲＦ２）が１になると（Ｓ１００１でＹＥ
Ｓ）、レジスタ（ＲＤＲ２）のデータを送信用のレジス
タ（Ｒ１）にセットし（Ｓ１００２）、このフラグ（Ｒ
ＤＲＦ２）をクリアしておく（Ｓ１００３）。このフラ
グ（ＲＤＲＦ２）はＩＣカードからデータを受信してい
るか否かを示すものである。

【００３４】次に、フラグ（ＴＤＲＥ１）が１ならば
（Ｓ１００４）、ホスト機器に対してデータの送信が可
能であるから、レジスタ（Ｒ２）の受信ポインタの値と
レジスタ（Ｒ３）の送信ポインタの値とを比較し（Ｓ１
００６）、同じであればバッファに送信データがない状
態であるから、レジスタＲ１のデータを送信データレジ
スタＴＤＲ１にセットする（Ｓ１００７）。そして、通
信カウンタＴＣＴをインクリメントし（Ｓ１００８）、
フラグＴＤＲＥをクリアする（Ｓ１００９）。このステ
ップＳ１００７により１バイトデータをホストに送信す
るものである。

【００３５】ポインタの値が異なる場合（Ｓ１００６で
ＮＯ）、レジスタ（Ｒ１）の値をバッファ（＠Ｒ２＋）
に退避する（Ｓ１０１０）。レジスタ（Ｒ３）のアドレ
スからレジスタ（Ｒ１）にセットし、レジスタ（Ｒ３）
をインクリメント（＠Ｒ３＋）する（Ｓ１０１１）。そ
して、ステップＳ１００７に進み、レジスタ（Ｒ１）の
データを受信データレジスタ（ＴＤＲ１）にセットし、
カウンタ（ＴＣＴ）をインクリメントし（Ｓ１００
８）、フラグ（ＴＤＲＥ１）をクリアして（Ｓ１００
９）からリターンする。

【００３６】また、フラグ（ＴＤＲＥ１）が０ならば
（Ｓ１００４でＮＯ）、レジスタ（Ｒ１）のデータをバ
ッファ（＠Ｒ２＋）にバッファリングしてリターンする
（Ｓ１０５）。データの送信中である場合はデータをバ
ッファリングするものである。

【００３７】また、上記ステップＳ１００１において、
フラグ（ＲＤＲＦ２）が０になると、フラグ（ＴＤＲＥ
１）が１か否かをチェックする（Ｓ１０１２）。フラグ
（ＴＤＲＥ）が１になると、送信ポインタの値と受信ポ
インタの値を比較し（Ｓ１０１３）、これらの値が異な
る場合（Ｓ１０１３でＮＯ）、バッファ（＠Ｒ３＋）の
先頭アドレスから１バイトをレジスタ（Ｒ１）にセット
し（Ｓ１０１１）、レジスタ（Ｒ１）をレジスタ（ＴＤ
Ｒ１）にセットし（Ｓ１００７）、フラグ（ＴＤＲＥ
１）に０をセットし（Ｓ１００９）、カウンタ（ＴＣ
Ｔ）をインクリメントして（Ｓ１００８）リターンす
る。

【００３８】すなわち、ＲＤＲ（レシーブデータレジス
タ）とＴDＲ（トランスミットデータレジスタ）とを有
するホスト機器側のＳＣＩ１（シリアルコミュニケーシ
ョンインターフェース）とＩＣカード側のＳＣＩ２（シ
リアルコミュニケーションインターフェース）間で、Ｔ
DＲがＥ（エンプティ）の場合にデータを送信し、ＴDＲ
はＦ（フル）の場合はバッファ手段に一時退避させ、Ｔ
DＲがＥ（エンプティ）になったらバッファ手段からＴD
Ｒに送り込む、この動作を繰り返すことで、データ通信
が行われる。

【００３９】図１１はこのシステムにおいて用いられる
通信データのフォーマットをしめすものである。この通
信フォーマットが異なる場合、例えば通信速度（ボーレ
ート）がホスト機器側のインタフェースとＩＣカード側
のそれとで異なる場合、ストップビット、データ構成
（８ビットデータか７ビットデータか）、パリティが異
なる場合であっても本実施例によれば適切な数のデータ
のみをバッファリングしてデータ通信を行うため、その
処理速度を高めることができる。また、上記通信仕様の
差異の検出は、例えばＳＣＩの受信フラグを参照しての
受信可能状態の判定によることもできる。または、バッ
ファのポインタの位置の比較により判定することもでき
る。

【００４０】図１２はこの実施例におけるホスト機器、
リーダライタ、ＩＣカード間のデータの授受について説
明するためのタイミングチャートである。図１３
（Ａ）、（Ｂ）は従来の場合を示している。これらの図
１２と図１３とを比較して示すように、本発明に係る場
合は、通信仕様の異なる場合において、例えば８ビット
データを受信して７ビットデータとして送信する場合、
１ビット分だけバッファリングして送信する。この結
果、リーダライタにおける処理速度をバッファリングタ
イプ図１３の（Ｂ）に比べて格段に向上させることがで
きる。なお、上記実施例にあって、ホスト機器に対する
通信仕様とＩＣカードに対するそれとが同等の場合はバ
ッファリング動作を行うことなく、データ通信を行うも
のである。また、ホスト機器、ＩＣカードに対する通信
仕様にあって、送信側の通信仕様が受信側のそれに対し
て下回る場合も同様にバッファリングを行うことなく、
データ通信が実行される。

【００４１】

【発明の効果】本発明に係るＩＣカード用リーダライタ
では、ＩＣカード側のインタフェースとホスト機器側の
それとではその通信仕様（通信速度、パリティ、ストッ
プビットなどの通信プロトコル等）が異なるＩＣカード
システムに対して、通信における処理速度、および、シ
ステム全体の処理速度を低下させることなく、最適なイ
ンタフェースを提供することができる。

【図面の簡単な説明】

【図１】本発明に係るＩＣカードシステムを示すブロッ
ク図である。

【図２】本発明の一実施例に係るＩＣカードシステムを
示すブロック図である。

【図３】本発明の一実施例に係るＩＣカード用のリーダ
ライタの概略構成を示すブロック図である。

【図４】本発明の一実施例に係る通信データのフォーマ
ットを示す図である。

【図５】本発明の一実施例に係るリーダライタの動作を
説明するフローチャートである。

【図６】本発明の一実施例に係る１バイト送信ルーチン
を示すフローチャートである。

【図７】本発明の一実施例に係るホスト機器からのデー
タ受信ルーチンを示すフローチャートである。

【図８】本発明の一実施例に係るホスト機器からデータ
を受信しＩＣカードにそのデータを送信する手順を示す
フローチャートである。

【図９】本発明の一実施例に係るＩＣカードからデータ
を受信する手順を示すフローチャートである。

【図１０】本発明の一実施例に係るＩＣカード受信ホス
ト機器送信ルーチンを示すフローチャートである。

【図１１】本発明の一実施例に係るリーダライタのコマ
ンドを示す図である。

【図１２】本発明の一実施例に係るリーダライタのイン
タフェースの作用を説明するためのタイミングチャート
である。

【図１３】従来のＩＣカードシステムにおけるリーダラ
イタの作用を説明するためのタイミングチャートであ
る。

【符号の説明】

１００ホスト機器２００ＩＣカード３００リーダライタ３１０インタフェース装置３１１検出手段３１２バッファ手段３１３バッファ制御手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06K 17/00 G06F 3/08

Claims

(57)【特許請求の範囲】

【請求項１】ホスト機器およびＩＣカードに接続される
とともに、これらのそれぞれに対してデータ通信が可能
であるＩＣカード用リーダライタにおいて、（ａ）上記ホスト機器およびＩＣカードに接続されるＲ
ＤＲ（レシーブデータレジスタ）とＴＤＲ（トランスミ
ットデータレジスタ）とを有するＳＣＩ（シリアルコミ
ュニケーションインタフェース）装置を備え、（ｂ）上記ホスト機器とＩＣカードとの間のデータ通信
に際して、ホスト機器とＳＣＩ装置の間及びＳＣＩ装置
とＩＣカードの間の各々の通信ボーレート、ストップビ
ット、キャラクタ構成、伝送フォーマット、コード体系
を含むプロトコル及び通信方向の差異を検出する検出手
段と、（ｃ）通信データを一時保持するバッファ手段と、（ｄ）ホスト機器からＩＣカードにデータ通信する際、
ＩＣカード側ＳＣＩ装置のＴＤＲ（トランスミットデー
タレジスタ）がＥ（エンプティ）の時にホスト機器側Ｓ
ＣＩ装置のＲＤＲ（レシーブデータレジスタ）から通信
データを送信し、ＩＣカード側ＳＣＩ装置のＴDＲ（ト
ランスミットデータレジスタ）がエンプティでない時に
通信データをバッファ手段に一時保持させる、また、逆
にＩＣカードからホスト機器にデータ通信する際、ホス
ト機器側ＳＣＩ装置のＴＤＲ（トランスミットデータレ
ジスタ）がＥ（エンプティ）の時にＩＣカード側ＳＣＩ
装置のＲＤＲ（レシーブデータレジスタ）から通信デー
タを送信し、ホスト機器側ＳＣＩ装置のＴDR（トランス
ミットデータレジスタ）がエンプティでない時に通信デ
ータをバッファ手段に一時保持させるバッファ制御手段
と、を有することを特徴とするＩＣカード用リーダライタ。
【請求項２】ホスト機器およびＩＣカードに接続される
とともに、これらのそれぞれに対してデータ通信が可能
であるＩＣカード用リーダライタにおいて、（ａ）上記ホスト機器およびＩＣカードに接続されるＲ
ＤＲ（レシーブデータレジスタ）とＴＤＲ（トランスミ
ットデータレジスタ）とを有するＳＣＩ（シリアルコミ
ュニケーションインタフェース）装置を備え、（ｂ）上記ホスト機器とＩＣカードとの間のデータ通信
に際して、ホスト機器とＳＣＩ装置の間及びＳＣＩ装置
とＩＣカードの間の各々の通信ボーレート、ストップビ
ット、キャラクタ構成、伝送フォーマット、コード体系
を含むプロトコル及び通信方向の差異を検出する検出手
段と、（ｃ）ホスト機器からＩＣカードにデータ通信する際、
ホスト側ＳＣＩ装置のＲＤＲ（レシーブデータレジス
タ）がフルでない時、かつＩＣカード側ＳＣＩ装置のＴ
ＤＲ（トランスミットデータレジスタ）がＥ（エンプテ
ィ）の時で、バッファに送信すべきデータがある時、そ
のデータをＩＣカード側ＳＣＩ装置のＴＤＲ（トランス
ミットデータレジスタ）で送信する手段、また、逆にＩ
Ｃカードからホスト機器にデータを通信する際、ＩＣカ
ード側ＳＣＩ装置のＲＤＲ（レシーブデータレジスタ）
がフルでない時、かつホスト側ＳＣＩ装置のＴＤＲ（ト
ランスミットデータレジスタ）がＥ（エンプティ）の時
で、バッファに送信すべきデータがある時、そのデータ
をホスト側ＳＣＩ装置のＴＤＲ（トランスミットデータ
レジスタ）で送信する手段、とを有することを特徴とするＩＣカード用リーダライ
タ。