JP3290715B2 - 温度補償バスドライバ回路 - Google Patents
温度補償バスドライバ回路Info
- Publication number
- JP3290715B2 JP3290715B2 JP27317592A JP27317592A JP3290715B2 JP 3290715 B2 JP3290715 B2 JP 3290715B2 JP 27317592 A JP27317592 A JP 27317592A JP 27317592 A JP27317592 A JP 27317592A JP 3290715 B2 JP3290715 B2 JP 3290715B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- output
- collector
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２進信号をバス線に印
加するためのバスドライバ回路に関し、この回路は、バ
ス線に印加されるべき該信号を受ける入力トランジスタ
と、該信号を該入力トランジスタのエミッタから取出し
て、出力信号をコレクタからショットキーダイオードを
経て供給する出力トランジスタと、を含む。
加するためのバスドライバ回路に関し、この回路は、バ
ス線に印加されるべき該信号を受ける入力トランジスタ
と、該信号を該入力トランジスタのエミッタから取出し
て、出力信号をコレクタからショットキーダイオードを
経て供給する出力トランジスタと、を含む。
【０００２】
【従来の技術】ドライバ回路は、特に、高いクロック周
波数（５０ＭＨｚおよびそれ以上）を有するパーソナル
コンピュータおよびワークステーションに対して適し、
高いデータ処理能力を可能ならしめる、バスシステムに
用いられるべきものである。このバスシステムは、これ
までふつうであったＴＴＬまたはＣＭＯＳレベルと異な
る論理レベルによって動作する。それは、技術文献にお
いては、ＢＴＬバスシステム（ＢＴＬ＝バックプラン・
トランシーバ・ロジック（Backplan TranceiverLogic
））と呼ばれる。
波数（５０ＭＨｚおよびそれ以上）を有するパーソナル
コンピュータおよびワークステーションに対して適し、
高いデータ処理能力を可能ならしめる、バスシステムに
用いられるべきものである。このバスシステムは、これ
までふつうであったＴＴＬまたはＣＭＯＳレベルと異な
る論理レベルによって動作する。それは、技術文献にお
いては、ＢＴＬバスシステム（ＢＴＬ＝バックプラン・
トランシーバ・ロジック（Backplan TranceiverLogic
））と呼ばれる。
【０００３】ＴＴＬまたはＭＯＳロジックとは対照的
に、ＢＴＬバスシステムにおいては、「Ｌ」および
「Ｈ」に対する論理レベルは、互いに極めて接近してい
る。Ｌレベルは１Ｖであり、Ｈレベルは２Ｖであり、ス
イッチングスレショルドは１．５Ｖに固定されている。
に、ＢＴＬバスシステムにおいては、「Ｌ」および
「Ｈ」に対する論理レベルは、互いに極めて接近してい
る。Ｌレベルは１Ｖであり、Ｈレベルは２Ｖであり、ス
イッチングスレショルドは１．５Ｖに固定されている。
【０００４】バスドライバ回路に用いられる出力トラン
ジスタは、ベース−エミッタ電圧の公知の温度依存２ｍ
Ｖ／℃を示し、従って、ありうる７０°の動作温度範囲
に対しては、ＢＴＬバスシステムにおいて要求される条
件を維持することは困難である。従来のＢＴＬバスドラ
イバ回路、例えばTexas Instruments 社の１９８８ハン
ドブック「Bus Interface Circuits」に記載されている
同社のインタフェース回路７５ ＡＬＳ ０５６は、こ
の望ましくない温度依存を示す。この電圧ドリフトは、
バスにおけるＳＮ比を相当に制限し、それによりもちろ
んバスシステムの動作の信頼性が損なわれる。
ジスタは、ベース−エミッタ電圧の公知の温度依存２ｍ
Ｖ／℃を示し、従って、ありうる７０°の動作温度範囲
に対しては、ＢＴＬバスシステムにおいて要求される条
件を維持することは困難である。従来のＢＴＬバスドラ
イバ回路、例えばTexas Instruments 社の１９８８ハン
ドブック「Bus Interface Circuits」に記載されている
同社のインタフェース回路７５ ＡＬＳ ０５６は、こ
の望ましくない温度依存を示す。この電圧ドリフトは、
バスにおけるＳＮ比を相当に制限し、それによりもちろ
んバスシステムの動作の信頼性が損なわれる。
【０００５】
【発明が解決しようとする課題】従って、本発明は、最
初に述べた形式のバスドライバ回路をさらに発展せしめ
ることにより、ＢＴＬバスシステムにおけるＳＮ比を大
きくし、従って動作の信頼性を高めることを課題とす
る。
初に述べた形式のバスドライバ回路をさらに発展せしめ
ることにより、ＢＴＬバスシステムにおけるＳＮ比を大
きくし、従って動作の信頼性を高めることを課題とす
る。
【０００６】
【課題を解決するための手段】本発明においては、この
課題は、出力トランジスタのベースとコレクタとの間
に、トランジスタのコレクタ−エミッタ路が挿入され、
バス線に印加されるべき２進信号の低レベル値を定める
基準電圧がショットキーダイオードを経てそのベースに
印加されることによって解決される。本発明のそれ以上
の有利な発展の特徴は、請求項２に記載されている。
課題は、出力トランジスタのベースとコレクタとの間
に、トランジスタのコレクタ−エミッタ路が挿入され、
バス線に印加されるべき２進信号の低レベル値を定める
基準電圧がショットキーダイオードを経てそのベースに
印加されることによって解決される。本発明のそれ以上
の有利な発展の特徴は、請求項２に記載されている。
【０００７】
【実施例】以下、添付図面を参照しつつ、本発明の実施
例を説明する。図１に示されている従来のドライバ回路
１０は実質的には入力信号を受けるための入力１２およ
び供給電圧Ｕv を印加するための端子１４を有する入力
段と、電圧値Ｕa の出力信号を発生するための出力１６
を有する出力段とを含む。入力段は入力トランジスタＱ
1 を含み、そのコレクタは抵抗Ｒ1 を経て供給電圧端子
１４に接続され、またそのエミッタは抵抗Ｒ2 を経て接
地されている。
例を説明する。図１に示されている従来のドライバ回路
１０は実質的には入力信号を受けるための入力１２およ
び供給電圧Ｕv を印加するための端子１４を有する入力
段と、電圧値Ｕa の出力信号を発生するための出力１６
を有する出力段とを含む。入力段は入力トランジスタＱ
1 を含み、そのコレクタは抵抗Ｒ1 を経て供給電圧端子
１４に接続され、またそのエミッタは抵抗Ｒ2 を経て接
地されている。
【０００８】出力段は出力トランジスタＱ2 を含み、そ
のベースはトランジスタＱ1 のエミッタに接続され、従
ってトランジスタＱ1 はエミッタホロワとして動作す
る。トランジスタＱ2 のエミッタは接地され、またコレ
クタはショットキーダイオードＤ1 のカソードに接続さ
れており、そのアノードに出力が発生する。
のベースはトランジスタＱ1 のエミッタに接続され、従
ってトランジスタＱ1 はエミッタホロワとして動作す
る。トランジスタＱ2 のエミッタは接地され、またコレ
クタはショットキーダイオードＤ1 のカソードに接続さ
れており、そのアノードに出力が発生する。
【０００９】トランジスタＱ2 のコレクタとベースとの
間には、もう１つのショットキーダイオードＤ2 が接続
されており、このダイオードはトランジスタＱ2 が飽和
状態になるのを阻止する。ダイオードＤ1 の目的は、出
力１６の出力電圧を減少させることである。
間には、もう１つのショットキーダイオードＤ2 が接続
されており、このダイオードはトランジスタＱ2 が飽和
状態になるのを阻止する。ダイオードＤ1 の目的は、出
力１６の出力電圧を減少させることである。
【００１０】トランジスタＱ2 が、Ｌレベルを表わす導
電状態にある時の出力電圧は、次の式によって計算され
る。
電状態にある時の出力電圧は、次の式によって計算され
る。
【００１１】
【数１】Ｕa ＝ＵD1−ＵD2＋ＵBE2 ただし、ＵD1およびＵD2は、ダイオードＤ1 およびＤ2
の電圧であり、ＵBE2 はトランジスタＱ2 のベース−エ
ミッタ電圧である。
の電圧であり、ＵBE2 はトランジスタＱ2 のベース−エ
ミッタ電圧である。
【００１２】ショットキーダイオードＤ1 およびＤ2 の
温度ドリフトは同じである。もしショットキーダイオー
ドＤ1 およびＤ2 が同じ電流密度で動作させることがで
きれば、上記の式は次のように簡単になる。
温度ドリフトは同じである。もしショットキーダイオー
ドＤ1 およびＤ2 が同じ電流密度で動作させることがで
きれば、上記の式は次のように簡単になる。
【００１３】
【数２】Ｕa ＝ＵBE2
【００１４】従って、出力電圧Ｕa は、トランジスタＱ
2 のベース−エミッタ電圧ＵBE2 と正確に同様に２ｍＶ
／℃でドリフトする。０℃から７０℃までの温度範囲に
おいては、これは１４０ｍＶより大きい電圧ドリフトと
なる。この欠点は、図２に示されているドライバ回路に
より解消される。
2 のベース−エミッタ電圧ＵBE2 と正確に同様に２ｍＶ
／℃でドリフトする。０℃から７０℃までの温度範囲に
おいては、これは１４０ｍＶより大きい電圧ドリフトと
なる。この欠点は、図２に示されているドライバ回路に
より解消される。
【００１５】図２から明らかなように、このドライバ回
路の入力段は、図１に示されているドライバ回路の入力
段と同じである。しかし、出力段は、以下の説明からわ
かるように、温度による電圧ドリフトが補償されるよう
に改変されている。
路の入力段は、図１に示されているドライバ回路の入力
段と同じである。しかし、出力段は、以下の説明からわ
かるように、温度による電圧ドリフトが補償されるよう
に改変されている。
【００１６】この温度補償出力段は、出力トランジスタ
Ｑ2 のほかにトランジスタＱ3 を含み、トランジスタＱ
3 のコレクタはトランジスタＱ2 のベースに接続され、
そのエミッタはトランジスタＱ2 のコレクタに接続さ
れ、そのベースはショットキーダイオードＤ3 を経て基
準電圧源１８の端子に接続されており、電圧源１８の他
端子はトランジスタＱ2 のベースに接続され、電圧源１
８は基準電圧Ｕref を供給する。例えば、基準電圧源１
８としては、Alan B. Grebene 著「BIPOLAR ANDMOS AMA
LOG INTEGRATED CIRCUIT DESIGN」１９８４、ｐ．２０
６に記載されているような、高精度のバンドギャップ基
準回路を使用しうる。このバンドギャップ基準回路は、
受信機回路のスレショルド値を定めるためのＢＴＬチッ
プ内に存在する。基準電圧は、このバンドギャップ基準
回路から容易に発生させられることができる。図１にお
いて同様に、出力段の出力１６は、ショットキーダイオ
ードＤ1 のアノードによって形成され、そのカソードは
出力トランジスタＱ2 のコレクタに接続されている。
Ｑ2 のほかにトランジスタＱ3 を含み、トランジスタＱ
3 のコレクタはトランジスタＱ2 のベースに接続され、
そのエミッタはトランジスタＱ2 のコレクタに接続さ
れ、そのベースはショットキーダイオードＤ3 を経て基
準電圧源１８の端子に接続されており、電圧源１８の他
端子はトランジスタＱ2 のベースに接続され、電圧源１
８は基準電圧Ｕref を供給する。例えば、基準電圧源１
８としては、Alan B. Grebene 著「BIPOLAR ANDMOS AMA
LOG INTEGRATED CIRCUIT DESIGN」１９８４、ｐ．２０
６に記載されているような、高精度のバンドギャップ基
準回路を使用しうる。このバンドギャップ基準回路は、
受信機回路のスレショルド値を定めるためのＢＴＬチッ
プ内に存在する。基準電圧は、このバンドギャップ基準
回路から容易に発生させられることができる。図１にお
いて同様に、出力段の出力１６は、ショットキーダイオ
ードＤ1 のアノードによって形成され、そのカソードは
出力トランジスタＱ2 のコレクタに接続されている。
【００１７】図２のドライバ回路は、図１に示されてい
る従来のドライバ回路と類似した動作を行なう。Ｈレベ
ルを有する入力電圧は、出力トランジスタＱ2 を導電状
態に設定する。その結果、出力電圧Ｕa は低いＬレベル
をとるとする。図２から容易にわかるように、出力電圧
Ｕa は、次の式によって計算される。
る従来のドライバ回路と類似した動作を行なう。Ｈレベ
ルを有する入力電圧は、出力トランジスタＱ2 を導電状
態に設定する。その結果、出力電圧Ｕa は低いＬレベル
をとるとする。図２から容易にわかるように、出力電圧
Ｕa は、次の式によって計算される。
【００１８】
【数３】 Ｕa ＝ＵD1−ＵBE3 −ＵD3＋Ｕref ＋ＵBE2
【００１９】２つのショットキーダイオードＤ1 および
Ｄ3 の、またトランジスタＱ2 およびＱ3 の、温度ドリ
フトは同じである。適正に構成された回路の場合のよう
に、もしショットキーダイオードＤ1 およびＤ3 および
トランジスタＱ2 およびＱ3が同じ電流密度で動作すれ
ば、数３は次のように簡単になる。
Ｄ3 の、またトランジスタＱ2 およびＱ3 の、温度ドリ
フトは同じである。適正に構成された回路の場合のよう
に、もしショットキーダイオードＤ1 およびＤ3 および
トランジスタＱ2 およびＱ3が同じ電流密度で動作すれ
ば、数３は次のように簡単になる。
【００２０】
【数４】Ｕa ＝Ｕref
【００２１】これは、出力電圧Ｕa が温度によらないこ
とを意味する。さらに、この出力電圧は極めて正確な基
準電圧Ｕref の値を有し、従って、Ｌレベルは正確に固
定され極めて一定となる。
とを意味する。さらに、この出力電圧は極めて正確な基
準電圧Ｕref の値を有し、従って、Ｌレベルは正確に固
定され極めて一定となる。
【００２２】以上の説明に関して更に以下の項を開示す
る。 (1) バス線に２進信号を印加するためのバスドライバ
回路であって、該バス線に印加されるべき該信号を受け
るための入力トランジスタと、該信号を該入力トランジ
スタのエミッタから取出して、出力信号をコレクタから
ショットキーダイオードを経て供給する出力トランジス
タと、を含み、該出力トランジスタＱ2 のベースとコレ
クタとの間にトランジスタＱ3 のコレクタ−エミッタ路
が挿入され、前記バス線に印加されるべき２進信号の低
レベル値Ｌを定める基準電圧Ｕrefがショットキーダイ
オードＤ3 を経てそのベースに印加されることを特徴と
する、バスドライバ回路。
る。 (1) バス線に２進信号を印加するためのバスドライバ
回路であって、該バス線に印加されるべき該信号を受け
るための入力トランジスタと、該信号を該入力トランジ
スタのエミッタから取出して、出力信号をコレクタから
ショットキーダイオードを経て供給する出力トランジス
タと、を含み、該出力トランジスタＱ2 のベースとコレ
クタとの間にトランジスタＱ3 のコレクタ−エミッタ路
が挿入され、前記バス線に印加されるべき２進信号の低
レベル値Ｌを定める基準電圧Ｕrefがショットキーダイ
オードＤ3 を経てそのベースに印加されることを特徴と
する、バスドライバ回路。
【００２３】(2) 前記挿入されたトランジスタＱ3 の
エミッタが前記出力トランジスタＱ2のコレクタに接続
され、前記トランジスタＱ3 のコレクタが前記トランジ
スタＱ 2 のベースに接続されていること、前記基準電圧
Ｕref が前記ショットキーダイオードＤ3 を経て前記挿
入されたトランジスタＱ3 のベースに印加される該ショ
ットキーダイオードＤ3 の陰極が該トランジスタＱ3 の
ベースに接続されていることと、前記出力トランジスタ
Ｑ2 のコレクタが前記ショットキーダイオードＤ 1 の陰
極に接続され該ダイオードＤ1 を経て、前記バス線に印
加されるべき信号が供給されることと、前記基準電圧Ｕ
ref がバンドギャップ電圧源１８により供給されること
と、を特徴とする、第１項記載のバスドライバ回路。
エミッタが前記出力トランジスタＱ2のコレクタに接続
され、前記トランジスタＱ3 のコレクタが前記トランジ
スタＱ 2 のベースに接続されていること、前記基準電圧
Ｕref が前記ショットキーダイオードＤ3 を経て前記挿
入されたトランジスタＱ3 のベースに印加される該ショ
ットキーダイオードＤ3 の陰極が該トランジスタＱ3 の
ベースに接続されていることと、前記出力トランジスタ
Ｑ2 のコレクタが前記ショットキーダイオードＤ 1 の陰
極に接続され該ダイオードＤ1 を経て、前記バス線に印
加されるべき信号が供給されることと、前記基準電圧Ｕ
ref がバンドギャップ電圧源１８により供給されること
と、を特徴とする、第１項記載のバスドライバ回路。
【００２４】(3) バス線に２進信号を印加するための
バスドライバ回路は、該バス線に印加されるべき該信号
を受けるための入力トランジスタＱ1 と、該信号を該入
力トランジスタＱ1 のエミッタから取出して、出力信号
をコレクタからショットキーダイオードＤ1 を経て供給
する出力トランジスタＱ2 と、を含む。該出力トランジ
スタＱ2 のベースとコレクタとの間にトランジスタＱ3
のコレクタ−エミッタ路が挿入され、前記バス線に印加
されるべき２進信号の低レベル値Ｌを定める基準電圧Ｕ
ref がショットキーダイオードＤ3 を経てそのベースに
印加される。
バスドライバ回路は、該バス線に印加されるべき該信号
を受けるための入力トランジスタＱ1 と、該信号を該入
力トランジスタＱ1 のエミッタから取出して、出力信号
をコレクタからショットキーダイオードＤ1 を経て供給
する出力トランジスタＱ2 と、を含む。該出力トランジ
スタＱ2 のベースとコレクタとの間にトランジスタＱ3
のコレクタ−エミッタ路が挿入され、前記バス線に印加
されるべき２進信号の低レベル値Ｌを定める基準電圧Ｕ
ref がショットキーダイオードＤ3 を経てそのベースに
印加される。
【図１】従来のバスドライバ回路を示す図。
【図２】本発明によって構成されたバスドライバ回路を
示す図。
示す図。
１８ 基準電圧源 Ｄ1 ショットキーダイオード Ｄ3 ショットキーダイオード Ｌ 低レベル２進信号値 Ｑ1 入力トランジスタ Ｑ2 出力トランジスタ Ｑ3 トランジスタ Ｕref 基準電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 H03K 17/00 - 17/70 H03K 19/003
Claims (2)
- 【請求項１】 バス線に２進信号を印加するための温度
補償バスドライバ回路であって、 前記バス線に印加される入力信号を受け、前記入力を受
けるために接続されるベースを有する入力トランジスタ
（Ｑ1）、 前記入力トランジスタのエミッタに接続されるベースを
有する出力トランジスタ（Ｑ2）、 前記出力トランジスタのコレクタに接続されるカソード
と前記バス線に接続するための出力端子に接続されるア
ノードを有する第１ショットキーダイオード（Ｄ1）、 前記出力トランジスタの前記ベースに接続されるコレク
タを有する第３トランジスタ（Ｑ 3 ）であって、前記第
３トランジスタのエミッタが前記出力トランジスタの前
記コレクタに接続され、それによって、前記第３トラン
ジスタのコレクタ−エミッタ経路が、前記出力トランジ
スタの前記ベースと前記コレクタの間に配置される前記
第３トランジスタ、 前記第３トランジスタの前記ベースに接続される第一端
子と前記出力トランジスタの前記ベースに接続される第
二端子を有する基準電圧源（１８）、 前記基準電圧源の第一端子と前記第３トランジスタの前
記ベースの間に配置される第２ショットキーダイオード
（Ｄ2）であって、前記第２ショットキーダイオードの
カソードが、前記第３トランジスタの前記ベースに接続
される第２ショットキーダイオード（Ｄ2）とからなる
ことを特徴とする前記温度補償バスドライバ回路。 - 【請求項２】 請求項１に記載の温度補償バスドライバ
回路であって、前記基準電圧源が、バンドギャップ電圧
源であることを特徴とする前記温度補償バスドライバ回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE41337646 | 1991-10-10 | ||
| DE4133764A DE4133764C1 (ja) | 1991-10-11 | 1991-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265612A JPH05265612A (ja) | 1993-10-15 |
| JP3290715B2 true JP3290715B2 (ja) | 2002-06-10 |
Family
ID=6442524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27317592A Expired - Fee Related JP3290715B2 (ja) | 1991-10-10 | 1992-10-12 | 温度補償バスドライバ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5374858A (ja) |
| EP (1) | EP0536627B1 (ja) |
| JP (1) | JP3290715B2 (ja) |
| DE (2) | DE4133764C1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0667772A (ja) * | 1992-08-14 | 1994-03-11 | Ricoh Co Ltd | データ伝送装置 |
| US5311514A (en) * | 1993-04-01 | 1994-05-10 | Ford Motor Company | Driver for bus circuit of motor vehicle multiplex communications system |
| US5970255A (en) | 1995-10-16 | 1999-10-19 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
| US6836151B1 (en) * | 1999-03-24 | 2004-12-28 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| US6271679B1 (en) | 1999-03-24 | 2001-08-07 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| US6650137B2 (en) * | 2002-04-11 | 2003-11-18 | Daimlerchrysler Corporation | Circuit for monitoring an open collector output circuit with a significant offset |
| US8310796B2 (en) * | 2011-07-13 | 2012-11-13 | General Electric Company | Methods and systems for operating power converters |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676713A (en) * | 1971-04-23 | 1972-07-11 | Ibm | Saturation control scheme for ttl circuit |
| US3987310A (en) * | 1975-06-19 | 1976-10-19 | Motorola, Inc. | Schottky diode - complementary transistor logic |
| US4246510A (en) * | 1976-01-07 | 1981-01-20 | The United States Of America As Represented By The Secretary Of The Army | Retina for pyroelectric vidicon |
| US4085359A (en) * | 1976-02-03 | 1978-04-18 | Rca Corporation | Self-starting amplifier circuit |
| DE3003849C2 (de) * | 1980-02-02 | 1984-07-05 | Robert Bosch Gmbh, 7000 Stuttgart | Anordnung zur Ansteuerung eines Leistungstransistors |
| US4415817A (en) * | 1981-10-08 | 1983-11-15 | Signetics Corporation | Bipolar logic gate including circuitry to prevent turn-off and deep saturation of pull-down transistor |
| JPS59126324A (ja) * | 1983-01-06 | 1984-07-20 | Totoku Electric Co Ltd | 選択駆動回路 |
| JPS59126325A (ja) * | 1983-01-06 | 1984-07-20 | Totoku Electric Co Ltd | 選択駆動回路 |
| US4593206A (en) * | 1984-01-16 | 1986-06-03 | Motorola, Inc. | Fixed slew rate bus driver circuit |
| JPS60160725A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | 論理回路 |
| JPS60254823A (ja) * | 1984-05-30 | 1985-12-16 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS61112421A (ja) * | 1984-11-06 | 1986-05-30 | Mitsubishi Electric Corp | バイポ−ラ・ダ−リントン・パワ−トランジスタの駆動回路 |
| US4675548A (en) * | 1984-11-13 | 1987-06-23 | Harris Corporation | Antisaturation circuit for TTL circuits having TTL input and output compatibility |
| US4754158A (en) * | 1985-05-28 | 1988-06-28 | Texas Instruments Incorporated | Dual threshold sensitive transistor turn-off circuit |
| US4794281A (en) * | 1986-01-24 | 1988-12-27 | National Semiconductor Corporation | Speed-up circuit for transistor logic output device |
| US4851715A (en) * | 1986-04-11 | 1989-07-25 | Texas Instruments Incorporated | Schottky-clamped transistor logic buffer circuit |
| JPS63115420A (ja) * | 1986-10-31 | 1988-05-20 | Mitsubishi Electric Corp | バイポ−ラ論理回路 |
| US4868424A (en) * | 1987-11-24 | 1989-09-19 | Fairchild Semiconductor Corp. | TTL circuit with increased transient drive |
| US5126593A (en) * | 1988-01-29 | 1992-06-30 | Texas Instruments Incorporated | Method and circuitry for reducing output transients resulting from internal ground instabilities |
| JPH02191012A (ja) * | 1989-01-20 | 1990-07-26 | Nec Corp | 電圧発生回路 |
| US4970620A (en) * | 1989-08-23 | 1990-11-13 | General Motors Corporation | FET bridge protection circuit |
| GB2238437A (en) * | 1989-11-22 | 1991-05-29 | Plessey Co Plc | Transistor driver circuits |
| US5247207A (en) * | 1989-12-20 | 1993-09-21 | National Semiconductor Corporation | Signal bus line driver circuit |
| US5132564A (en) * | 1990-07-27 | 1992-07-21 | North American Philips Corp. | Bus driver circuit with low on-chip dissipation and/or pre-biasing of output terminal during live insertion |
-
1991
- 1991-10-11 DE DE4133764A patent/DE4133764C1/de not_active Expired - Fee Related
-
1992
- 1992-09-29 DE DE69216036T patent/DE69216036T2/de not_active Expired - Fee Related
- 1992-09-29 EP EP92116675A patent/EP0536627B1/en not_active Expired - Lifetime
- 1992-10-12 JP JP27317592A patent/JP3290715B2/ja not_active Expired - Fee Related
-
1993
- 1993-10-08 US US08/134,513 patent/US5374858A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5374858A (en) | 1994-12-20 |
| DE69216036D1 (de) | 1997-01-30 |
| DE4133764C1 (ja) | 1993-02-18 |
| JPH05265612A (ja) | 1993-10-15 |
| DE69216036T2 (de) | 1997-04-03 |
| EP0536627A2 (en) | 1993-04-14 |
| EP0536627A3 (en) | 1993-05-12 |
| EP0536627B1 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3657575A (en) | Threshold voltage compensating circuits for fets | |
| EP0372956B1 (en) | Constant current source circuit | |
| US3974402A (en) | Logic level translator | |
| EP0138823B1 (en) | A current source circuit having reduced error | |
| US3959666A (en) | Logic level translator | |
| WO1985004774A1 (en) | Temperature tracking and supply voltage independent line driver for ecl circuits | |
| JP3290715B2 (ja) | 温度補償バスドライバ回路 | |
| US4931718A (en) | CMOS voltage reference | |
| EP0383095B1 (en) | BiCMOS reference network | |
| JPH0356017B2 (ja) | ||
| KR20070095436A (ko) | 기준 전압 발생 회로 | |
| JPH03231455A (ja) | 半導体集積回路 | |
| KR940027322A (ko) | 반도체 집적회로장치 | |
| US4413226A (en) | Voltage regulator circuit | |
| US4855624A (en) | Low-power bipolar-CMOS interface circuit | |
| KR930009151B1 (ko) | 화합물 반도체 논리회로와 바이폴라 트랜지스터회로 사이에 설치된 인터페이스 회로 | |
| US4810900A (en) | ECL circuit with improved α-ray resistant properties | |
| US5043603A (en) | Input buffer circuit | |
| US5162676A (en) | Circuit having level converting circuit for converting logic level | |
| US20010013794A1 (en) | Buffer circuit | |
| US5444395A (en) | Non-saturating bipolar transistor circuit | |
| EP0332714A1 (en) | Temperature compensated current source | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| KR100256816B1 (ko) | 지연 로크 루프 장치 | |
| JPH05136680A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |