JP3287934B2 - デジタルフィルタ及びそのろ波方法 - Google Patents
デジタルフィルタ及びそのろ波方法Info
- Publication number
- JP3287934B2 JP3287934B2 JP31207993A JP31207993A JP3287934B2 JP 3287934 B2 JP3287934 B2 JP 3287934B2 JP 31207993 A JP31207993 A JP 31207993A JP 31207993 A JP31207993 A JP 31207993A JP 3287934 B2 JP3287934 B2 JP 3287934B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- digital filter
- edge
- delay element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・フィルタリ
ング（ろ波）の分野に関するものである。
ング（ろ波）の分野に関するものである。
【０００２】
【従来の技術】有限インパルス応答フィルタ（ＦＩＲ）
や無限インパルス応答（ＩＩＲ）フィルタの如く、接続
された一連の遅延素子より成り、それらの間からタップ
を取出し、これを乗算器に接続したデジタルフィルタは
公知である。乗算器は、そのタップ値に適切な加重（重
み付け）係数を乗じ、加重した値を加算器に送り、ろ波
した出力値を発生している。かかるデジタルフィルタ
は、例えば、画像データ圧縮システム内における空間領
域から周波数領域への変換の一部として行われる周波数
分離及び合成の如き、高品位信号処理技術に用いるのに
適する正確で安定なフィルタ特性を与えることができ
る。
や無限インパルス応答（ＩＩＲ）フィルタの如く、接続
された一連の遅延素子より成り、それらの間からタップ
を取出し、これを乗算器に接続したデジタルフィルタは
公知である。乗算器は、そのタップ値に適切な加重（重
み付け）係数を乗じ、加重した値を加算器に送り、ろ波
した出力値を発生している。かかるデジタルフィルタ
は、例えば、画像データ圧縮システム内における空間領
域から周波数領域への変換の一部として行われる周波数
分離及び合成の如き、高品位信号処理技術に用いるのに
適する正確で安定なフィルタ特性を与えることができ
る。
【０００３】このタイプのデジタルフィルタに関する１
つの問題は、遅延素子のチェーン（連なり）の長さから
来ている。フィルタの中には、遅延素子の数が何十又は
何百にも及ぶものがある。データをろ波する場合は一般
に、入力データ値内の個々の位置が遅延素子のチェーン
の中央に在る時に、入力データ値内の当該位置に関する
ろ波（された）出力値が発生されている。ろ波しようと
するデータ値は、ラスタ画像からの画像データ値のライ
ンの如き、データ値のブロックを形成することが多い。
この場合、該ブロックのエッジ（端縁）に対するろ波値
は、該ブロックのエッジに対応する入力データ値が遅延
素子のチェーンの中央に在る時に出力されるが、その
時、遅延素子のチェーンには、有効データが半分しか満
たされていないことになる。これは補償しないと、望ま
しくない歪み（エッジ効果）が生じるであろう。
つの問題は、遅延素子のチェーン（連なり）の長さから
来ている。フィルタの中には、遅延素子の数が何十又は
何百にも及ぶものがある。データをろ波する場合は一般
に、入力データ値内の個々の位置が遅延素子のチェーン
の中央に在る時に、入力データ値内の当該位置に関する
ろ波（された）出力値が発生されている。ろ波しようと
するデータ値は、ラスタ画像からの画像データ値のライ
ンの如き、データ値のブロックを形成することが多い。
この場合、該ブロックのエッジ（端縁）に対するろ波値
は、該ブロックのエッジに対応する入力データ値が遅延
素子のチェーンの中央に在る時に出力されるが、その
時、遅延素子のチェーンには、有効データが半分しか満
たされていないことになる。これは補償しないと、望ま
しくない歪み（エッジ効果）が生じるであろう。
【０００４】これに対処する１つの技法は、同時係属中
の英国特許出願９１２４３４３．６号に記載されている
ようにデータのエッジを拡張することである。エッジの
拡張には、幾つかの慣用手段がある。その１つは、いわ
ゆる対称的エッジ拡張である。これは、恰もデータ値が
エッジに置かれた鏡によって反射されたかのように、デ
ータ値をデータブロックのエッジの周りに繰返すやり方
である。今、次のようなデータブロックを考える。 １，２，３，４，‥‥，ｎ−３，ｎ−２，ｎ−１，ｎ このデータブロックが対称的エッジ拡張を受けると、例
えば次のようになる。 ３，２，１，２，３，４，‥‥，ｎ−３，ｎ−２，ｎ−
１，ｎ，ｎ−１，ｎ−２
の英国特許出願９１２４３４３．６号に記載されている
ようにデータのエッジを拡張することである。エッジの
拡張には、幾つかの慣用手段がある。その１つは、いわ
ゆる対称的エッジ拡張である。これは、恰もデータ値が
エッジに置かれた鏡によって反射されたかのように、デ
ータ値をデータブロックのエッジの周りに繰返すやり方
である。今、次のようなデータブロックを考える。 １，２，３，４，‥‥，ｎ−３，ｎ−２，ｎ−１，ｎ このデータブロックが対称的エッジ拡張を受けると、例
えば次のようになる。 ３，２，１，２，３，４，‥‥，ｎ−３，ｎ−２，ｎ−
１，ｎ，ｎ−１，ｎ−２
【０００５】このようなエッジ拡張を行う１つの方法
は、各データブロック値をメモリに記憶し、該データ値
をメモリからエッジが拡張されたデータブロックが生じ
るように修正した順序で読出すことである。これは、デ
ータ値を正確な順序で発生するには効果があるが、扱う
データの量が多くシステム処理に遅れを生じるような画
像処理機器では、大量のメモリを要する欠点がある。
は、各データブロック値をメモリに記憶し、該データ値
をメモリからエッジが拡張されたデータブロックが生じ
るように修正した順序で読出すことである。これは、デ
ータ値を正確な順序で発生するには効果があるが、扱う
データの量が多くシステム処理に遅れを生じるような画
像処理機器では、大量のメモリを要する欠点がある。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
課題は、大量のメモリを用いることなく、上述のエッジ
効果を減らすための対称データ拡張を行いうるデジタル
フィルタを提供することである。
課題は、大量のメモリを用いることなく、上述のエッジ
効果を減らすための対称データ拡張を行いうるデジタル
フィルタを提供することである。
【０００７】
【課題を解決するための手段及び作用】本発明は、一面
からみて、データ値ブロックをろ波するデジタルフィル
タを提供する。該デジタルフィルタは、データ値を記憶
する遅延素子のチェーンと、非隣接遅延素子の入力間で
データ値を選択的に回送して、上記データ値ブロックの
対称的エッジ拡張を行う少なくとも１つのマルチプレク
サとを具える。
からみて、データ値ブロックをろ波するデジタルフィル
タを提供する。該デジタルフィルタは、データ値を記憶
する遅延素子のチェーンと、非隣接遅延素子の入力間で
データ値を選択的に回送して、上記データ値ブロックの
対称的エッジ拡張を行う少なくとも１つのマルチプレク
サとを具える。
【０００８】本発明では、フィルタの遅延素子自身をメ
モリとして動作するように使用する。即ち、メモリから
のデータ値を、前のエッジ（前縁）の前方又は後のエッ
ジ（後縁）の後方の位置に移すようにマルチプレクサで
切替えて、エッジ拡張を行うのである。この方法によれ
ば、以前に提案された技法に関連する余計なハードウェ
アを必要とせず、また遅延を回避することができる。
モリとして動作するように使用する。即ち、メモリから
のデータ値を、前のエッジ（前縁）の前方又は後のエッ
ジ（後縁）の後方の位置に移すようにマルチプレクサで
切替えて、エッジ拡張を行うのである。この方法によれ
ば、以前に提案された技法に関連する余計なハードウェ
アを必要とせず、また遅延を回避することができる。
【０００９】後縁でエッジ拡張を行う好適な具体構成で
は、上記少なくとも１つのマルチプレクサは、データ値
ブロックの後縁で対称エッジ拡張を行うために、１つお
きの遅延素子から上流の遅延素子の入力にデータ値を戻
すブロック後縁マルチプレクサを有する。
は、上記少なくとも１つのマルチプレクサは、データ値
ブロックの後縁で対称エッジ拡張を行うために、１つお
きの遅延素子から上流の遅延素子の入力にデータ値を戻
すブロック後縁マルチプレクサを有する。
【００１０】デジタルフィルタが時に長くて何十又は何
百もの遅延素子を含むことは、前述のとおりである。か
かるフィルタでは、各タップのデータ値に乗じる係数
が、フィルタの中央から離れると著しく減少するのが普
通である。したがって、フィルタ中央のデータ値は、フ
ィルタのエッジ近くのものより、対応する出力値に対し
大きな影響を与える。このため、後縁周辺の遅延素子に
無効データを含ませたままでも、重要な中央遅延素子部
にデータを満たすに十分なエッジ拡張をすれば、まずま
ずの結果が得られる。
百もの遅延素子を含むことは、前述のとおりである。か
かるフィルタでは、各タップのデータ値に乗じる係数
が、フィルタの中央から離れると著しく減少するのが普
通である。したがって、フィルタ中央のデータ値は、フ
ィルタのエッジ近くのものより、対応する出力値に対し
大きな影響を与える。このため、後縁周辺の遅延素子に
無効データを含ませたままでも、重要な中央遅延素子部
にデータを満たすに十分なエッジ拡張をすれば、まずま
ずの結果が得られる。
【００１１】しかし、遅延素子のチェーンが短く高品質
が最も重要な場合には、上記ブロック後縁マルチプレク
サは、その遅延素子チェーン内の最初の遅延素子の入力
にデータ値を戻す。
が最も重要な場合には、上記ブロック後縁マルチプレク
サは、その遅延素子チェーン内の最初の遅延素子の入力
にデータ値を戻す。
【００１２】チェーン内の最初の遅延素子にデータ値を
戻すことにより、フィルタは、後縁がフィルタの中央に
達する時までには十分に有効データで満たされるであろ
う。
戻すことにより、フィルタは、後縁がフィルタの中央に
達する時までには十分に有効データで満たされるであろ
う。
【００１３】前縁でエッジ拡張を行う好適な具体構成で
は、上記少なくとも１つのマルチプレクサは、データ値
ブロックの前縁で対称エッジ拡張を行うために、下流の
非隣接遅延素子にデータ値を送る少なくとも１つのブロ
ック前縁マルチプレクサを有する。
は、上記少なくとも１つのマルチプレクサは、データ値
ブロックの前縁で対称エッジ拡張を行うために、下流の
非隣接遅延素子にデータ値を送る少なくとも１つのブロ
ック前縁マルチプレクサを有する。
【００１４】前縁で効果的なエッジ拡張を達成する便利
な方法は、上記少なくとも１つのブロック前縁マルチプ
レクサに、各々が１つおきの遅延素子の１つにデータ値
を送る複数のブロック前縁マルチプレクサを含めること
である。
な方法は、上記少なくとも１つのブロック前縁マルチプ
レクサに、各々が１つおきの遅延素子の１つにデータ値
を送る複数のブロック前縁マルチプレクサを含めること
である。
【００１５】各ブロック前縁マルチプレクサは、その対
応する遅延素子への入力として、その前の遅延素子にあ
るデータ値又は非隣接の上流遅延素子からのデータ値の
いずれか一方を選択することができる。
応する遅延素子への入力として、その前の遅延素子にあ
るデータ値又は非隣接の上流遅延素子からのデータ値の
いずれか一方を選択することができる。
【００１６】上述と同様に、遅延素子の長いチェーンを
エッジ拡張データで十分に満たす固定費が正当かどうか
の間にバランスがある。品質が重要な短いフィルタの場
合、上記複数のブロック前縁マルチプレクサは、データ
値を入力から上記チェーン内の１つの遅延素子に送る作
用を行う。
エッジ拡張データで十分に満たす固定費が正当かどうか
の間にバランスがある。品質が重要な短いフィルタの場
合、上記複数のブロック前縁マルチプレクサは、データ
値を入力から上記チェーン内の１つの遅延素子に送る作
用を行う。
【００１７】２つの異なるフィルタのろ波動作を実効的
に行うのに、１つのデジタルフィルタのハードウェアを
用いるのが便利なことがある。これは、遅延素子がマル
チ（多）サンプル遅延期間を有し、デジタル値ブロック
が多重化されたデータ値のセット（組）を含み、デジタ
ルフィルタが多重化された異なるデータ値セットに用い
るための切替え可能なフィルタ係数セットを有すること
で達成される。
に行うのに、１つのデジタルフィルタのハードウェアを
用いるのが便利なことがある。これは、遅延素子がマル
チ（多）サンプル遅延期間を有し、デジタル値ブロック
が多重化されたデータ値のセット（組）を含み、デジタ
ルフィルタが多重化された異なるデータ値セットに用い
るための切替え可能なフィルタ係数セットを有すること
で達成される。
【００１８】データ値セットの多重化（並直列変換）
も、本発明のエッジ拡張動作によって処理することがで
きる。データブロックは、同相である必要は全くない。
即ち、多重化データブロックの１つのエッジが、必ずし
も他の多重化データブロックのエッジと同じ所にある必
要はない。
も、本発明のエッジ拡張動作によって処理することがで
きる。データブロックは、同相である必要は全くない。
即ち、多重化データブロックの１つのエッジが、必ずし
も他の多重化データブロックのエッジと同じ所にある必
要はない。
【００１９】前述のように、デジタルフィルタは多くの
異なる分野で使用されている。しかし、本発明のフィル
タは、デジタルフィルタが画像データを空間領域と周波
数領域の間で変換する場合に、特に有用であることが分
かった。
異なる分野で使用されている。しかし、本発明のフィル
タは、デジタルフィルタが画像データを空間領域と周波
数領域の間で変換する場合に、特に有用であることが分
かった。
【００２０】本発明は、他の面からみて、データ値ブロ
ックをデジタル的にろ波する方法を提供する。その方法
は、データ値を遅延素子のチェーン内に記憶すること、
データ値を非隣接遅延素子の入力の間で選択的に回送し
て、上記データ値ブロックの対称的エッジ拡張を行うこ
との各ステップを含む。
ックをデジタル的にろ波する方法を提供する。その方法
は、データ値を遅延素子のチェーン内に記憶すること、
データ値を非隣接遅延素子の入力の間で選択的に回送し
て、上記データ値ブロックの対称的エッジ拡張を行うこ
との各ステップを含む。
【００２１】
【実施例】以下、図面により本発明を具体的に説明す
る。図１は、ラスタ画像データにエッジ拡張を施した例
を示す図である。同図において、１は、空間周波数領域
に変換するためにサブバンド・フィルタリング（帯域分
割ろ波）を受けることになっている画像データ値のアレ
イを示す。水平空間周波数分離を行うため、画像データ
は、水平方向にラスタ走査され、高及び低デジタル有限
インパルス応答フィルタに通される。データの各水平ラ
スタラインは、能動部分Ａをもつデータ値のブロックを
形成する。エッジ効果を減らすために、該ブロックの前
縁と後縁に対称的拡張Ｅが適用されている。
る。図１は、ラスタ画像データにエッジ拡張を施した例
を示す図である。同図において、１は、空間周波数領域
に変換するためにサブバンド・フィルタリング（帯域分
割ろ波）を受けることになっている画像データ値のアレ
イを示す。水平空間周波数分離を行うため、画像データ
は、水平方向にラスタ走査され、高及び低デジタル有限
インパルス応答フィルタに通される。データの各水平ラ
スタラインは、能動部分Ａをもつデータ値のブロックを
形成する。エッジ効果を減らすために、該ブロックの前
縁と後縁に対称的拡張Ｅが適用されている。
【００２２】図２〜７は、前縁で対称エッジ拡張を行う
本発明デジタルフィルタの動作を説明するためのもの
で、７タップ付き有限インパルス応答フィルタの一部分
の動作状態を夫々示している。図示のフィルタは、遅延
素子のチェーン２，４，６，８，１０，１２を有する。
チェーンの始めと終わり及び各遅延素子の間からタップ
が取出され、これらタップ値は、夫々の係数乗算器（図
示せず）に供給され、それから通常の如く加算器（図示
せず）に送られる。
本発明デジタルフィルタの動作を説明するためのもの
で、７タップ付き有限インパルス応答フィルタの一部分
の動作状態を夫々示している。図示のフィルタは、遅延
素子のチェーン２，４，６，８，１０，１２を有する。
チェーンの始めと終わり及び各遅延素子の間からタップ
が取出され、これらタップ値は、夫々の係数乗算器（図
示せず）に供給され、それから通常の如く加算器（図示
せず）に送られる。
【００２３】２方向マルチプレクサ１４，１６，１８
（ブロック前縁マルチプレクサ）が１つおきの遅延素子
の間に位置し、これは、その下流の遅延素子をその前の
遅延素子又は第１遅延素子２の入力のいずれか一方に接
続する動作をする。
（ブロック前縁マルチプレクサ）が１つおきの遅延素子
の間に位置し、これは、その下流の遅延素子をその前の
遅延素子又は第１遅延素子２の入力のいずれか一方に接
続する動作をする。
【００２４】図２は、フィルタがデータ値ブロック内の
最初のデータ値「ｄ１」を受信した時の状態を示す。２
方向マルチプレクサ１４，１６，１８はすべて、この入
力値を選択する。該入力値はまた、通常のように遅延素
子２内に記憶される。
最初のデータ値「ｄ１」を受信した時の状態を示す。２
方向マルチプレクサ１４，１６，１８はすべて、この入
力値を選択する。該入力値はまた、通常のように遅延素
子２内に記憶される。
【００２５】図３は、第２のデータ値「ｄ２」を受信し
た時の状態を示す。２方向マルチプレクサ１４，１６，
１８は、第１遅延素子２に入力されたデータ値「ｄ２」
を選択し続ける。前に記憶された第１のデータ値「ｄ
１」は、それらの前位置の下流の遅延素子にクロックイ
ンされる（クロックで送り込まれる）。
た時の状態を示す。２方向マルチプレクサ１４，１６，
１８は、第１遅延素子２に入力されたデータ値「ｄ２」
を選択し続ける。前に記憶された第１のデータ値「ｄ
１」は、それらの前位置の下流の遅延素子にクロックイ
ンされる（クロックで送り込まれる）。
【００２６】図４は、第３のデータ値「ｄ３」の受信時
を示す。２方向マルチプレクサ１４は、その状態を変更
して先行する前の遅延素子４のデータ値を選択し、これ
を遅延素子６に供給する。他の２方向マルチプレクサ１
６，１８は、第１遅延素子２に入力されたデータ値を選
択し続ける。遅延素子２，４，６，８，１０，１２はま
た、適切な場合、クロックにより前に記憶したデータ値
を先に進める。
を示す。２方向マルチプレクサ１４は、その状態を変更
して先行する前の遅延素子４のデータ値を選択し、これ
を遅延素子６に供給する。他の２方向マルチプレクサ１
６，１８は、第１遅延素子２に入力されたデータ値を選
択し続ける。遅延素子２，４，６，８，１０，１２はま
た、適切な場合、クロックにより前に記憶したデータ値
を先に進める。
【００２７】図５は、第４のデータ「ｄ４」の受信時を
示す。今度は２方向マルチプレクサ１６が切替わり、遅
延素子８から遅延素子１０の入力にデータ値が送られ
る。２方向マルチプレクサ１８は、現入力データ「ｄ
４」を選択し、これを遅延素子１２の出力ではなく最終
の下流タップに供給する。前に記憶されたデータ値は、
フィルタのクロックによって先に進められる。
示す。今度は２方向マルチプレクサ１６が切替わり、遅
延素子８から遅延素子１０の入力にデータ値が送られ
る。２方向マルチプレクサ１８は、現入力データ「ｄ
４」を選択し、これを遅延素子１２の出力ではなく最終
の下流タップに供給する。前に記憶されたデータ値は、
フィルタのクロックによって先に進められる。
【００２８】図５において、最初の入力データ値「ｄ
１」が今や７タップ・フィルタの中央タップに達したこ
とが見られるであろう。この時点で、水平ラスタ走査ラ
インのエッジ位置に対応する最初のろ波出力値が読出さ
れることが望まれる。２方向マルチプレクサ１４，１
６，１８の動作は、データ値を前方へ供給して前縁を効
果的に拡張することであった。こうして、７タップに存
在するデータ値が、第１データ値「ｄ１」を中心として
対称的に拡張されることが分かるであろう。
１」が今や７タップ・フィルタの中央タップに達したこ
とが見られるであろう。この時点で、水平ラスタ走査ラ
インのエッジ位置に対応する最初のろ波出力値が読出さ
れることが望まれる。２方向マルチプレクサ１４，１
６，１８の動作は、データ値を前方へ供給して前縁を効
果的に拡張することであった。こうして、７タップに存
在するデータ値が、第１データ値「ｄ１」を中心として
対称的に拡張されることが分かるであろう。
【００２９】図６及び７は、フィルタが第５及び第６の
データ値「ｄ５」、「ｄ６」を受信した時の状態を示
す。第５データ値「ｄ５」の場合、２方向マルチプレク
サ１８は、遅延素子１２からの出力を選択し、これを最
終タップに供給する。他の全部の遅延素子にあるデータ
値は、位置が１つずつ進められる。今度は第２データ値
「ｄ２」がフィルタの中央タップ位置にあり、拡張され
たデータは、フィルタの終端から落とされ始める。この
動作は、図７に示すように、第６データ値「ｄ６」及び
後続のデータ値すべてに対して続けられ、最後にデータ
値ブロックの後縁に達する。
データ値「ｄ５」、「ｄ６」を受信した時の状態を示
す。第５データ値「ｄ５」の場合、２方向マルチプレク
サ１８は、遅延素子１２からの出力を選択し、これを最
終タップに供給する。他の全部の遅延素子にあるデータ
値は、位置が１つずつ進められる。今度は第２データ値
「ｄ２」がフィルタの中央タップ位置にあり、拡張され
たデータは、フィルタの終端から落とされ始める。この
動作は、図７に示すように、第６データ値「ｄ６」及び
後続のデータ値すべてに対して続けられ、最後にデータ
値ブロックの後縁に達する。
【００３０】図８〜１１は、データ値のブロック後縁に
おける対称エッジ拡張を示す。４方向マルチプレクサ
（ブロック後縁マルチプレクサ）３２が、７タップ・フ
ィルタの遅延素子チェーン２０，２２，２４，２６，２
８，３０の入力端に配置される。４方向マルチプレクサ
３２は、第１遅延素子２０への入力として新しいデータ
か又は連続する１つおきのタップからのデータのいずれ
かを選択できる。
おける対称エッジ拡張を示す。４方向マルチプレクサ
（ブロック後縁マルチプレクサ）３２が、７タップ・フ
ィルタの遅延素子チェーン２０，２２，２４，２６，２
８，３０の入力端に配置される。４方向マルチプレクサ
３２は、第１遅延素子２０への入力として新しいデータ
か又は連続する１つおきのタップからのデータのいずれ
かを選択できる。
【００３１】図８は、データブロックの最後のデータ値
「ｄｎ」の入力時のフィルタの状態を示す。このデータ
値「ｄｎ」は、４方向マルチプレクサ３２により選択さ
れ、第１遅延素子２０に供給される。
「ｄｎ」の入力時のフィルタの状態を示す。このデータ
値「ｄｎ」は、４方向マルチプレクサ３２により選択さ
れ、第１遅延素子２０に供給される。
【００３２】図９は、次のクロック周期におけるフィル
タの状態を示す。この場合、４方向マルチプレクサ３２
は、第２遅延素子２２及び第３遅延素子２４の間からの
データ値「ｄ（ｎ−１）」を選択する。このデータ値
「ｄ（ｎ−１）」は、第１遅延素子２０に供給される。
タの状態を示す。この場合、４方向マルチプレクサ３２
は、第２遅延素子２２及び第３遅延素子２４の間からの
データ値「ｄ（ｎ−１）」を選択する。このデータ値
「ｄ（ｎ−１）」は、第１遅延素子２０に供給される。
【００３３】図１０及び１１は、次の２クロック周期を
示し、その間、４方向マルチプレクサ３２は、第１遅延
素子２０への入力として夫々データ値ｄ（ｎ−２）及び
ｄ（ｎ−３）を選択する。
示し、その間、４方向マルチプレクサ３２は、第１遅延
素子２０への入力として夫々データ値ｄ（ｎ−２）及び
ｄ（ｎ−３）を選択する。
【００３４】図１１に示す状態では、データ値ブロック
の最後のデータ値「ｄｎ」が中央タップに位置してい
る。この時点で、連続する遅延素子からのタップには対
称的に拡張されたデータ値が現れる。図１１の状態にお
けるフィルタからの出力が、データブロックの最終有効
出力となる。
の最後のデータ値「ｄｎ」が中央タップに位置してい
る。この時点で、連続する遅延素子からのタップには対
称的に拡張されたデータ値が現れる。図１１の状態にお
けるフィルタからの出力が、データブロックの最終有効
出力となる。
【００３５】図１２は、ブロック前縁及び後縁のエッジ
拡張の両方を行いうるデジタルフィルタを示すブロック
図である。同図のフィルタは、図２〜７に示したような
前縁エッジ拡張と、図８〜１１に示したような後縁エッ
ジ拡張との両方を行える総合フィルタである。このフィ
ルタも、各々がｎサンプルの遅延を生じる遅延素子３
６，３８，４２，４４，４８をもつ７タップ・フィルタ
である。２方向ブロック前縁マルチプレクサ４０，４
６，５２は、夫々の制御信号Ｓ４０，Ｓ４６，Ｓ５２に
よって制御され、図２〜７に従ってブロック前縁での対
称エッジ拡張を行う。４方向ブロック後縁マルチプレク
サ３４は、制御信号Ｓ３４によって制御され、図８〜１
１に従ってブロック後縁での対称エッジ拡張を行う。
拡張の両方を行いうるデジタルフィルタを示すブロック
図である。同図のフィルタは、図２〜７に示したような
前縁エッジ拡張と、図８〜１１に示したような後縁エッ
ジ拡張との両方を行える総合フィルタである。このフィ
ルタも、各々がｎサンプルの遅延を生じる遅延素子３
６，３８，４２，４４，４８をもつ７タップ・フィルタ
である。２方向ブロック前縁マルチプレクサ４０，４
６，５２は、夫々の制御信号Ｓ４０，Ｓ４６，Ｓ５２に
よって制御され、図２〜７に従ってブロック前縁での対
称エッジ拡張を行う。４方向ブロック後縁マルチプレク
サ３４は、制御信号Ｓ３４によって制御され、図８〜１
１に従ってブロック後縁での対称エッジ拡張を行う。
【００３６】図１３は、ＦＩＲフィルタの概念図であ
る。かかるフィルタは、単に入力データとクロック信号
をその入力とし、一定のフィルタ係数を適用してろ波出
力データを発生するものである。上述のフィルタの場
合、マルチプレクサの動作状態（ステート）を選択する
ため別に制御信号をフィルタに供給する。
る。かかるフィルタは、単に入力データとクロック信号
をその入力とし、一定のフィルタ係数を適用してろ波出
力データを発生するものである。上述のフィルタの場
合、マルチプレクサの動作状態（ステート）を選択する
ため別に制御信号をフィルタに供給する。
【００３７】各データ値ブロック内のどの点に達してい
るかを指示するために、カウンタ（図示せず）を用い
る。このカウンタの出力は、図２〜７、図８〜１１及び
図１２に示すマルチプレクサを所要時間に切替える制御
信号を発生するステートマシン（図示せず）に供給する
ことができる。ステートマシンは、データブロック内の
位置とマルチプレクサのステートとの間を直接マッピン
グしたものがあれば、比較的簡単に構成できる。
るかを指示するために、カウンタ（図示せず）を用い
る。このカウンタの出力は、図２〜７、図８〜１１及び
図１２に示すマルチプレクサを所要時間に切替える制御
信号を発生するステートマシン（図示せず）に供給する
ことができる。ステートマシンは、データブロック内の
位置とマルチプレクサのステートとの間を直接マッピン
グしたものがあれば、比較的簡単に構成できる。
【００３８】フィルタに供給する制御信号はまた、各タ
ップに対する乗算係数を切替えるにも使用できる。こう
すると、与えられたフィルタ・ハードウェアのセット
が、２以上の異なるフィルタ、例えば低域通過フィルタ
や高域通過フィルタの機能を行える効果がある。フィル
タ係数を切替えると、与えられたデータストリーム内の
種々の異なるデータブロックからのデータを効率的に多
重化（並直列変換）することができる。データストリー
ムが対応して多重化されている場合、適切なデータ値を
乗算器に供給して合算するためには、各遅延素子が、多
重化されたデータ値の同じセットのデータ値の間に存在
するデータ値を受入れるのに十分な多サンプル遅延時間
をもつ必要がある。
ップに対する乗算係数を切替えるにも使用できる。こう
すると、与えられたフィルタ・ハードウェアのセット
が、２以上の異なるフィルタ、例えば低域通過フィルタ
や高域通過フィルタの機能を行える効果がある。フィル
タ係数を切替えると、与えられたデータストリーム内の
種々の異なるデータブロックからのデータを効率的に多
重化（並直列変換）することができる。データストリー
ムが対応して多重化されている場合、適切なデータ値を
乗算器に供給して合算するためには、各遅延素子が、多
重化されたデータ値の同じセットのデータ値の間に存在
するデータ値を受入れるのに十分な多サンプル遅延時間
をもつ必要がある。
【００３９】図１４の（Ａ）及び（Ｂ）は、図１２の２
方向マルチプレクサ４０，４６，５２を制御して前縁エ
ッジ拡張を行うための回路及び動作を夫々示す図であ
る。カウンタは、０から（ｎ−１）／２まで（ただし、
ｎはフィルタの長さ（この場合は７）である。）をカウ
ントする。該カウンタからの出力は、Ｂビット・ワード
（ただし、Ｂ＝ｃｅｉｌ〔ｌｏｇ2 （ｎ＋１）／２〕
（この場合は２））である。該カウンタには、第１の有
効入力サンプル「ｄ１」の受信時に高から低に変わり、
第３サンプル「ｄ３」の受信時に低から高に変わるリセ
ット信号ＲＳＴが与えられる。「ｄ３」サンプルを受信
すると、カウンタは、最初のカウント値「１」を採用
し、後続のサンプルを「３」までカウントし、この
「３」の値を残りの有効データに対して維持する。
方向マルチプレクサ４０，４６，５２を制御して前縁エ
ッジ拡張を行うための回路及び動作を夫々示す図であ
る。カウンタは、０から（ｎ−１）／２まで（ただし、
ｎはフィルタの長さ（この場合は７）である。）をカウ
ントする。該カウンタからの出力は、Ｂビット・ワード
（ただし、Ｂ＝ｃｅｉｌ〔ｌｏｇ2 （ｎ＋１）／２〕
（この場合は２））である。該カウンタには、第１の有
効入力サンプル「ｄ１」の受信時に高から低に変わり、
第３サンプル「ｄ３」の受信時に低から高に変わるリセ
ット信号ＲＳＴが与えられる。「ｄ３」サンプルを受信
すると、カウンタは、最初のカウント値「１」を採用
し、後続のサンプルを「３」までカウントし、この
「３」の値を残りの有効データに対して維持する。
【００４０】ロジック・デコーダは、カウンタからＢビ
ット・カウントを受信し、これを３つの制御信号Ｓ４
０，Ｓ４６，Ｓ５２にデコードする。これらは、図１２
のマルチプレクサ４０，４６，５２を夫々制御する。図
１４の（Ｂ）に、これら制御信号Ｓ４０，Ｓ４６，Ｓ５
２のＲＳＴ信号及び入力されたデータサンプルに対する
タイミングを示す。ロジック・デコーダは、Ｂビット・
ワードから、Ｓ４０，Ｓ４６，Ｓ５２の各々に対する１
ビットを含む３ビット・ワードへのマッピングを行うＰ
ＲＯＭでよい。或いは、ＡＳＩＣ設計のもつと使い易く
て経済的なハード・ロジック・デコーダを設けてもよ
い。
ット・カウントを受信し、これを３つの制御信号Ｓ４
０，Ｓ４６，Ｓ５２にデコードする。これらは、図１２
のマルチプレクサ４０，４６，５２を夫々制御する。図
１４の（Ｂ）に、これら制御信号Ｓ４０，Ｓ４６，Ｓ５
２のＲＳＴ信号及び入力されたデータサンプルに対する
タイミングを示す。ロジック・デコーダは、Ｂビット・
ワードから、Ｓ４０，Ｓ４６，Ｓ５２の各々に対する１
ビットを含む３ビット・ワードへのマッピングを行うＰ
ＲＯＭでよい。或いは、ＡＳＩＣ設計のもつと使い易く
て経済的なハード・ロジック・デコーダを設けてもよ
い。
【００４１】サンプル「ｄ１」及び「ｄ２」の受信時、
信号Ｓ４０，Ｓ４６，Ｓ５２はすべて、図２〜３に示す
ように図１２のマルチプレクサ４０，４６，５２の同じ
切替え位置に対応する同じ値を有する。「ｄ２」サンプ
ル受信後、チェーン内の第１マルチプレクサ４０は、図
４に示す状態に対応するステートに切替える。２つの連
続サンプル「ｄ３」、「ｄ４」受信後は、第２及び第３
のマルチプレクサ４６，５２は夫々、図５及び６に示す
ようにステートを切替える。Ｂビット・カウント値が
「３」に達すると、ロジック・デコーダからフィードバ
ック信号がカウンタに加えられ、カウント値は残りの有
効サンプル値の受信の間「３」に維持される。
信号Ｓ４０，Ｓ４６，Ｓ５２はすべて、図２〜３に示す
ように図１２のマルチプレクサ４０，４６，５２の同じ
切替え位置に対応する同じ値を有する。「ｄ２」サンプ
ル受信後、チェーン内の第１マルチプレクサ４０は、図
４に示す状態に対応するステートに切替える。２つの連
続サンプル「ｄ３」、「ｄ４」受信後は、第２及び第３
のマルチプレクサ４６，５２は夫々、図５及び６に示す
ようにステートを切替える。Ｂビット・カウント値が
「３」に達すると、ロジック・デコーダからフィードバ
ック信号がカウンタに加えられ、カウント値は残りの有
効サンプル値の受信の間「３」に維持される。
【００４２】最初の３サンプル値「ｄ１」、「ｄ２」、
「ｄ３」の受信の間、制御信号Ｓ４０，Ｓ４６，Ｓ５２
によって制御されるマルチプレクサの動作は、前縁エッ
ジ拡張ＬＥＥを発生させることである。第１サンプル
「ｄ１」の受信前では、カウンタのステートは「×」印
で示すように不明確である。
「ｄ３」の受信の間、制御信号Ｓ４０，Ｓ４６，Ｓ５２
によって制御されるマルチプレクサの動作は、前縁エッ
ジ拡張ＬＥＥを発生させることである。第１サンプル
「ｄ１」の受信前では、カウンタのステートは「×」印
で示すように不明確である。
【００４３】図１５の（Ａ）及び（Ｂ）は、図１２の４
方向マルチプレクサ３４の制御に必要な制御信号Ｓ３４
の発生方法を示す図である。図１４と同様に、Ｂビット
出力を発生する０〜（（ｎ−１）／２）カウンタが設け
られる。最後の有効サンプル「ｄｎ」の受信後、カウン
タに加えられるリセット信号ＲＳＴは低から高に移り、
カウンタは、後続の各サンプル期間に「１」から「３」
までのカウントを始める。このＢビット・カウントは、
４方向マルチプレクサ３４に加えられる制御信号Ｓ３４
として直接使用され、図８〜１１に示すように該マルチ
プレクサをその４つの位置に夫々切替える作用をする。
４方向マルチプレクサ３４のステートが切替えられる３
サンプル期間に、後縁エッジ拡張ＴＥＥが行われる。第
３の無効サンプル後は、「×」印で示すように、もはや
カウンタの値は重要でない。最後の有効サンプル「ｄ
ｎ」の受信前、カウンタ値は、リセット信号ＲＳＴによ
って解放されるまで０に保たれる。
方向マルチプレクサ３４の制御に必要な制御信号Ｓ３４
の発生方法を示す図である。図１４と同様に、Ｂビット
出力を発生する０〜（（ｎ−１）／２）カウンタが設け
られる。最後の有効サンプル「ｄｎ」の受信後、カウン
タに加えられるリセット信号ＲＳＴは低から高に移り、
カウンタは、後続の各サンプル期間に「１」から「３」
までのカウントを始める。このＢビット・カウントは、
４方向マルチプレクサ３４に加えられる制御信号Ｓ３４
として直接使用され、図８〜１１に示すように該マルチ
プレクサをその４つの位置に夫々切替える作用をする。
４方向マルチプレクサ３４のステートが切替えられる３
サンプル期間に、後縁エッジ拡張ＴＥＥが行われる。第
３の無効サンプル後は、「×」印で示すように、もはや
カウンタの値は重要でない。最後の有効サンプル「ｄ
ｎ」の受信前、カウンタ値は、リセット信号ＲＳＴによ
って解放されるまで０に保たれる。
【００４４】図１６〜２１は、多重化（間挿）された高
域通過（Ｈ）及び低域通過（Ｌ）データを含むデータブ
ロックの前縁対称エッジ拡張を示すブロック図である。
遅延素子５４，５６，５８，６０，６２，６４は、２サ
ンプル遅延素子である。本例では、低域通過データ及び
高域通過データは、同相のブロックの形で配列されてい
る。その結果、２方向マルチプレクサ６８，７０，７２
は、データ値の各組（セット）に対し同時に作用する。
よって、図１６〜２１の各々は、フィルタに加えられた
２クロック周期と、発生された２つのろ波されたデータ
値出力を表す。
域通過（Ｈ）及び低域通過（Ｌ）データを含むデータブ
ロックの前縁対称エッジ拡張を示すブロック図である。
遅延素子５４，５６，５８，６０，６２，６４は、２サ
ンプル遅延素子である。本例では、低域通過データ及び
高域通過データは、同相のブロックの形で配列されてい
る。その結果、２方向マルチプレクサ６８，７０，７２
は、データ値の各組（セット）に対し同時に作用する。
よって、図１６〜２１の各々は、フィルタに加えられた
２クロック周期と、発生された２つのろ波されたデータ
値出力を表す。
【００４５】２方向マルチプレクサ６８，７０，７２の
切替動作は、図２〜７の場合と同じである。図１９は、
前縁から発生すべき最初のろ波されたデータ値の有効出
力を示し、前縁エッジ・データＬ１，Ｈ１が中央タップ
に位置し、残りのタップは対称的である。
切替動作は、図２〜７の場合と同じである。図１９は、
前縁から発生すべき最初のろ波されたデータ値の有効出
力を示し、前縁エッジ・データＬ１，Ｈ１が中央タップ
に位置し、残りのタップは対称的である。
【００４６】
【発明の効果】以上説明したとおり、本発明によれば、
大量のメモリを用いることなく、データブロックのエッ
ジでエッジ効果を減らすための対称的データ拡張を行う
ことができ、さほどの遅延も生じない。
大量のメモリを用いることなく、データブロックのエッ
ジでエッジ効果を減らすための対称的データ拡張を行う
ことができ、さほどの遅延も生じない。
【図１】ラスタ画像データにエッジ拡張を施した例を示
す図である。
す図である。
【図２】前縁で対称エッジ拡張を行う本発明デジタルフ
ィルタの動作説明図（その１）である。
ィルタの動作説明図（その１）である。
【図３】前縁で対称エッジ拡張を行う本発明デジタルフ
ィルタの動作説明図（その２）である。
ィルタの動作説明図（その２）である。
【図４】前縁で対称エッジ拡張を行う本発明デジタルフ
ィルタの動作説明図（その３）である。
ィルタの動作説明図（その３）である。
【図５】前縁で対称エッジ拡張を行う本発明デジタルフ
ィルタの動作説明図（その４）である。
ィルタの動作説明図（その４）である。
【図６】前縁でエッジ拡張を行う本発明デジタルフィル
タの動作説明図（その５）である。
タの動作説明図（その５）である。
【図７】前縁でエッジ拡張を行う本発明デジタルフィル
タの動作説明図（その６）である。
タの動作説明図（その６）である。
【図８】後縁でエッジ拡張を行う本発明デジタルフィル
タの動作説明図（その１）である。
タの動作説明図（その１）である。
【図９】後縁でエッジ拡張を行う本発明デジタルフィル
タの動作説明図（その２）である。
タの動作説明図（その２）である。
【図１０】後縁でエッジ拡張を行う本発明デジタルフィ
ルタの動作説明図（その３）である。
ルタの動作説明図（その３）である。
【図１１】後縁でエッジ拡張を行う本発明デジタルフィ
ルタの動作説明図（その４）である。
ルタの動作説明図（その４）である。
【図１２】前縁及び後縁のエッジ拡張ができる本発明に
よるデジタルフィルタの要部を示すブロック図である。
よるデジタルフィルタの要部を示すブロック図である。
【図１３】ＦＩＲフィルタの概念図である。
【図１４】図１２の２方向マルチプレクサを制御して前
縁エッジ拡張を行うための回路及び動作を示す図であ
る。
縁エッジ拡張を行うための回路及び動作を示す図であ
る。
【図１５】図１２の４方向マルチプレクサを制御して後
縁エッジ拡張を行うための回路及び動作を示す図であ
る。
縁エッジ拡張を行うための回路及び動作を示す図であ
る。
【図１６】多重化された高域通過（Ｈ）及び低域通過
（Ｌ）データを含むデータブロックの前縁エッジ拡張を
行う本発明デジタルフィルタの動作説明図（その１）で
ある。
（Ｌ）データを含むデータブロックの前縁エッジ拡張を
行う本発明デジタルフィルタの動作説明図（その１）で
ある。
【図１７】多重化されたＨ及びＬデータを含むデータブ
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その２）である。
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その２）である。
【図１８】多重化されたＨ及びＬデータを含むデータブ
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その３）である。
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その３）である。
【図１９】多重化されたＨ及びＬデータを含むデータブ
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その４）である。
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その４）である。
【図２０】多重化されたＨ及びＬデータを含むデータブ
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その５）である。
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その５）である。
【図２１】多重化されたＨ及びＬデータを含むデータブ
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その６）である。
ロックの前縁エッジ拡張を行う本発明デジタルフィルタ
の動作説明図（その６）である。
（２，４，６，８，１０，１２），（２０，２２，２
４，２６，２８，３０），（３６，３８，４２，４４，
４８，５０），（５４，５６，５８，６０，６２，６
４） 遅延素子（そのチェーン） （１４，１６，１８，３２），（３４，４０，４６，５
２），（６８，７０，７２） マルチプレクサ
４，２６，２８，３０），（３６，３８，４２，４４，
４８，５０），（５４，５６，５８，６０，６２，６
４） 遅延素子（そのチェーン） （１４，１６，１８，３２），（３４，４０，４６，５
２），（６８，７０，７２） マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−236299（ＪＰ，Ａ) 特開 平５−244456（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 H04N 5/21 H03H 17/02
Claims (9)
- 【請求項１】 データ値のブロックをろ波するデジタル
フィルタであって、 データ値を記憶する遅延素子のチェーンと、 非隣接遅延素子の入力間でデータ値を選択的に回送し
て、上記データ値ブロックの対称的エッジ拡張を行う少
なくとも１つのマルチプレクサとを具えるデジタルフィ
ルタ。 - 【請求項２】 上記少なくとも１つのマルチプレクサ
は、データ値ブロックの後縁で対称的エッジ拡張を行う
ために、１つおきの遅延素子から上流の遅延素子の入力
にデータ値を戻すブロック後縁マルチプレクサを有する
請求項１のデジタルフィルタ。 - 【請求項３】 上記ブロック後縁マルチプレクサは、上
記遅延素子チェーン内の最初の遅延素子の入力にデータ
値を戻す請求項２のデジタルフィルタ。 - 【請求項４】 上記少なくとも１つのマルチプレクサ
は、データ値ブロックの前縁で対称的エッジ拡張を行う
ために、下流の非隣接遅延素子にデータ値を送る少なく
とも１つのブロック前縁マルチプレクサを有する請求項
１，２，３のうちいずれか１項のデジタルフィルタ。 - 【請求項５】 上記少なくとも１つのブロック前縁マル
チプレクサは、各々が１つおきの遅延素子の１つにデー
タ値を送る複数のブロック前縁マルチプレクサを有する
請求項４のデジタルフィルタ。 - 【請求項６】 上記複数のブロック前縁マルチプレクサ
は、データ値を入力から上記遅延素子チェーン内の最初
の遅延素子に送る作用をする請求項５のデジタルフィル
タ。 - 【請求項７】 上記遅延素子が多サンプル遅延期間を有
し、上記データ値ブロックが多重化されたデータ値セッ
トを含み、デジタルフィルタが多重化された異なるデー
タ値セットに用いるための切替え可能なフィルタ係数セ
ットを有する上記請求項のうちいずれか１項のデジタル
フィルタ。 - 【請求項８】 上記デジタルフィルタは、空間領域と周
波数領域との間で画像データを変換するものである上記
請求項のうちいずれか１項のデジタルフィルタ。 - 【請求項９】 データ値ブロックをデジタル的にろ波す
る方法であって、 データ値を遅延素子のチェーン内に記憶すること、 データ値を非隣接遅延素子の入力の間で選択的に回送し
て、上記データ値ブロックの対称的エッジ拡張を行うこ
との各ステップを含むデジタル的ろ波方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9226277A GB2273619B (en) | 1992-12-17 | 1992-12-17 | Digital filtering |
| GB9226277:3 | 1992-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318844A JPH06318844A (ja) | 1994-11-15 |
| JP3287934B2 true JP3287934B2 (ja) | 2002-06-04 |
Family
ID=10726736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31207993A Expired - Fee Related JP3287934B2 (ja) | 1992-12-17 | 1993-12-13 | デジタルフィルタ及びそのろ波方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5381354A (ja) |
| JP (1) | JP3287934B2 (ja) |
| GB (1) | GB2273619B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035320A (en) * | 1995-01-04 | 2000-03-07 | Texas Instruments Incorporated | Fir filter architecture |
| US6032171A (en) * | 1995-01-04 | 2000-02-29 | Texas Instruments Incorporated | Fir filter architecture with precise timing acquisition |
| US5648923A (en) * | 1995-03-02 | 1997-07-15 | Hitachi America, Ltd. | Nyquist filter for use in a joint VSB/QAM demodulator |
| US5881180A (en) * | 1996-02-08 | 1999-03-09 | Sony Corporation | Method and apparatus for the reduction of blocking effects in images |
| US5974196A (en) * | 1996-03-15 | 1999-10-26 | Sony Corporation | Method and apparatus for blocking effect reduction in images |
| US5933542A (en) * | 1996-04-24 | 1999-08-03 | Sony Corporation | Method and apparatus for blocking effect reduction in images by post-processing in the spatial domain |
| US5828849A (en) * | 1996-05-14 | 1998-10-27 | Lsi Logic Corporation | Method to derive edge extensions for wavelet transforms and inverse wavelet transforms |
| US5796875A (en) * | 1996-08-13 | 1998-08-18 | Sony Electronics, Inc. | Selective de-blocking filter for DCT compressed images |
| US5949991A (en) * | 1996-10-08 | 1999-09-07 | Altera Corporation | Fast modeling of signal propagation delays through interconnect wires with arbitrary load distribution |
| US6633894B1 (en) | 1997-05-08 | 2003-10-14 | Legerity Inc. | Signal processing arrangement including variable length adaptive filter and method therefor |
| AUPP855899A0 (en) * | 1999-02-09 | 1999-03-04 | Motorola Australia Pty Ltd | A method of providing a signal extension for a finite length signal and apparatus therefor |
| CN100394692C (zh) * | 1999-04-15 | 2008-06-11 | 株式会社理光 | 数据高速压缩伸展方法及其装置 |
| US7292630B2 (en) * | 2003-04-17 | 2007-11-06 | Texas Instruments Incorporated | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters |
| JP4940585B2 (ja) * | 2005-07-04 | 2012-05-30 | 富士ゼロックス株式会社 | 画像処理装置およびその方法 |
| DE102008048257B4 (de) * | 2008-09-22 | 2012-02-09 | Trident Microsystems (Far East) Ltd. | Verfahren zur Detektion eines Blockrasters |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050119A (en) * | 1989-10-06 | 1991-09-17 | North American Philips Corporation | Optimized sparse transversal filter |
| DE69125806T2 (de) * | 1990-12-27 | 1997-09-25 | Nippon Electric Co | Adaptiver Filter geeignet zur schnellen Identifikation eines unbekannten Systems |
| US5262972A (en) * | 1991-07-17 | 1993-11-16 | Hughes Missile Systems Company | Multichannel digital filter apparatus and method |
| GB2259422B (en) * | 1991-09-06 | 1995-04-05 | Sony Broadcast & Communication | Digital video signal processing |
-
1992
- 1992-12-17 GB GB9226277A patent/GB2273619B/en not_active Expired - Fee Related
-
1993
- 1993-08-30 US US08/112,971 patent/US5381354A/en not_active Expired - Fee Related
- 1993-12-13 JP JP31207993A patent/JP3287934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2273619A (en) | 1994-06-22 |
| GB9226277D0 (en) | 1993-02-10 |
| US5381354A (en) | 1995-01-10 |
| JPH06318844A (ja) | 1994-11-15 |
| GB2273619B (en) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287934B2 (ja) | デジタルフィルタ及びそのろ波方法 | |
| EP0423921B1 (en) | System and method for conversion of digital video signals | |
| EP0453558B1 (en) | A high speed interpolation filter for television standards conversion | |
| JPH06268477A (ja) | 標本化周波数変換器 | |
| JPH0846484A (ja) | デジタル−デジタル・サンプリングレート変換器 | |
| EP0230752B1 (en) | Two-dimensional finite impulse response filter arrangements | |
| US20020184277A1 (en) | Resampling system and apparatus | |
| EP0706262B1 (en) | Filter selection circuit for digital resampling system | |
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| AU724637B2 (en) | Decimation method and decimation filter | |
| JPH11122080A (ja) | データ速度を減少させる装置 | |
| JP2929807B2 (ja) | ディジタルフィルタ | |
| US20060059218A1 (en) | System and method for video processing | |
| KR100638255B1 (ko) | 샘플 속도 변환기와 데이터의 샘플 속도를 변환하는 방법 | |
| JPH0834407B2 (ja) | 入力加重形トランスバーサルフィルタ | |
| US6023718A (en) | High speed interpolation filter and a method thereof | |
| JPH04207776A (ja) | デジタル映像信号処理装置 | |
| JPH0690466A (ja) | デジタル信号処理回路 | |
| JPH0993486A (ja) | ディジタル画像処理装置 | |
| US6532483B1 (en) | Filter for time division multiplex filtering of a plurality of data trains, and operating methods therefor | |
| US5933545A (en) | Device for the decimation of digital data sequences | |
| JP4345350B2 (ja) | 画像サンプル数変換方法及び画像サンプル数変換装置 | |
| JP3582453B2 (ja) | マルチパイロットトーン検出方法および整合フィルタ | |
| KR970003101B1 (ko) | 디지탈 필터 | |
| JPH03174813A (ja) | ディジタル信号プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |