JP3285928B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3285928B2 JP3285928B2 JP13518792A JP13518792A JP3285928B2 JP 3285928 B2 JP3285928 B2 JP 3285928B2 JP 13518792 A JP13518792 A JP 13518792A JP 13518792 A JP13518792 A JP 13518792A JP 3285928 B2 JP3285928 B2 JP 3285928B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- impurity diffusion
- storage diode
- type impurity
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 22
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 18
- 238000009825 accumulation Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 17
- 239000000969 carrier Substances 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14893—Charge coupled imagers comprising a photoconductive layer deposited on the CCD structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送素子（ＣＣ
Ｄ）を用いた固体撮像装置に係わり、特に光導電膜積層
型の固体撮像装置に関する。
Ｄ）を用いた固体撮像装置に係わり、特に光導電膜積層
型の固体撮像装置に関する。
【０００２】
【従来の技術】半導体基板上に蓄積ダイオード，信号読
出し部及び信号転送部を設けた固体撮像素子チップ上に
光導電膜を積層した２階建て構造の固体撮像装置は、感
光部の開口面積を広くすることができるため、極めて感
度が高いという優れた特徴を有する。このため、この固
体撮像装置は高品位ＴＶ等のカメラ用素子として有望視
されている。
出し部及び信号転送部を設けた固体撮像素子チップ上に
光導電膜を積層した２階建て構造の固体撮像装置は、感
光部の開口面積を広くすることができるため、極めて感
度が高いという優れた特徴を有する。このため、この固
体撮像装置は高品位ＴＶ等のカメラ用素子として有望視
されている。
【０００３】光導電膜を積層した２階建て構造の固体撮
像装置で生じる問題として、蓄積ダイオード部で発生す
る暗電流がある。暗電流は暗時に不均一な出力として現
れるため、暗時の再生画面上でムラが生じるという問題
を招く。
像装置で生じる問題として、蓄積ダイオード部で発生す
る暗電流がある。暗電流は暗時に不均一な出力として現
れるため、暗時の再生画面上でムラが生じるという問題
を招く。
【０００４】図５に、従来の光導電膜積層型固体撮像装
置の素子構造断面を示す。図中５１はｐ型Ｓｉ基板、５
２はｐ+ 型素子分離領域、５３はｎ型不純物拡散領域か
らなる蓄積ダイオード、５４はｎ型不純物拡散領域から
なる垂直ＣＣＤチャネル、５５は読出しゲートを兼ねた
転送電極、５６は画素電極、５７は光導電膜、５８は透
明電極を示している。
置の素子構造断面を示す。図中５１はｐ型Ｓｉ基板、５
２はｐ+ 型素子分離領域、５３はｎ型不純物拡散領域か
らなる蓄積ダイオード、５４はｎ型不純物拡散領域から
なる垂直ＣＣＤチャネル、５５は読出しゲートを兼ねた
転送電極、５６は画素電極、５７は光導電膜、５８は透
明電極を示している。
【０００５】蓄積ダイオード部で発生する暗電流は、主
にｐ型のＳｉ基板５１（又はｐ型ウェル領域）と蓄積ダ
イオード５３のｎ型領域との間に生じる空乏層５９で発
生する。特に、Ｓｉ基板５１のうち、蓄積ダイオード５
３を形成するｎ型不純物拡散領域と、素子分離領域５２
であるｐ型不純物拡散領域が接する部分においては、Ｓ
ｉ基板界面に常に空乏層５９が形成される。空乏化した
基板界面においては暗電流が発生しやすく、しかもその
暗電流値は画素毎にばらつきを持つ傾向にある。そのた
め、この部分で発生する暗電流が、暗時の再生画面上で
生じるムラの主要な発生源となっている。
にｐ型のＳｉ基板５１（又はｐ型ウェル領域）と蓄積ダ
イオード５３のｎ型領域との間に生じる空乏層５９で発
生する。特に、Ｓｉ基板５１のうち、蓄積ダイオード５
３を形成するｎ型不純物拡散領域と、素子分離領域５２
であるｐ型不純物拡散領域が接する部分においては、Ｓ
ｉ基板界面に常に空乏層５９が形成される。空乏化した
基板界面においては暗電流が発生しやすく、しかもその
暗電流値は画素毎にばらつきを持つ傾向にある。そのた
め、この部分で発生する暗電流が、暗時の再生画面上で
生じるムラの主要な発生源となっている。
【０００６】暗電流の発生要因及びその影響について、
より詳しく説明する。従来の場合、ｐ型Ｓｉ基板５１と
素子分離領域５２の電位は０Ｖ、また信号電荷蓄積時の
蓄積ダイオード５３の電位は、およそ１０Ｖから２Ｖ程
度になっている。蓄積ダイオード５３の電位がおよそ１
０Ｖから２Ｖ程度になっているのは、以下のような事情
による。
より詳しく説明する。従来の場合、ｐ型Ｓｉ基板５１と
素子分離領域５２の電位は０Ｖ、また信号電荷蓄積時の
蓄積ダイオード５３の電位は、およそ１０Ｖから２Ｖ程
度になっている。蓄積ダイオード５３の電位がおよそ１
０Ｖから２Ｖ程度になっているのは、以下のような事情
による。
【０００７】信号電荷を蓄積ダイオード５３から垂直Ｃ
ＣＤチャネル５４に読出した直後の蓄積ダイオード５３
の電位は読出しゲート５５に印加される電位で決まり、
それは通常およそ１０Ｖである。信号電荷読出し後に信
号の蓄積が始まると、蓄積ダイオード５３の電位は蓄積
される信号電荷量に従って減少していき、透明電極５８
に印加されている電位で飽和する。透明電極５８には通
常およそ２Ｖが印加されている。このため、蓄積ダイオ
ード５３の電位は信号蓄積時に１０Ｖから２Ｖの範囲に
なっているのである。
ＣＤチャネル５４に読出した直後の蓄積ダイオード５３
の電位は読出しゲート５５に印加される電位で決まり、
それは通常およそ１０Ｖである。信号電荷読出し後に信
号の蓄積が始まると、蓄積ダイオード５３の電位は蓄積
される信号電荷量に従って減少していき、透明電極５８
に印加されている電位で飽和する。透明電極５８には通
常およそ２Ｖが印加されている。このため、蓄積ダイオ
ード５３の電位は信号蓄積時に１０Ｖから２Ｖの範囲に
なっているのである。
【０００８】図６は、従来素子の動作と蓄積ダイオード
の電位との関係を示した図であり、（ａ）は垂直ＣＣＤ
チャネルへの信号電荷読出し時、（ｂ）は信号電荷蓄積
開始時、（ｃ）は信号電荷蓄積終了時（読出し直前）の
状態を示している。
の電位との関係を示した図であり、（ａ）は垂直ＣＣＤ
チャネルへの信号電荷読出し時、（ｂ）は信号電荷蓄積
開始時、（ｃ）は信号電荷蓄積終了時（読出し直前）の
状態を示している。
【０００９】ところで、蓄積ダイオード５３の周囲の空
乏層５９で発生する暗電流は、空乏層５９の幅に比例し
て大きくなる。空乏層幅は、蓄積ダイオード電位が高く
なるに従って大きくなる。図７は、蓄積ダイオード５３
の電位と蓄積ダイオード５３に流れ込む暗電流との関係
を示した実測値である。
乏層５９で発生する暗電流は、空乏層５９の幅に比例し
て大きくなる。空乏層幅は、蓄積ダイオード電位が高く
なるに従って大きくなる。図７は、蓄積ダイオード５３
の電位と蓄積ダイオード５３に流れ込む暗電流との関係
を示した実測値である。
【００１０】上述したように蓄積ダイオード５３の電位
は、暗時の場合、即ち蓄積される信号電荷量が小さい場
合に約１０Ｖと大きく、従って蓄積ダイオード５３の周
囲の空乏層幅が大きくなり、そこで発生する暗電流も大
きくなる。一方で、暗電流のばらつきが目立ちにくい信
号電荷量の大きい場合には、蓄積ダイオード５３の電位
は小さくなり、そのため蓄積ダイオード５３の周囲の空
乏層幅も小さく、そこで発生する暗電流も小さくなる。
は、暗時の場合、即ち蓄積される信号電荷量が小さい場
合に約１０Ｖと大きく、従って蓄積ダイオード５３の周
囲の空乏層幅が大きくなり、そこで発生する暗電流も大
きくなる。一方で、暗電流のばらつきが目立ちにくい信
号電荷量の大きい場合には、蓄積ダイオード５３の電位
は小さくなり、そのため蓄積ダイオード５３の周囲の空
乏層幅も小さく、そこで発生する暗電流も小さくなる。
【００１１】暗電流ムラが再生画面上で目立つのは、入
射光量が少なく従って蓄積ダイオード５３に蓄積される
信号電荷量が少ない場合であるが、蓄積ダイオード５３
の電位の関係から従来の場合、信号電荷量が小さい場合
にむしろ発生する暗電流が大きくなっていた。即ち、ム
ラの目立ちやすい入射光量の場合に、暗電流ムラが発生
しやすくなるという問題があった。
射光量が少なく従って蓄積ダイオード５３に蓄積される
信号電荷量が少ない場合であるが、蓄積ダイオード５３
の電位の関係から従来の場合、信号電荷量が小さい場合
にむしろ発生する暗電流が大きくなっていた。即ち、ム
ラの目立ちやすい入射光量の場合に、暗電流ムラが発生
しやすくなるという問題があった。
【００１２】
【発明が解決しようとする課題】このように従来、光導
電膜積層型の固体撮像装置においては、信号電荷蓄積時
に蓄積ダイオード周囲で発生する暗電流が、特に入射光
量の少ない場合に多く発生するという問題があり、これ
が暗時における再生画面上でのムラを発生させる要因と
なっていた。
電膜積層型の固体撮像装置においては、信号電荷蓄積時
に蓄積ダイオード周囲で発生する暗電流が、特に入射光
量の少ない場合に多く発生するという問題があり、これ
が暗時における再生画面上でのムラを発生させる要因と
なっていた。
【００１３】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、暗時ムラの目立ちやすい
入射光量の少ない場合に、蓄積ダイオード周囲で発生す
る暗電流を小さくすることができ、暗時ムラの低減をは
かり得る固体撮像装置を提供することにある。
で、その目的とするところは、暗時ムラの目立ちやすい
入射光量の少ない場合に、蓄積ダイオード周囲で発生す
る暗電流を小さくすることができ、暗時ムラの低減をは
かり得る固体撮像装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の骨子は、光導電
膜で発生したキャリアのうち電子でなく正孔を蓄積ダイ
オードに注入することにより、入射光量の少ない場合に
蓄積ダイオード周囲で発生する暗電流を低減することに
ある。
膜で発生したキャリアのうち電子でなく正孔を蓄積ダイ
オードに注入することにより、入射光量の少ない場合に
蓄積ダイオード周囲で発生する暗電流を低減することに
ある。
【００１５】即ち本発明は、半導体基板と、この半導体
基板内に設けられた、信号電荷蓄積ダイオードを構成す
るｎ型不純物拡散領域と、このｎ型不純物拡散領域に蓄
積された信号電荷を読み出す信号電荷読み出し部と、前
記ｎ型不純物拡散領域の近傍に設けられたｐ型の素子分
離領域と、前記基板上に形成され前記ｎ型不純物拡散領
域と電気的に接続された画素電極と、この画素電極上に
形成された透明電極と、を有する固体撮像装置におい
て、前記基板に設けられた電荷注入用ドレインを備え、
このドレインから前記ｎ型不純物拡散領域に所定量の電
荷を注入することにより、前記ｎ型不純物拡散領域の信
号電荷蓄積期間の直前には、前記ｎ型不純物拡散領域の
電位を前記素子分離領域の電位以上に設定し、前記信号
電荷蓄積期間内には、前記透明電極に印加する電位を前
記信号電荷蓄積期間の直前の前記ｎ型不純物拡散領域の
電位より高い値に設定することを特徴とする。
基板内に設けられた、信号電荷蓄積ダイオードを構成す
るｎ型不純物拡散領域と、このｎ型不純物拡散領域に蓄
積された信号電荷を読み出す信号電荷読み出し部と、前
記ｎ型不純物拡散領域の近傍に設けられたｐ型の素子分
離領域と、前記基板上に形成され前記ｎ型不純物拡散領
域と電気的に接続された画素電極と、この画素電極上に
形成された透明電極と、を有する固体撮像装置におい
て、前記基板に設けられた電荷注入用ドレインを備え、
このドレインから前記ｎ型不純物拡散領域に所定量の電
荷を注入することにより、前記ｎ型不純物拡散領域の信
号電荷蓄積期間の直前には、前記ｎ型不純物拡散領域の
電位を前記素子分離領域の電位以上に設定し、前記信号
電荷蓄積期間内には、前記透明電極に印加する電位を前
記信号電荷蓄積期間の直前の前記ｎ型不純物拡散領域の
電位より高い値に設定することを特徴とする。
【００１６】(1) 光導電膜が水素化アモルファスシリコ
ン（a-Si:H）膜であり、a-Si:H膜と透明電極との間にa-
Si:H膜よりバンドギャップエネルギーが大きい材料から
なる正孔阻止層が形成されている。 (2) 蓄積ダイオードからの信号電荷の読出しが、透明電
極のみに電圧を印加することにより行われる。 (3) 信号電荷の読出し期間中に、透明電極に印加される
信号読出しパルスが、時間と共に負側に増加する三角波
であること。 (4) 信号電荷蓄積期間の直前に設定する蓄積ダイオード
の電位を、素子分離領域の電位と同じ値からそれより
１．５Ｖ程度高い値の範囲にすること。
ン（a-Si:H）膜であり、a-Si:H膜と透明電極との間にa-
Si:H膜よりバンドギャップエネルギーが大きい材料から
なる正孔阻止層が形成されている。 (2) 蓄積ダイオードからの信号電荷の読出しが、透明電
極のみに電圧を印加することにより行われる。 (3) 信号電荷の読出し期間中に、透明電極に印加される
信号読出しパルスが、時間と共に負側に増加する三角波
であること。 (4) 信号電荷蓄積期間の直前に設定する蓄積ダイオード
の電位を、素子分離領域の電位と同じ値からそれより
１．５Ｖ程度高い値の範囲にすること。
【００１７】
【作用】本発明では、蓄積ダイオードから信号電荷の読
出しを行った直後に、蓄積ダイオードの電位を、基板及
び素子分離層の電位に近い電位に設定し、かつ入射光に
より光導電膜で発生したキャリアのうち正孔を蓄積ダイ
オードに注入する。このため、蓄積ダイオードの電位
は、入射光量が少なく暗電流ムラの目立ちやすい場合に
周囲の素子分離層及び基板の電位に近い値を持ち、その
とき空乏層の幅が小さく、そのため発生する暗電流が小
さくなる。従って、従来問題となっていた暗時での暗電
流ムラを十分に抑制することが可能となる。なお、入射
光量が多い場合は蓄積ダイオードの電位が高くなり、発
生する暗電流は大きくなるが、このときは暗電流ムラは
目立ちにくい。
出しを行った直後に、蓄積ダイオードの電位を、基板及
び素子分離層の電位に近い電位に設定し、かつ入射光に
より光導電膜で発生したキャリアのうち正孔を蓄積ダイ
オードに注入する。このため、蓄積ダイオードの電位
は、入射光量が少なく暗電流ムラの目立ちやすい場合に
周囲の素子分離層及び基板の電位に近い値を持ち、その
とき空乏層の幅が小さく、そのため発生する暗電流が小
さくなる。従って、従来問題となっていた暗時での暗電
流ムラを十分に抑制することが可能となる。なお、入射
光量が多い場合は蓄積ダイオードの電位が高くなり、発
生する暗電流は大きくなるが、このときは暗電流ムラは
目立ちにくい。
【００１８】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。
説明する。
【００１９】図１は本発明の一実施例に係わる固体撮像
装置の概略構成を示す平面図で、フレーム・インターラ
イン型（ＦＩＴ）の例である。図中１は蓄積ダイオー
ド，信号読出し部及び信号転送部（垂直ＣＣＤ）等を配
置した受光部、２は受光部１から転送された信号電荷を
一時的に保持する蓄積部（メモリ部）、３は蓄積部２に
蓄積された信号電荷を水平方向に転送する水平ＣＣＤ、
４は水平ＣＣＤ３で転送された信号電荷を出力する検出
部である。
装置の概略構成を示す平面図で、フレーム・インターラ
イン型（ＦＩＴ）の例である。図中１は蓄積ダイオー
ド，信号読出し部及び信号転送部（垂直ＣＣＤ）等を配
置した受光部、２は受光部１から転送された信号電荷を
一時的に保持する蓄積部（メモリ部）、３は蓄積部２に
蓄積された信号電荷を水平方向に転送する水平ＣＣＤ、
４は水平ＣＣＤ３で転送された信号電荷を出力する検出
部である。
【００２０】図２は本実施例装置の１画素構成を示す断
面図である。図中１１はｐ型のＳｉ基板であり、この基
板１１の表面にはｐ+ 型の素子分離領域１２，ｎ型不純
物拡散領域からなる蓄積ダイオード１３，ｎ型不純物拡
散領域からなる垂直ＣＣＤの埋込み転送チャネル１４，
及び蓄積ダイオード１３に電荷を注入して電位を設定す
るための電荷注入ドレイン１５が設けられている。これ
らを設けた基板１１上には、電荷転送電極を兼ねた信号
読出しゲート１６及び電荷注入ゲート１７が形成され、
さらに層間絶縁膜を介して画素電極１８が形成され、こ
の画素電極１８は引出し電極１９により蓄積ダイオード
１３に接続されている。
面図である。図中１１はｐ型のＳｉ基板であり、この基
板１１の表面にはｐ+ 型の素子分離領域１２，ｎ型不純
物拡散領域からなる蓄積ダイオード１３，ｎ型不純物拡
散領域からなる垂直ＣＣＤの埋込み転送チャネル１４，
及び蓄積ダイオード１３に電荷を注入して電位を設定す
るための電荷注入ドレイン１５が設けられている。これ
らを設けた基板１１上には、電荷転送電極を兼ねた信号
読出しゲート１６及び電荷注入ゲート１７が形成され、
さらに層間絶縁膜を介して画素電極１８が形成され、こ
の画素電極１８は引出し電極１９により蓄積ダイオード
１３に接続されている。
【００２１】上記構成された固体撮像素子チップ上には
光電変換膜２０が形成され、この光電変換膜の上にＩＴ
Ｏ（Indium Tin Oxide）膜等による透明電極２３が形成
されている。ここで、光電変換膜２０は水素化アモルフ
ァスシリコン（a-Si:H）からなる。また、光導電膜２０
と固体撮像素子チップとの間には、水素化アモルファス
シリコンカーバイド（a-SiC:H)からなる電子注入阻止層
２１が形成され、光電変換膜２０と透明電極２３との間
には水素化アモルファスシリコンカーバイド（a-SiC:H)
からなる正孔注入阻止層２２が形成されている。
光電変換膜２０が形成され、この光電変換膜の上にＩＴ
Ｏ（Indium Tin Oxide）膜等による透明電極２３が形成
されている。ここで、光電変換膜２０は水素化アモルフ
ァスシリコン（a-Si:H）からなる。また、光導電膜２０
と固体撮像素子チップとの間には、水素化アモルファス
シリコンカーバイド（a-SiC:H)からなる電子注入阻止層
２１が形成され、光電変換膜２０と透明電極２３との間
には水素化アモルファスシリコンカーバイド（a-SiC:H)
からなる正孔注入阻止層２２が形成されている。
【００２２】本実施例では信号電荷蓄積時には、透明電
極２３の電位は、素子分離領域１２の電位より高くおよ
そ７Ｖに設定している。このため、入射光により光導電
膜２０で発生したキャリアのうち正孔が蓄積ダイオード
１３に流入する。また、光導電膜上層部に a-SiC:H等の
正孔注入阻止層２２が存在するため、この状態で透明電
極２３から光導電膜２０への正孔の注入は生じない。
極２３の電位は、素子分離領域１２の電位より高くおよ
そ７Ｖに設定している。このため、入射光により光導電
膜２０で発生したキャリアのうち正孔が蓄積ダイオード
１３に流入する。また、光導電膜上層部に a-SiC:H等の
正孔注入阻止層２２が存在するため、この状態で透明電
極２３から光導電膜２０への正孔の注入は生じない。
【００２３】次に、本実施例の動作を図３及び図４に示
すポテンシャル図を参照して説明する。図３（ａ）は、
蓄積ダイオード１３から信号電荷を読出し、信号電荷を
メモリ部へ転送した直後の状態を示している。なお、こ
のときの透明電極２３の電位は例えば１０Ｖに設定す
る。
すポテンシャル図を参照して説明する。図３（ａ）は、
蓄積ダイオード１３から信号電荷を読出し、信号電荷を
メモリ部へ転送した直後の状態を示している。なお、こ
のときの透明電極２３の電位は例えば１０Ｖに設定す
る。
【００２４】この状態から、図３（ｂ）に示すように、
電荷注入ゲート１７をオン状態にして、電荷注入ドレイ
ン１５から蓄積ダイオード１３に電荷を注入する。続い
て、図３（ｃ）に示すように、信号読出しゲート１６の
チャネル電位を、素子分離領域１２の電位である０Ｖに
設定する。次いで、図３（ｄ）に示すように、透明電極
２３の電位を例えば７Ｖに下げ、読出しゲート１６から
蓄積ダイオード１３の電荷を一部排出し、これにより蓄
積ダイオード１３の電位を０Ｖにリセットし、これと同
時に垂直ＣＣＤチャネル１４中の残留電荷を電荷注入ド
レイン１５に掃き出す。
電荷注入ゲート１７をオン状態にして、電荷注入ドレイ
ン１５から蓄積ダイオード１３に電荷を注入する。続い
て、図３（ｃ）に示すように、信号読出しゲート１６の
チャネル電位を、素子分離領域１２の電位である０Ｖに
設定する。次いで、図３（ｄ）に示すように、透明電極
２３の電位を例えば７Ｖに下げ、読出しゲート１６から
蓄積ダイオード１３の電荷を一部排出し、これにより蓄
積ダイオード１３の電位を０Ｖにリセットし、これと同
時に垂直ＣＣＤチャネル１４中の残留電荷を電荷注入ド
レイン１５に掃き出す。
【００２５】図４（ａ）は信号蓄積が開始される直前の
状態を示した図で、透明電極２３の電位はおよそ７Ｖに
設定されている。信号蓄積が開始されると、入射する光
の強度に応じて光導電膜２０中で発生したキャリアのう
ち正孔が蓄積ダイオード１３に注入され、それに従い図
４（ｂ）に示すように蓄積ダイオード１３の電位は高く
なっていく。蓄積ダイオード１３の電位は、透明電極２
３に印加している電位で飽和し、それ以上の電位にはな
らない。また、信号読出しゲート１６のチャネル電位は
０Ｖのまま保持しておく。
状態を示した図で、透明電極２３の電位はおよそ７Ｖに
設定されている。信号蓄積が開始されると、入射する光
の強度に応じて光導電膜２０中で発生したキャリアのう
ち正孔が蓄積ダイオード１３に注入され、それに従い図
４（ｂ）に示すように蓄積ダイオード１３の電位は高く
なっていく。蓄積ダイオード１３の電位は、透明電極２
３に印加している電位で飽和し、それ以上の電位にはな
らない。また、信号読出しゲート１６のチャネル電位は
０Ｖのまま保持しておく。
【００２６】信号の垂直ＣＣＤチャネル１４への読出し
は、図４（ｃ）に示すように信号読出しゲート１６のチ
ャネル電位を０Ｖに設定したまま、透明電極２３の電位
を例えば２Ｖに下げることにより行う。この場合、蓄積
ダイオード１３から読出される信号電荷は、入射光量が
少ないと正孔の注入が少ないことから多く、入射光量が
多いとキャリアの注入が多いことから少なくなる。つま
り、入射光量に比例する正孔の注入に伴い、蓄積ダイオ
ード１３から読出される信号電荷量は少なくなってい
る。
は、図４（ｃ）に示すように信号読出しゲート１６のチ
ャネル電位を０Ｖに設定したまま、透明電極２３の電位
を例えば２Ｖに下げることにより行う。この場合、蓄積
ダイオード１３から読出される信号電荷は、入射光量が
少ないと正孔の注入が少ないことから多く、入射光量が
多いとキャリアの注入が多いことから少なくなる。つま
り、入射光量に比例する正孔の注入に伴い、蓄積ダイオ
ード１３から読出される信号電荷量は少なくなってい
る。
【００２７】このようにすることにより、蓄積ダイオー
ド１３に連なる容量のうち、画素全域でばらつきの殆ど
ない光導電膜２０の容量に蓄えられる電荷のみが読出さ
れることになる。また、信号電荷の読出しに伴う期間中
に透明電極２３に印加する信号読出しパルスを、時間と
共に負側に増加する三角波であるようにすると、信号読
出しの際に信号電荷が素子分離領域１２を越えて、互い
に混ざり合うことを防止することができる。その後、垂
直ＣＣＤチャネル１４に蓄積している信号電荷をメモリ
部に転送する。
ド１３に連なる容量のうち、画素全域でばらつきの殆ど
ない光導電膜２０の容量に蓄えられる電荷のみが読出さ
れることになる。また、信号電荷の読出しに伴う期間中
に透明電極２３に印加する信号読出しパルスを、時間と
共に負側に増加する三角波であるようにすると、信号読
出しの際に信号電荷が素子分離領域１２を越えて、互い
に混ざり合うことを防止することができる。その後、垂
直ＣＣＤチャネル１４に蓄積している信号電荷をメモリ
部に転送する。
【００２８】以上のような動作を行うと、入射光量が少
なくムラが目立ちやすい場合に、蓄積ダイオード１３の
電位は素子分離領域１２の電位に近い値を持つことにな
り、そのため蓄積ダイオード周囲の空乏層幅が狭く、そ
こで発生する暗電流値が少なくなる。従って、従来の場
合に比べて暗時ムラが少なく、感度の高い素子を実現す
ることができる。また、本実施例では信号蓄積開始時の
蓄積ダイオード１３の電位を素子分離領域１２の電位と
等しい値に設定しているが、この値は、素子分離領域１
２の電位に限るものではなく、素子分離領域１２の電位
から、それより１．５程度の高い電位までの値に設定す
ればよい。これは、蓄積ダイオード１３の電位がこの領
域にあるとき、蓄積ダイオード周囲で発生する暗電流値
が十分に小さいためである。
なくムラが目立ちやすい場合に、蓄積ダイオード１３の
電位は素子分離領域１２の電位に近い値を持つことにな
り、そのため蓄積ダイオード周囲の空乏層幅が狭く、そ
こで発生する暗電流値が少なくなる。従って、従来の場
合に比べて暗時ムラが少なく、感度の高い素子を実現す
ることができる。また、本実施例では信号蓄積開始時の
蓄積ダイオード１３の電位を素子分離領域１２の電位と
等しい値に設定しているが、この値は、素子分離領域１
２の電位に限るものではなく、素子分離領域１２の電位
から、それより１．５程度の高い電位までの値に設定す
ればよい。これは、蓄積ダイオード１３の電位がこの領
域にあるとき、蓄積ダイオード周囲で発生する暗電流値
が十分に小さいためである。
【００２９】このように本実施例によれば、蓄積ダイオ
ード１３に信号電荷を蓄積する直前に、蓄積ダイオード
１３に電荷を注入して蓄積ダイオード電位を素子分離領
域１２の電位に近い値にリセットし、かつ光導電膜２０
で発生したキャリアのうち正孔を蓄積ダイオード１３に
注入することにより、ムラが再生画面上で目立ちやす
い、入射光量の少ない場合に、暗電流の発生を十分に抑
制することができ、そのため従来に比べて感度の高い固
体撮像装置を実現することができる。
ード１３に信号電荷を蓄積する直前に、蓄積ダイオード
１３に電荷を注入して蓄積ダイオード電位を素子分離領
域１２の電位に近い値にリセットし、かつ光導電膜２０
で発生したキャリアのうち正孔を蓄積ダイオード１３に
注入することにより、ムラが再生画面上で目立ちやす
い、入射光量の少ない場合に、暗電流の発生を十分に抑
制することができ、そのため従来に比べて感度の高い固
体撮像装置を実現することができる。
【００３０】なお、本発明は上述した実施例に限定され
るものではない。実施例では、ＦＩＴ型の素子構造の場
合について説明したが、本発明はインターライン・トラ
ンスファー型（ＩＴ）の固体撮像装置にも適用できる。
この場合、信号電荷を蓄積ダイオードから垂直ＣＣＤに
読出した直後に、蓄積ダイオードの電位をリセットする
際に、読出した信号電荷を２つの信号読出しゲートを兼
ねる転送電極の間に蓄積しておく。
るものではない。実施例では、ＦＩＴ型の素子構造の場
合について説明したが、本発明はインターライン・トラ
ンスファー型（ＩＴ）の固体撮像装置にも適用できる。
この場合、信号電荷を蓄積ダイオードから垂直ＣＣＤに
読出した直後に、蓄積ダイオードの電位をリセットする
際に、読出した信号電荷を２つの信号読出しゲートを兼
ねる転送電極の間に蓄積しておく。
【００３１】また、実施例では画素領域に電荷注入ドレ
インを用いて蓄積ダイオードの電位のリセットを行った
が、素子構成がＦＩＴ型の場合、電荷注入ドレインを画
素領域に設けなくても、蓄積ダイオードの電位のリセッ
トを行うことができる。その場合、信号電荷を蓄積ダイ
オードから垂直ＣＣＤに読出し、それらをメモリ部に転
送した後、水平ＣＣＤとは反対側の垂直ＣＣＤの端部に
設けたドレインから垂直ＣＣＤを通して蓄積ダイオード
に電荷を注入する。透明電極により蓄積ダイオードの電
位をリセットした後、垂直ＣＣＤに残った余剰電荷を垂
直ＣＣＤ端部のドレインに排出する。このような動作に
よっても本発明の固体撮像装置は実現できる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
インを用いて蓄積ダイオードの電位のリセットを行った
が、素子構成がＦＩＴ型の場合、電荷注入ドレインを画
素領域に設けなくても、蓄積ダイオードの電位のリセッ
トを行うことができる。その場合、信号電荷を蓄積ダイ
オードから垂直ＣＣＤに読出し、それらをメモリ部に転
送した後、水平ＣＣＤとは反対側の垂直ＣＣＤの端部に
設けたドレインから垂直ＣＣＤを通して蓄積ダイオード
に電荷を注入する。透明電極により蓄積ダイオードの電
位をリセットした後、垂直ＣＣＤに残った余剰電荷を垂
直ＣＣＤ端部のドレインに排出する。このような動作に
よっても本発明の固体撮像装置は実現できる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、信
号蓄積開始時の蓄積ダイオードの電位を素子分離領域の
電位近くにリセットし、かつ入射光により光導電膜で発
生した正孔を蓄積ダイオードに注入する構成としている
ので、ムラが再生画面上で目立ちやすい入射光量の少な
い場合に、蓄積ダイオード周辺で発生する暗電流を減少
させ、暗時ムラを十分に抑制することのできる固体撮像
装置を実現することができる。
号蓄積開始時の蓄積ダイオードの電位を素子分離領域の
電位近くにリセットし、かつ入射光により光導電膜で発
生した正孔を蓄積ダイオードに注入する構成としている
ので、ムラが再生画面上で目立ちやすい入射光量の少な
い場合に、蓄積ダイオード周辺で発生する暗電流を減少
させ、暗時ムラを十分に抑制することのできる固体撮像
装置を実現することができる。
【図１】本発明の一実施例に係わる固体撮像装置の概略
構成を示す平面図、
構成を示す平面図、
【図２】実施例装置の１画素構成を示す断面図、
【図３】実施例の動作を説明するためのポテンシャル
図、
図、
【図４】実施例の動作を説明するためのポテンシャル
図、
図、
【図５】従来の固体撮像装置の１画素構成を示す断面
図、
図、
【図６】従来素子の動作と蓄積ダイオードの電位との関
係を示した図、
係を示した図、
【図７】蓄積ダイオードの電位と流れ込む暗電流との関
係を示す図。
係を示す図。
１…受光部、 ２…蓄積部（メモリ部）、 ３…水平ＣＣＤ、 ４…検出部、 １１…ｐ型Ｓｉ基板、 １２…ｐ+ 型素子分離領域、 １３…蓄積ダイオード、 １４…垂直ＣＣＤチャネル、 １５…電荷注入ドレイン、 １６…信号読出しゲート、 １７…電荷注入ゲート、 １８…画素電極、 １９…引出し電極、 ２０… a-Si:H 膜（光導電膜）、 ２１…a-SiC:H 膜（電子注入阻止層）、 ２２…a-SiC:H 膜（正孔注入阻止層）。
フロントページの続き (56)参考文献 特開 平３−129771（ＪＰ，Ａ) 特開 平４−61278（ＪＰ，Ａ) 特開 平４−62872（ＪＰ，Ａ) 特開 平３−60157（ＪＰ，Ａ) 特開 昭63−144565（ＪＰ，Ａ) 特開 平１−138752（ＪＰ，Ａ) 特開 平１−295458（ＪＰ，Ａ) 特開 平３−171769（ＪＰ，Ａ) 特開 平２−196575（ＪＰ，Ａ) 特開 平２−224272（ＪＰ，Ａ) テレビジョン学会技術報告，Ｖｏｌ. 16，Ｎｏ．18（1992），ｐｐ．31−36 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146 H01L 27/148 H04N 5/335 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】半導体基板と、 この半導体基板内に設けられた、信号電荷蓄積ダイオー
ドを構成するｎ型不純物拡散領域と、 このｎ型不純物拡散領域に蓄積された信号電荷を読み出
す信号電荷読み出し部と、 前記ｎ型不純物拡散領域の近傍に設けられたｐ型の素子
分離領域と、 前記基板上に形成され前記ｎ型不純物拡散領域と電気的
に接続された画素電極と、 この画素電極上に形成された透明電極と、 を有する固体撮像装置において、 前記基板に設けられた電荷注入用ドレインを備え、この
ドレインから前記ｎ型不純物拡散領域に所定量の電荷を
注入することにより、前記ｎ型不純物拡散領域の信号電
荷蓄積期間の直前には、前記ｎ型不純物拡散領域の電位
を前記素子分離領域の電位以上に設定し、前記信号電荷
蓄積期間内には、前記透明電極に印加する電位を前記信
号電荷蓄積期間の直前の前記ｎ型不純物拡散領域の電位
より高い値に設定することを特徴とする固体撮像装置。 - 【請求項２】前記画素電極と前記透明電極の間に、電子
注入阻止層，光電変換膜及び正孔注入阻止層が積層され
ていることを特徴とする請求項１記載の固体撮像装置。 - 【請求項３】前記電子注入阻止層及び前記正孔注入阻止
層は水素化アモルファスシリコンカーバイドからなり、
前記光電変換膜は水素化アモルファスシリコンからなる
ことを特徴とする請求項２記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518792A JP3285928B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置 |
| US08/067,966 US5343061A (en) | 1992-05-27 | 1993-05-27 | Solid-state imaging device suppressing dark-current noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13518792A JP3285928B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335544A JPH05335544A (ja) | 1993-12-17 |
| JP3285928B2 true JP3285928B2 (ja) | 2002-05-27 |
Family
ID=15145874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13518792A Expired - Fee Related JP3285928B2 (ja) | 1992-05-27 | 1992-05-27 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5343061A (ja) |
| JP (1) | JP3285928B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3477039B2 (ja) * | 1997-08-06 | 2003-12-10 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP4419264B2 (ja) * | 2000-03-31 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| US7355385B2 (en) * | 2005-07-28 | 2008-04-08 | Varian Medical Systems Technologies, Inc. | Voltage injector and detector using pixel array for printed circuit board testing |
| JP2007081137A (ja) | 2005-09-14 | 2007-03-29 | Fujifilm Corp | 光電変換素子及び固体撮像素子 |
| US7813586B2 (en) | 2006-08-07 | 2010-10-12 | Mela Sciences, Inc. | Reducing noise in digital images |
| JP2011244010A (ja) * | 2011-08-08 | 2011-12-01 | Fujifilm Corp | 固体撮像素子 |
| JP6384822B2 (ja) * | 2013-11-07 | 2018-09-05 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | イメージセンサ及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202777A (ja) * | 1983-04-30 | 1984-11-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置とその製造方法 |
| JPS63177460A (ja) * | 1987-01-16 | 1988-07-21 | Sony Corp | 固体撮像装置 |
| JPS6433963A (en) * | 1987-07-29 | 1989-02-03 | Toshiba Corp | Layer-built type solid-state image sensing device |
| US4912560A (en) * | 1988-01-29 | 1990-03-27 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
-
1992
- 1992-05-27 JP JP13518792A patent/JP3285928B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-27 US US08/067,966 patent/US5343061A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| テレビジョン学会技術報告，Ｖｏｌ．１６，Ｎｏ．１８（１９９２），ｐｐ．３１−３６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335544A (ja) | 1993-12-17 |
| US5343061A (en) | 1994-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619049A (en) | CCD-type solid state image pickup with overflow drain structure | |
| JP3219036B2 (ja) | 固体撮像装置 | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| JP2001345440A (ja) | 電磁波検出装置 | |
| JPH0548071A (ja) | 固体撮像装置 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JP3285928B2 (ja) | 固体撮像装置 | |
| US6760073B1 (en) | Solid-state image sensor | |
| JPH0453149B2 (ja) | ||
| US5739851A (en) | Driving method for solid state imaging device | |
| JPH06164826A (ja) | 固体撮像装置とその駆動方法 | |
| JP3238160B2 (ja) | 積層形固体撮像装置 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JP3589901B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPS62155559A (ja) | 固体撮像装置 | |
| JP2898062B2 (ja) | 固体撮像装置 | |
| JPH08340099A (ja) | 固体撮像装置 | |
| JPS63164270A (ja) | 積層型固体撮像装置 | |
| JP2563826Y2 (ja) | 固体撮像素子 | |
| JP2777162B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH04162672A (ja) | 固体撮像素子 | |
| JP3303384B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0782760B2 (ja) | 画像メモリ素子 | |
| JPH0347624B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |