JP3282219B2 - 半導体製造ラインの構成方法 - Google Patents

半導体製造ラインの構成方法

Info

Publication number
JP3282219B2
JP3282219B2 JP18211292A JP18211292A JP3282219B2 JP 3282219 B2 JP3282219 B2 JP 3282219B2 JP 18211292 A JP18211292 A JP 18211292A JP 18211292 A JP18211292 A JP 18211292A JP 3282219 B2 JP3282219 B2 JP 3282219B2
Authority
JP
Japan
Prior art keywords
equipment
photolitho
manufacturing
processing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18211292A
Other languages
English (en)
Other versions
JPH0629368A (ja
Inventor
武正 岩崎
隆弘 片柳
貞夫 下社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18211292A priority Critical patent/JP3282219B2/ja
Publication of JPH0629368A publication Critical patent/JPH0629368A/ja
Application granted granted Critical
Publication of JP3282219B2 publication Critical patent/JP3282219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体のような多層構
造の製品を製造する設備において、その形成層に合わせ
た一連の設備を4種類の設備で組み合わせる方法と、そ
のパターン及びラインを構成させるのに当たっては、各
設備を2台以上で構成させる方法に関するものである。
【0002】
【従来の技術】これまでにあっては、ライン内の設備構
成に関して、特開昭61−249235号公報に記載さ
れているように、ラインに導入する設備に対し、設備選
択上の制約条件を入力することによって、最適な設備構
成案が得られるといった方式がある。また、レイアウト
配置方法としては、特開平1−234979号公報に記
載されているようにラインの設備構成が既に設計されて
いる段階で、レイアウト上の最適化を狙った設備配置に
ついての例があり、個々の設備をラインに配置すること
が可能である。同じく特開平2−78243号公報に記
載されているように処理効率を向上させるため、同一工
程に複数の設備を持ち、複数工程設備を並列に配置し、
搬送設備と結合することによって、連続処理を可能とす
るレイアウト方式がある。
【0003】更に、生産工程間の物の流れに着目し、本
技術と比較されるものとして特開昭63−57158号
公報が挙げられる。図8は、同公報に記載されているラ
イン化の原理を示した図である。繰り返しのある製品の
製造ラインにおいて、例えば、図8においては、繰り返
し工程A、B、Cに着目して説明すると、1回目の処理
を、2回目の処理をで表示している。各工程の前に
繰り返し工程回数分のステーションを設置して仮想の流
れを想定する。これを実現するために、マルチステーシ
ョン100を考案した。この方式をサークルライン方式
と呼んでいる。
【0004】
【発明が解決しようとする課題】しかしながら、特開昭
61−249235号公報による設備構成案は、製造ラ
インを設計するに当たって、制約条件からどの設備を何
台用いれば良いかを算出するが、実際のライン設計に当
たっては、設備のメンテナンス、トラブル等を吸収でき
るようなライン案を設計する必要があるため、レイアウ
ト案まで考慮して設備構成案を作成する必要がある。ま
た、特開平1−234979号公報による場合は、個々
の設備をレイアウト配置していく方法である。しかしこ
の方法では、設備を組み合わせて配置を考えるような生
産ラインのレイアウトに関しては、その設備の組み合わ
せ及び組み合わせ台数が無数にあることから、その中か
ら最適な組み合わせを抽出して、最適なレイアウト案を
作成するのには適していない。特開平2−78243号
公報による場合は、加工処理順に設備の組み合わせを考
慮してはいるが、具体的な組み合わせパターン及びライ
ン全体への設備配置に関しては考えられていない。
【0005】実際、半導体のような微細加工を行う製品
を製作するラインでは、超クリーンな環境を必要とす
る。この環境を維持、管理していくためには、維持単位
はできるだけ小さい方が良く、また、管理単位は大きい
方が楽である。このような特徴のある製品を製作するラ
インのレイアウトは、最適な管理単位、より具体的には
最適な設備の組み合わせを作成し、配置する方法が最適
である。従って、特開昭63−57158号公報に記載
されているようなサークルフロー方式では、ライン全体
を管理単位とするので実現化が難しい方式と考えられ
る。
【0006】本発明の第1の目的は、生産するラインを
構成する設備を製品及びラインの持つ特性を考慮し、組
み合わせ、管理単位を供することにある。
【0007】本発明の第2の目的は、第1の目的で得ら
れた設備の単位を、製品の持つ特性に合わせ、膨大な設
備の組み合わせからその組み合わせパターンを抽出する
ことにある。
【0008】本発明の第3の目的は、実際のライン設計
に当たって、設備のメンテナンス、トラブル等を吸収す
る設備配置の方式を供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多層構造を有する半導体製品の製造方法
は、製造ラインを構成する設備を一連の形成層を加工す
る処理単位に4種類の設備で組み合わせ、前記処理単位
のうちホトリソ設備を有する処理単位が隣り合う場合に
は、前記ホトリソ設備を隣接して配置してなる製造ライ
ンにより前記半導体製品を製造する。
【0010】また、上記目的を達成するために、本発明
半導体製品の製造方法は、前記4種類の設備のモジュ
ールとして(1)酸化、拡散、低圧CVD設備→ホトリ
ソ設備→ドライエッチ設備→アッシャ除去設備(2)
化、拡散、低圧CVD設備→ホトリソ設備→インプラ設
備→アッシャ除去設備(3)常圧・プラズマCVD設備
→ホトリソ設備→ドライエッチ設備→アッシャ除去設備
(4)スパッタ設備→ホトリソ設備→ドライエッチ設備
→アッシャ除去設備(5)異物・外観検査設備→測長検
査(寸法・膜厚)設備→分析設備→特性検査設備のパタ
ーンとした組み合わせを特徴とする半導体製品の製造方
【0011】また、上記目的を達成するために、本発明
多層構造を有する半導体製品の製造ラインの構成方法
は、半導体製品の製造プロセス情報と処理能力と生産予
定数量とから、製造ラインを構成する設備の必要数を算
出し、製造ラインを構成する設備を一連の形成層を加工
する処理単位に4種類の設備で組み合わせ、前記処理単
位のうちホトリソ設備を有する処理単位が隣り合う場合
には、前記ホトリソ設備を隣接して配置する。
【0012】
【作用】半導体のような多層構造の製品を生産するライ
ンのレイアウトを設計するのに当たって、複数の設備か
らなる設備モジュール毎に配置することによって作成す
る。その際、無数にある設備の組み合わせの中から層形
成単位に、4種類の設備に組み合わせを規定し、更に、
5つのパターンのモジュールに分類することによって、
容易にラインレイアウト配置することが可能になる。そ
して、モジュールを構成する設備を2台以上で構成させ
ることから、設備の能力バランス、メンテナンス、トラ
ブル等の問題を吸収することが可能になる。
【0013】
【実施例】以下、本発明を図1から図7及び表1を用い
て説明する。
【0014】
【表1】
【0015】まず、本発明による半導体生産ライン設備
の組み合わせ方法について説明すれば、図1は半導体生
産ライン1にそのモジュール4、5、6他を次々に配置
したものである。配置の方法について、詳細は後で記載
するが、形成層単位に、工程の順序に処理の対応するモ
ジュールを並べている。図中A,B,C,D,Eはその
パターンを示している。このパターンの詳細を表1に示
した。半導体製造プロセスにおける加工処理は図2に示
すように、まず、回路パターンを焼き付けるホトリソ工
程12を中心にパターン焼き付け後、ドライエッチング
13を行うかイオンを打ち込むインプラ工程14の処理
が行われ、共にアッシャ除去工程15を経て次工程に進
む。次工程に進む頻度は図中工程間に引いた矢印の太さ
で表している。次にホトリソ工程12に進む前の工程は
成膜であり、形成膜の種類によって酸化・拡散・低圧C
VD工程16によるもの、常圧・プラズマCVD工程1
7によるもの、スパッタ工程18によるものに分類で
き、これに、表1におけるEのパターンである検査・分
析に関する設備の組み合わせ考えることによって、4種
類の設備を組み合わせることによって一連の加工処理が
可能であり、また、その組み合わせパターンは5種類に
集約できる。更に、個々のモジュールの構成は、図3に
示すようにモジュール内搬送設備23から処理ステージ
24を経て処理設備19、20、21、22で処理され
る。その際、拡大図(A)に示すように処理設備19
は、設備の能力バランス、メンテナンス、トラブル等を
考慮し、2台構成になっている。また、モジュール内設
備は、処理中の設備の状態をモニタする監視システム2
00とネットワーク201で接続されており、モジュー
ル内で製品が規格通りに処理ができたか判定できる検査
機能を有している。例えば、この機能によって再生処理
と判定された場合は、再度同モジュール内で再生着工さ
れる。また、不適と判断された場合は、表1におけるE
タイプモジュールに搬送する等再調査する。しかし、各
モジュール内で持つ検査機能は、表1おけるEタイプモ
ジュールの処理機能とは異なり、設備の性能向上やプロ
セスの安定化によって随時削減されていく機能である。
【0016】次に、この半導体製造設備のモジュールを
ラインレイアウトする方法について説明する。図1にお
いて上記で説明したようにして構成させたモジュール
4、5、6他は、その製造プロセスと処理能力及び生産
予定数量から配置必要モジュール数が算出される。これ
らの上記で記載した5パターン及び複数の同一モジュー
ルで構成されるモジュール4、5、6他は、その製造プ
ロセスに沿って、投入口3から投入され、モジュール間
搬送設備7を通して運ばれるウェハを加工処理する順に
モジュール4、モジュール5という順に配置する。ここ
でモジュール間搬送設備7は、図3における各モジュー
ルのモジュール内搬送設備23と接続されており、搬送
先のモジュール内の処理ステージ24が満杯の時は、そ
のモジュールには搬送せず、製品をバッファとして保管
する機能もしくはウェハストッカとの接続機能をを有し
ている。さて、ここでモジュール4の次に加工処理を行
うモジュール5は、モジュール6の位置にあっても良い
はずである。しかし、例えば、モジュール4の次に加工
処理を行うモジュール5に排気口・薬液供給等のユーテ
ィリティ部位の必要性のある設備が含まれていたなら
ば、ユーティリティエリア2のないモジュール6の位置
に配置することはできないので、ユーティリティエリア
2のあるモジュール5の位置に配置する。また、配置に
当たって図4に示すように4つのモジュールにおいて、
モジュール内のホトリソ設備20を図のように配置する
ことによって、ホトリソ設備がその性格上必要とする高
クリーンな環境を図5に示すように集中高クリーンエリ
ア27によって管理すれば、高クリーンなクリーンエリ
アはより少ないスペースで済む。
【0017】次に、上記によって構成された製造ライン
に対しての物流方法とその物流方法から考えたレイアウ
ト方法について説明する。まず、モジュール内配置とし
て、図1においてライン内で配置されるモジュールの1
つについて着目したものである図3のように、加工処理
順に酸化、拡散、低圧CVD設備19、ホトリソ設備2
0、ドライエッチ設備21アッシャ除去設備22の順に
並べ、モジュール内搬送設備23から処理ステージ24
を経て処理設備19、20、21、22へ搬送される。
次に、モジュール間搬送設備7を通してモジュール間搬
送が行われるが、その際、製品を流す時、全てのモジュ
ール4、5、6他を1回しか通らないものとすると加工
処理の作業工程数分だけ処理設備台数が必要となるた
め、設備台数が膨大になり、製造ラインの面積、設備投
資額が大きくなるため、例えば、図1において製造プロ
セスと処理内容から投入口3から投入されたウェハを、
モジュール4→モジュール5→モジュール4→モジュー
ル5→モジュール4→モジュール6のように流すことに
よってより少ない設備台数になるように流れを規定す
る。しかし、これを推し進め過ぎると、従来のラインの
物流の流れを示した図6のように投入口3から排出口8
まで複雑、且つ搬送距離の長いレイアウトに成ってしま
うので、例えば、図1において分離線9によって分けら
れる2つの区分10、11に分けられるスペースをブロ
ックとし、ブロック10、11間では搬送が起きないよ
うにレイアウトさせる。ここで、分離線9を入れる位置
は設備台数、製造ラインの面積、設備投資額を勘案しな
がら人による判断、もしくは制約条件を入力することに
よって自動的に設定されるシステムを用いて設定され
る。。これによって図7に示すように投入口3から排出
口8までの流れを規制することから単純、且つ搬送距離
の短いレイアウトを得ることができる。
【0018】
【発明の効果】本発明によれば、生産ラインのレイアウ
ト配置を行う際に、請求項1、2によりモジュールを作
成するので、個々の設備を配置するよりも容易に配置設
計を行うことができる。また、請求項3によってモジュ
ールを構成する個々の設備を複数に設定しているので、
このモジュールをもとにラインレイアウト設計を行え
ば、個々の設備の能力バランス、メンテナンス、トラブ
ル等を吸収したラインを設計することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すライン構成図である。
【図2】工程フロー分析図である。
【図3】モジュールの詳細構成例( A タイプ)を示す
図である。
【図4】設備の特性を考慮したモジュール内配置を示す
図である。
【図5】集中管理エリアを持つモジュールを示す図であ
る。
【図6】従来のライン内物流流れ線図である。
【図7】本発明によるライン内物流流れ線図である。
【図8】サークルライン方式の原理を示した図である。
【符号の説明】
1…半導体生産ライン、 2…ユーティリティエリア、 3…ウェハ投入口、 4、5、6…設備モジュール、 7…モジュール間搬送設備、 8…ウェハ排出口、 9…ブロック分離線、 10、11…設備配置ブロック、 12…ホトリソ工程、 13…ドライエッチ工程、 14…インプラ工程、 15…アッシャ除去工程、 16…酸化・拡散・低圧CVD工程、 17…常圧・プラズマCVD工程、 18…スパッタ工程、 19…酸化・拡散・低圧CVD設備、 20…ホトリソ設備、 21…ドライエッチ設備、 22…アッシャ除去設備、 23…モジュール内搬送設備、 24…処理ステージ、 25…設備投入口、 26…高クリーンエリア、 100…マルチステーション、 200…設備プロセス状態監視機構(システム)、 201…ローカルエリアネットワーク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−202931(JP,A) 特開 昭63−57158(JP,A) 特開 平4−186861(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/02 H01L 21/68

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】多層構造を有する半導体製品の製造方法で
    あって、 製造ラインを 構成する設備を一連の形成層を加工する処
    理単位に4種類の設備組み合わせ、前記処理単位のう
    ちホトリソ設備を有する処理単位が隣り合う場合には、
    前記ホトリソ設備を隣接して配置してなる製造ラインに
    より前記半導体製品を製造することを特徴とする半導体
    製品の製造方法。
  2. 【請求項2】請求項1に記載の半導体製品の製造方法に
    おいて、前記4種類の設備のモジュールとして(1) 酸化、拡散、低圧CVD設備→ホトリソ設備→ド
    ライエッチ設備→アッシャ除去設備(2) 酸化、拡散、低圧CVD設備→ホトリソ設備→イ
    ンプラ設備→アッシャ除去設備(3) 常圧・プラズマCVD設備→ホトリソ設備→ドラ
    イエッチ設備→アッシャ除去設備(4) スパッタ設備→ホトリソ設備→ドライエッチ設備
    →アッシャ除去設備(5) 異物・外観検査設備→測長検査(寸法・膜厚)設
    備→分析設備→特性検査設備のパターンとした組み合わ
    せを特徴とする半導体製品の製造方法
  3. 【請求項3】多層構造を有する半導体製品の製造ライン
    の構成方法であって、 半導体製品の製造プロセス情報と処理能力と生産予定数
    量とから、製造ラインを構成する設備の必要数を算出
    し、 製造ラインを構成する設備を一連の形成層を加工する処
    理単位に4種類の設備で組み合わせ、 前記処理単位のうちホトリソ設備を有する処理単位が隣
    り合う場合には、前記ホトリソ設備を隣接して配置する
    ことを特徴とする半導体製造ラインの構成方法。
JP18211292A 1992-07-09 1992-07-09 半導体製造ラインの構成方法 Expired - Fee Related JP3282219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18211292A JP3282219B2 (ja) 1992-07-09 1992-07-09 半導体製造ラインの構成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18211292A JP3282219B2 (ja) 1992-07-09 1992-07-09 半導体製造ラインの構成方法

Publications (2)

Publication Number Publication Date
JPH0629368A JPH0629368A (ja) 1994-02-04
JP3282219B2 true JP3282219B2 (ja) 2002-05-13

Family

ID=16112545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18211292A Expired - Fee Related JP3282219B2 (ja) 1992-07-09 1992-07-09 半導体製造ラインの構成方法

Country Status (1)

Country Link
JP (1) JP3282219B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853677B2 (ja) 1996-10-28 1999-02-03 日本電気株式会社 半導体装置製造ライン
KR100350321B1 (ko) * 2000-02-15 2002-08-28 박상준 불량 유기 일렉트로-루미네센스 소자 재생장치 및 이를이용한 유기 일렉트로-루미네센스 소자의 제조방법

Also Published As

Publication number Publication date
JPH0629368A (ja) 1994-02-04

Similar Documents

Publication Publication Date Title
US5191542A (en) Automatic floorplan operation apparatus
JP3032224B2 (ja) 半導体集積回路の論理セル配置方法
US20050260824A1 (en) Semiconductor device manufacturing method and manufacturing line thereof
CN101494162B (zh) 半导体装置的制造方法、制造程序及制造系统
KR101443420B1 (ko) 기판의 처리 방법 및 기판의 처리 시스템
US7004708B2 (en) Apparatus for processing wafers
JP2004014737A (ja) 半導体装置およびその製造方法
US20050149217A1 (en) Semiconductor manufacturing system, work manufacturing system, and conveyance system
US5200580A (en) Configurable multi-chip module interconnect
US6136478A (en) Mask pattern correction method and exposure mask to be used for such a method
JP3282219B2 (ja) 半導体製造ラインの構成方法
KR100262710B1 (ko) 습식 처리 장치를 최소화할 수 있는 반도체 장치 제조 라인
US7434194B2 (en) Mask for fabricating semiconductor devices and method for designing the same
JPH0684740A (ja) 半導体製造ラインの構成方法
US4158072A (en) Method for making connections between contacts
JPH11219896A (ja) 露光装置およびデバイス製造方法
JP2001085528A (ja) 半導体集積回路の設計方法および半導体集積回路の製造方法
JP2664465B2 (ja) 半導体装置のセル配置方法
KR100374505B1 (ko) 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템
JPS62140430A (ja) 半導体集積回路の配線方法
US20210249346A1 (en) Process to yield ultra-large integrated circuits and associated integrated circuits
JPH11176712A (ja) 半導体製造工場のレイアウト方法
JPH0917703A (ja) 生産指示システム
WO1995017993A1 (fr) Procede et appareil de production continue d'une multiplicite de types d'articles
JPH01274956A (ja) 生産管理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090301

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees