JP3032224B2 - 半導体集積回路の論理セル配置方法 - Google Patents
半導体集積回路の論理セル配置方法Info
- Publication number
- JP3032224B2 JP3032224B2 JP2038265A JP3826590A JP3032224B2 JP 3032224 B2 JP3032224 B2 JP 3032224B2 JP 2038265 A JP2038265 A JP 2038265A JP 3826590 A JP3826590 A JP 3826590A JP 3032224 B2 JP3032224 B2 JP 3032224B2
- Authority
- JP
- Japan
- Prior art keywords
- logic cell
- cell group
- logic
- cluster
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体集積回路の自動レイアウトシステム
における論理セルの配置方法に関する。
における論理セルの配置方法に関する。
（従来の技術） 近年VLSIの微細化技術の進歩により、大規模集積回路
の実現が可能になってきた。それに伴いチップ面積の最
小化、処理時間の短縮化を目的にした種々の自動レイア
ウトシステムが開発されている。
の実現が可能になってきた。それに伴いチップ面積の最
小化、処理時間の短縮化を目的にした種々の自動レイア
ウトシステムが開発されている。
自動レイアウトシステムの中の自動配置手法では、現
在広く用いられている方法に、３段階配置手法がある。
この方法では、信号接続関係において、接続強度の強い
論理セルを集めてクラスタを生成する段階（前処理）
と、チップ上にそのクラスタを初期的に割り当てる段階
（初期配置処理）と、入れ替え改善を行う段階（配置改
善処理）とに分かれており、この順序で処理が行われ
る。この順序で処理が進められた場合、上流段階である
ほどその処理結果の品質が、最終的な配置結果の良否に
大きく影響を与える。従って、チップ面積の最適化を図
る上では前処理段階の最適化が重要である。
在広く用いられている方法に、３段階配置手法がある。
この方法では、信号接続関係において、接続強度の強い
論理セルを集めてクラスタを生成する段階（前処理）
と、チップ上にそのクラスタを初期的に割り当てる段階
（初期配置処理）と、入れ替え改善を行う段階（配置改
善処理）とに分かれており、この順序で処理が行われ
る。この順序で処理が進められた場合、上流段階である
ほどその処理結果の品質が、最終的な配置結果の良否に
大きく影響を与える。従って、チップ面積の最適化を図
る上では前処理段階の最適化が重要である。
ところで、この前処理としては、クラスタリング手法
（グループ化手法）がよく使われており、それには次の
２つの理由があげられる。
（グループ化手法）がよく使われており、それには次の
２つの理由があげられる。
第１の理由は、トータル処理時間の短縮化をはかるこ
とができるからである。これは、クラスタリング（グル
ープ化）処理の後の配置処理でクラスタ（グループ）を
セルとして扱うため、処理対象の数が大幅に減少するこ
とになる。
とができるからである。これは、クラスタリング（グル
ープ化）処理の後の配置処理でクラスタ（グループ）を
セルとして扱うため、処理対象の数が大幅に減少するこ
とになる。
第２の理由は、接続強度の強いセルや機能的に関係の
深いセルを容易に近くに置くことができ、配線長短縮に
役立つからである。
深いセルを容易に近くに置くことができ、配線長短縮に
役立つからである。
従来行われているクラスタリング手法では、次の２つ
の方法が代表的である。
の方法が代表的である。
第１の方法としては、論理セル間の信号接続関係にお
いて、接続強度の強いセル同士を集めてクラスタを生成
するものである（Schuler,D.M.,and E.G.Ulrich,“Clus
tering and linear placement",in Proc.of the 9th De
sign Automation Workshop,pp.50−56,1972）。この生
成の段階で、以後の初期配置処理でクラスタの大きさが
一定であったほうが取り扱い易いことを考慮して、制約
条件として各クラスタの面積の上限を用いたり、或は、
各クラスタで配線のしやすさを均一にするための制約条
件として、クラスタ内の論理セルの個数の上限を用いた
りすることがある。
いて、接続強度の強いセル同士を集めてクラスタを生成
するものである（Schuler,D.M.,and E.G.Ulrich,“Clus
tering and linear placement",in Proc.of the 9th De
sign Automation Workshop,pp.50−56,1972）。この生
成の段階で、以後の初期配置処理でクラスタの大きさが
一定であったほうが取り扱い易いことを考慮して、制約
条件として各クラスタの面積の上限を用いたり、或は、
各クラスタで配線のしやすさを均一にするための制約条
件として、クラスタ内の論理セルの個数の上限を用いた
りすることがある。
第２の方法として、ネットリストの階層構造を利用し
て、機能的に関連のある論理セルを集めてクラスタとす
る方法がある（高橋、他，“ミニカット配置の一実現
法",情報処理学会第37回（昭和63年後期）全国大会講演
論文集（III）,pp1817−1818）。
て、機能的に関連のある論理セルを集めてクラスタとす
る方法がある（高橋、他，“ミニカット配置の一実現
法",情報処理学会第37回（昭和63年後期）全国大会講演
論文集（III）,pp1817−1818）。
しかし、従来のクラスタ生成方法では、上述のいずれ
の方法においても、各クラスタ内の詳細情報、例えば、
各クラスタ内の端子の個数、論理セル上を通過できる配
線本数、クラスタ内の論理セルの大きさ等についてなん
ら考慮されていない。そのため、配線のしやすさという
面において、各クラスタ間でアンバランスが生じる。
の方法においても、各クラスタ内の詳細情報、例えば、
各クラスタ内の端子の個数、論理セル上を通過できる配
線本数、クラスタ内の論理セルの大きさ等についてなん
ら考慮されていない。そのため、配線のしやすさという
面において、各クラスタ間でアンバランスが生じる。
端子数のアンバランスは、局所的に端子数が集中した
クラスタを生成し、そのため、配線が局所的に混雑して
いる領域が生成される。
クラスタを生成し、そのため、配線が局所的に混雑して
いる領域が生成される。
論理セル上通過可能配線本数のアンバランスは、局所
的に論理セル上通過可能配線本数が欠乏したクラスタを
生成し、そのため、その近辺を通過しようとする配線が
ある場合、通過配線専用セル（フィードスルーセル）を
挿入するか、配線を迂回させる必要があり、ブロック
幅、チャネルの高さを増加させる原因となる。
的に論理セル上通過可能配線本数が欠乏したクラスタを
生成し、そのため、その近辺を通過しようとする配線が
ある場合、通過配線専用セル（フィードスルーセル）を
挿入するか、配線を迂回させる必要があり、ブロック
幅、チャネルの高さを増加させる原因となる。
クラスタ内の論理セルの平均面積のアンバランスは、
局所的に小さいセルが集中したクラスタを生成し、その
ため、端子数のアンバランス、論理セル上通過可能配線
本数にアンバランスが生じる。
局所的に小さいセルが集中したクラスタを生成し、その
ため、端子数のアンバランス、論理セル上通過可能配線
本数にアンバランスが生じる。
第４図は、小さい論理セル（論理セル上の通過できる
配線本数がゼロのセル）がある領域に集中した例であ
る。小さい論理セルとは、NAND,NOR,IV等を意味し、大
きいセルとは端子数は同程度であるが、セル上通過可能
配線本数はほとんど存在しない論理セルのことを示して
いる。この図で、１が論理セル上通過配線本数がゼロの
論理セル、２が論理セル上通過配線本数が２本の論理セ
ル、３が論理セル上を通過する配線である。第４図を見
れば分かるように、小さい論理セルが集まっているセル
列近辺を通過する配線が存在する場合、配線を迂回させ
るか、フィードスルーセルを挿入する必要があり、ブロ
ック幅、或は、トラック数の増加を招きやすい。
配線本数がゼロのセル）がある領域に集中した例であ
る。小さい論理セルとは、NAND,NOR,IV等を意味し、大
きいセルとは端子数は同程度であるが、セル上通過可能
配線本数はほとんど存在しない論理セルのことを示して
いる。この図で、１が論理セル上通過配線本数がゼロの
論理セル、２が論理セル上通過配線本数が２本の論理セ
ル、３が論理セル上を通過する配線である。第４図を見
れば分かるように、小さい論理セルが集まっているセル
列近辺を通過する配線が存在する場合、配線を迂回させ
るか、フィードスルーセルを挿入する必要があり、ブロ
ック幅、或は、トラック数の増加を招きやすい。
（課題を解決するための手段） 本発明は、上記事情に鑑みてなされたもので、少なく
とも１個の論理セルからなる第１の論理セルグループ及
び第２の論理セルグループの前記論理セルの配置を自動
配置処理により決定する際に、前記第１の論理セルグル
ープ及び前記第２の論理セルグループの配線混雑度に基
づく評価関数の評価値が所定の上限値以下の場合、前記
第１の論理セルグループと前記第２の論理セルグループ
をグループ化し、配線混雑度に基づく評価関数として、
前記論理セルグループペアの端子数、前記論理セルグル
ープペア内の前記論理セル上を通過可能な配線本数、及
び前記論理セルグループペア内の前記論理セルの面積を
用いることを特徴とする半導体集積回路の論理セル配置
方法を提供するものである。
とも１個の論理セルからなる第１の論理セルグループ及
び第２の論理セルグループの前記論理セルの配置を自動
配置処理により決定する際に、前記第１の論理セルグル
ープ及び前記第２の論理セルグループの配線混雑度に基
づく評価関数の評価値が所定の上限値以下の場合、前記
第１の論理セルグループと前記第２の論理セルグループ
をグループ化し、配線混雑度に基づく評価関数として、
前記論理セルグループペアの端子数、前記論理セルグル
ープペア内の前記論理セル上を通過可能な配線本数、及
び前記論理セルグループペア内の前記論理セルの面積を
用いることを特徴とする半導体集積回路の論理セル配置
方法を提供するものである。
（作用） この様に本発明では配線混雑度を考慮した評価関数を
用い、各グループ間の端子数、各グループ間の論理セル
上通過可能配線本数、各グループ間の論理セルの平均面
積を均一化する様にしている為、局所的に小さい論理セ
ルが集中する事を防ぐことができ、論理セル列をまたぐ
信号線を通すためのフィードスルーセルの発生を最小限
にとどめることができる。また端子の分布の均一化が図
られるため、局所的なトラック数の増加を防ぐことがで
きる。
用い、各グループ間の端子数、各グループ間の論理セル
上通過可能配線本数、各グループ間の論理セルの平均面
積を均一化する様にしている為、局所的に小さい論理セ
ルが集中する事を防ぐことができ、論理セル列をまたぐ
信号線を通すためのフィードスルーセルの発生を最小限
にとどめることができる。また端子の分布の均一化が図
られるため、局所的なトラック数の増加を防ぐことがで
きる。
（実施例） 本発明では、少なくとも１個の論理セルから成る論理
セルグループ（クラスタ）においてそのペアを決定し、
更に論理セルグループのペア（クラスタペア）の評価関
数としてクラスタペアの端子数の分布、クラスタペア内
の論理セル上通過可能配線本数の分布、クラスタ内の論
理セルの面積を用いている。なお、クラスタペアは下記
評価関数による評価値が所定の上限値以下の場合に決定
される。
セルグループ（クラスタ）においてそのペアを決定し、
更に論理セルグループのペア（クラスタペア）の評価関
数としてクラスタペアの端子数の分布、クラスタペア内
の論理セル上通過可能配線本数の分布、クラスタ内の論
理セルの面積を用いている。なお、クラスタペアは下記
評価関数による評価値が所定の上限値以下の場合に決定
される。
各評価関数は、以下の様に算出する。
（１） fcの計算では、xiをクラスタペア間の接続度と
し、クラスタペアの一方をＡ、他方をＢとして、 Cab…クラスタA,B間の接続本数 Ca…クラスタＡ内でクラスタＡ以外と接続する接続本数 Cb…クラスタＢ内でクラスタＢ以外と接続する接続本数 NetSize…１つの信号に接続する端子数 とする。接続本数には1/（NotSize）２に比例する重み
を掛け、また、NotSizeは、クラスタの内部接続を独立
に数える方法とクラスタの内部接続を縮退させて数える
方法を考える。
し、クラスタペアの一方をＡ、他方をＢとして、 Cab…クラスタA,B間の接続本数 Ca…クラスタＡ内でクラスタＡ以外と接続する接続本数 Cb…クラスタＢ内でクラスタＢ以外と接続する接続本数 NetSize…１つの信号に接続する端子数 とする。接続本数には1/（NotSize）２に比例する重み
を掛け、また、NotSizeは、クラスタの内部接続を独立
に数える方法とクラスタの内部接続を縮退させて数える
方法を考える。
（２） faの計算では、xiをクラスタペアの面積（両ク
ラスタ面積和）とする。
ラスタ面積和）とする。
（３） fpの計算では、xiをクラスタペアの端子数（両
クラスタの端子数和）とする。
クラスタの端子数和）とする。
（４） frの計算では、xiをクラスタペアの論理セル上
通過可能配線本数（両クラスタの論理セル上通過可能配
線本数和）とする。
通過可能配線本数（両クラスタの論理セル上通過可能配
線本数和）とする。
（５） fwの計算の仕方では、xiをクラスタペアの面積
逆数和（両クラスタ面積逆数の和）とする。ここで逆数
和を用いるのは、小さな論理セルのみが１つのクラスタ
ペア内に多く集まるのを制限する為である。
逆数和（両クラスタ面積逆数の和）とする。ここで逆数
和を用いるのは、小さな論理セルのみが１つのクラスタ
ペア内に多く集まるのを制限する為である。
また、fp,fr,fwはずれも配線の混雑度を考慮した評価
関数となっている。
関数となっている。
次に、ここで用いる評価関数の関数形を示す。各評価
値（fc,fa,fp,fr,fw）は、 ｆ＝ｆ(Ｘ)＝−ｆ(−Ｘ),f′(Ｘ)≦０(単調増加な奇
関数) Ｘ＝xi−平均値 xi…各値 平均値…（Σxi）／クラスタペア数 の関数形を原則として用いる。この関数形では、平均値
からのずれ量を増幅するようになっているので、ずれ量
に応じてクラスタ化のされやすさを評価すれば、クラス
タの質の均一化を制御することができる。
値（fc,fa,fp,fr,fw）は、 ｆ＝ｆ(Ｘ)＝−ｆ(−Ｘ),f′(Ｘ)≦０(単調増加な奇
関数) Ｘ＝xi−平均値 xi…各値 平均値…（Σxi）／クラスタペア数 の関数形を原則として用いる。この関数形では、平均値
からのずれ量を増幅するようになっているので、ずれ量
に応じてクラスタ化のされやすさを評価すれば、クラス
タの質の均一化を制御することができる。
次に本発明の実施例について図面を用いて説明する。
第１図は、クラスタの生成を決定するための処理手順
を示すフローチャートである。第３図は本発明の配置方
法が適用されるクラスタである。４はクラスタを、５は
接続信号線である。
を示すフローチャートである。第３図は本発明の配置方
法が適用されるクラスタである。４はクラスタを、５は
接続信号線である。
まず、処理ステップP1で、信号接続上直接つながりの
ある全てのクラスタのペアに対して、評価値（fc,fa,f
p,fr,fw）を算出する。
ある全てのクラスタのペアに対して、評価値（fc,fa,f
p,fr,fw）を算出する。
例えば、第３図では、A,B間、B,C間、C,D間に対して
評価値を算出する。B,C間のfcの値は、 ｆ（Ｘ）＝X3 平均値＝５ とすると、B,C間の接続本数は、 2/22 であり、接続度は、 であるので、 fc＝（４−５）３ ＝−１ となる。
評価値を算出する。B,C間のfcの値は、 ｆ（Ｘ）＝X3 平均値＝５ とすると、B,C間の接続本数は、 2/22 であり、接続度は、 であるので、 fc＝（４−５）３ ＝−１ となる。
同様にA,B間、C,D間についても評価値を算出する。
処理ステップP2で未処理ペアの中で、各コスト値（C1
＝−α×fc＋β×fa、C2＝γ×fp−δ×fr＋ε×fw）が
最小のものを抽出する。ここで、α，β，γ，δ，ε
は、実験的に決める固定パラメータである。このコスト
値は、コスト値C1と、配線の混雑度を考慮したコスト値
C2に分けられる。
＝−α×fc＋β×fa、C2＝γ×fp−δ×fr＋ε×fw）が
最小のものを抽出する。ここで、α，β，γ，δ，ε
は、実験的に決める固定パラメータである。このコスト
値は、コスト値C1と、配線の混雑度を考慮したコスト値
C2に分けられる。
処理ステップP3で、新しくできるクラスタに対し、再
度、ペア間の評価値（fc,fa,fp,fr,fw）を算出し、各評
価値を予め与えた評価値の上限値より小さければクラス
タ化し、大きければクラスタ化しない。本実施例では、
シミュレーションの結果、上限値として１を用いる。
度、ペア間の評価値（fc,fa,fp,fr,fw）を算出し、各評
価値を予め与えた評価値の上限値より小さければクラス
タ化し、大きければクラスタ化しない。本実施例では、
シミュレーションの結果、上限値として１を用いる。
例えば、上記処理によりクラスタA,B,CがＡ−Ｂ、Ａ
−Ｃという順にクラスタ化候補順序がつけられたとき、
Ａ−Ｂについて以下の処理を実行する。即ちA,Bを足し
合わせた面積、端子数、論理セル上通過可能配線本数、
1/面積を使って、fc,fa,fp,fr,fwを算出する。これらの
評価値が上下値以下であれば、A,Bを１つのクラスタに
する。ここでは、１つになったとしこれをＡ′とする。
−Ｃという順にクラスタ化候補順序がつけられたとき、
Ａ−Ｂについて以下の処理を実行する。即ちA,Bを足し
合わせた面積、端子数、論理セル上通過可能配線本数、
1/面積を使って、fc,fa,fp,fr,fwを算出する。これらの
評価値が上下値以下であれば、A,Bを１つのクラスタに
する。ここでは、１つになったとしこれをＡ′とする。
つぎに、Ａ′,Cを足し合わせた面積、端子数、論理セ
ル上通過可能配線本数、1/面積を使って、fc,fa,fp,fr,
fwを算出する。これらの評価値が上下値以下であれば、
Ａ′,Cを１つのクラスタにする。
ル上通過可能配線本数、1/面積を使って、fc,fa,fp,fr,
fwを算出する。これらの評価値が上下値以下であれば、
Ａ′,Cを１つのクラスタにする。
処理ステップP4で、未処理クラスタ化候補ペアがある
場合は、ステップP2へもどり、未処理のペアがない場合
は、処理を終了する。
場合は、ステップP2へもどり、未処理のペアがない場合
は、処理を終了する。
以上の処理を終了条件に至るまで（新しいクラスタが
生成されなくなるまで）繰り返し処理する。
生成されなくなるまで）繰り返し処理する。
以上のような処理を行った後、各クラスタ内での配線
混雑度は均一化され、局所的に小さい論理セルが集中す
ることが防げることができる。その結果、セル列をまた
ぐ信号線を通すのに使用されていたフィードスルーセル
が減少し、また、局所的なトラック数の増加を防ぐこと
が可能となる。
混雑度は均一化され、局所的に小さい論理セルが集中す
ることが防げることができる。その結果、セル列をまた
ぐ信号線を通すのに使用されていたフィードスルーセル
が減少し、また、局所的なトラック数の増加を防ぐこと
が可能となる。
約3000セルのデータに対して、従来手法、本手法を実
行した結果を表１に示している。表１から分かるよう
に、本手法では、各評価関数の標準偏差の値が小さくな
っており、このことより、各評価値にバラツキが少なく
なっていることがわかる。また、表２からわかるよう
に、配線長では、約８％、チップ面積では、約５％の縮
小効果が得られている。
行した結果を表１に示している。表１から分かるよう
に、本手法では、各評価関数の標準偏差の値が小さくな
っており、このことより、各評価値にバラツキが少なく
なっていることがわかる。また、表２からわかるよう
に、配線長では、約８％、チップ面積では、約５％の縮
小効果が得られている。
第２図は、実施例により得られたレイアウトの模式図
の一部を第４図に対応させて示している。第２図と第４
図を比較すればわかるように、トラック数が減少してい
る。
の一部を第４図に対応させて示している。第２図と第４
図を比較すればわかるように、トラック数が減少してい
る。
なお、本発明は、上記実施例に限られるものではな
く、例えば、ミニカット処理において論理セルの移動・
交換を行う際、移動・交換候補セル、或は候補セルグル
ープの抽出にあたっての評価関数に用いることができ
る。また、チップ上の複数のカットラインで区切られた
領域に論理セルを割り付ける処理において、各領域間で
評価関数値を均一になるように制約条件として適用でき
る等、その趣旨を逸脱しない範囲で種々変形し実施する
ことができる。
く、例えば、ミニカット処理において論理セルの移動・
交換を行う際、移動・交換候補セル、或は候補セルグル
ープの抽出にあたっての評価関数に用いることができ
る。また、チップ上の複数のカットラインで区切られた
領域に論理セルを割り付ける処理において、各領域間で
評価関数値を均一になるように制約条件として適用でき
る等、その趣旨を逸脱しない範囲で種々変形し実施する
ことができる。
以上述べたように本発明によれば、論理セルの接続関
係を基にしてクラスタを生成する際、評価関数として、
面積バランス、端子数バランス、論理セル上通過可能配
線本数バランス、クラスタ内の論理セルの平均面積バラ
ンスを用いるため、各クラスタ内の配線混雑度は均一化
される。そのため、クラスタ内に小さいセルが局所的に
集中する場合がなくなり、その結果、セル列をまたぐ信
号線を通すためのフィードスルーの発生を最小限にとど
めることができる。また、端子の分布の均一化が図られ
るため、局所的なトラック数の増加を防ぐことができ、
半導体論理集積回路の高集積化が図られる。
係を基にしてクラスタを生成する際、評価関数として、
面積バランス、端子数バランス、論理セル上通過可能配
線本数バランス、クラスタ内の論理セルの平均面積バラ
ンスを用いるため、各クラスタ内の配線混雑度は均一化
される。そのため、クラスタ内に小さいセルが局所的に
集中する場合がなくなり、その結果、セル列をまたぐ信
号線を通すためのフィードスルーの発生を最小限にとど
めることができる。また、端子の分布の均一化が図られ
るため、局所的なトラック数の増加を防ぐことができ、
半導体論理集積回路の高集積化が図られる。
第１図は本発明のレイアウト処理手順を説明するための
フローチャート、第２図は本発明の一実施例によるレイ
アウト結果の模式図の一部、第３図は本発明の処理手順
を説明するための模式図、第４図は従来の手法によるレ
イアウト結果の一部を示す図である。 図において、 １……セル上通過配線本数が０の論理セル、 ２……セル上通過配線本数が２の論理セル、 ３……セル上を通過する配線、 ４……クラスタ、 ５……接続信号線。
フローチャート、第２図は本発明の一実施例によるレイ
アウト結果の模式図の一部、第３図は本発明の処理手順
を説明するための模式図、第４図は従来の手法によるレ
イアウト結果の一部を示す図である。 図において、 １……セル上通過配線本数が０の論理セル、 ２……セル上通過配線本数が２の論理セル、 ３……セル上を通過する配線、 ４……クラスタ、 ５……接続信号線。
Claims (2)
- 【請求項１】少なくとも１個の論理セルからなる第１の
論理セルグループ及び第２の論理セルグループの前記論
理セルの配置を自動配置処理により決定する際に、前記
第１の論理セルグループ及び前記第２の論理セルグルー
プの配線混雑度に基づく評価関数の評価値が所定の上限
値以下の場合、前記第１の論理セルグループと前記第２
の論理セルグループをグループ化し、配線混雑度に基づ
く評価関数として、前記論理セルグループペアの端子
数、前記論理セルグループペア内の前記論理セル上を通
過可能な配線本数、及び前記論理セルグループペア内の
前記論理セルの面積を用いることを特徴とする半導体集
積回路の論理セル配置方法。 - 【請求項２】論理セルグループが３個以上の場合は、前
記論理セルグループのペアを複数個形成し、配線混雑度
に基づく評価関数により求められた値が最小となる論理
セルグループのペアを抽出し、この抽出された論理セル
グループペアの前記評価値が所定の上限値以下の場合前
記抽出された論理セルグループペアをグループ化するこ
とを特徴とする請求項１記載の半導体集積回路の論理セ
ル配置方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038265A JP3032224B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体集積回路の論理セル配置方法 |
| US07/658,406 US5222031A (en) | 1990-02-21 | 1991-02-20 | Logic cell placement method for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038265A JP3032224B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体集積回路の論理セル配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03242953A JPH03242953A (ja) | 1991-10-29 |
| JP3032224B2 true JP3032224B2 (ja) | 2000-04-10 |
Family
ID=12520493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038265A Expired - Lifetime JP3032224B2 (ja) | 1990-02-21 | 1990-02-21 | 半導体集積回路の論理セル配置方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5222031A (ja) |
| JP (1) | JP3032224B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100525280C (zh) * | 2002-12-16 | 2009-08-05 | 国际商业机器公司 | 在网络上捆绑消息的方法和系统 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359538A (en) * | 1991-08-20 | 1994-10-25 | Vlsi Technology, Inc. | Method for regular placement of data path components in VLSI circuits |
| US5349536A (en) * | 1991-08-20 | 1994-09-20 | Vlsi Technology, Inc. | Method for optimally placing components of a VLSI circuit |
| US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
| US5566078A (en) * | 1993-05-26 | 1996-10-15 | Lsi Logic Corporation | Integrated circuit cell placement using optimization-driven clustering |
| US5508939A (en) * | 1993-06-10 | 1996-04-16 | At&T Corp. | Method of partitioning a circuit |
| US5481474A (en) * | 1993-07-22 | 1996-01-02 | Cadence Design Systems, Inc. | Double-sided placement of components on printed circuit board |
| US5598343A (en) * | 1993-10-01 | 1997-01-28 | Texas Instruments Incorporated | Method of segmenting an FPGA channel architecture for maximum routability and performance |
| US5818726A (en) * | 1994-04-18 | 1998-10-06 | Cadence Design Systems, Inc. | System and method for determining acceptable logic cell locations and generating a legal location structure |
| US6493658B1 (en) | 1994-04-19 | 2002-12-10 | Lsi Logic Corporation | Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms |
| US5875117A (en) * | 1994-04-19 | 1999-02-23 | Lsi Logic Corporation | Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system |
| US5815403A (en) * | 1994-04-19 | 1998-09-29 | Lsi Logic Corporation | Fail-safe distributive processing method for producing a highest fitness cell placement for an integrated circuit chip |
| US5495419A (en) * | 1994-04-19 | 1996-02-27 | Lsi Logic Corporation | Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing |
| US5963975A (en) * | 1994-04-19 | 1999-10-05 | Lsi Logic Corporation | Single chip integrated circuit distributed shared memory (DSM) and communications nodes |
| US5557533A (en) * | 1994-04-19 | 1996-09-17 | Lsi Logic Corporation | Cell placement alteration apparatus for integrated circuit chip physical design automation system |
| US5914887A (en) * | 1994-04-19 | 1999-06-22 | Lsi Logic Corporation | Congestion based cost factor computing apparatus for integrated circuit physical design automation system |
| US6155725A (en) * | 1994-04-19 | 2000-12-05 | Lsi Logic Corporation | Cell placement representation and transposition for integrated circuit physical design automation system |
| US5535134A (en) * | 1994-06-03 | 1996-07-09 | International Business Machines Corporation | Object placement aid |
| US5638288A (en) * | 1994-08-24 | 1997-06-10 | Lsi Logic Corporation | Separable cells having wiring channels for routing signals between surrounding cells |
| US5682321A (en) * | 1994-10-05 | 1997-10-28 | Lsi Logic Corporation | Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering |
| US5623420A (en) * | 1994-11-16 | 1997-04-22 | Sun Microsystems, Inc. | Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit |
| US5764532A (en) * | 1995-07-05 | 1998-06-09 | International Business Machines Corporation | Automated method and system for designing an optimized integrated circuit |
| JP3504394B2 (ja) * | 1995-09-08 | 2004-03-08 | 松下電器産業株式会社 | 部品配列のデータ作成方法 |
| US5844811A (en) * | 1996-06-28 | 1998-12-01 | Lsi Logic Corporation | Advanced modular cell placement system with universal affinity driven discrete placement optimization |
| US6067409A (en) * | 1996-06-28 | 2000-05-23 | Lsi Logic Corporation | Advanced modular cell placement system |
| US5812740A (en) * | 1996-06-28 | 1998-09-22 | Lsi Logic Corporation | Advanced modular cell placement system with neighborhood system driven optimization |
| US5831863A (en) * | 1996-06-28 | 1998-11-03 | Lsi Logic Corporation | Advanced modular cell placement system with wire length driven affinity system |
| US5963455A (en) * | 1996-06-28 | 1999-10-05 | Lsi Logic Corporation | Advanced modular cell placement system with functional sieve optimization technique |
| US6030110A (en) * | 1996-06-28 | 2000-02-29 | Lsi Logic Corporation | Advanced modular cell placement system with median control and increase in resolution |
| US5808899A (en) * | 1996-06-28 | 1998-09-15 | Lsi Logic Corporation | Advanced modular cell placement system with cell placement crystallization |
| US5867398A (en) * | 1996-06-28 | 1999-02-02 | Lsi Logic Corporation | Advanced modular cell placement system with density driven capacity penalty system |
| US5835381A (en) * | 1996-06-28 | 1998-11-10 | Lsi Logic Corporation | Advanced modular cell placement system with minimizing maximal cut driven affinity system |
| US6026223A (en) * | 1996-06-28 | 2000-02-15 | Scepanovic; Ranko | Advanced modular cell placement system with overlap remover with minimal noise |
| US5872718A (en) * | 1996-06-28 | 1999-02-16 | Lsi Logic Corporation | Advanced modular cell placement system |
| US5870311A (en) * | 1996-06-28 | 1999-02-09 | Lsi Logic Corporation | Advanced modular cell placement system with fast procedure for finding a levelizing cut point |
| US5892688A (en) * | 1996-06-28 | 1999-04-06 | Lsi Logic Corporation | Advanced modular cell placement system with iterative one dimensional preplacement optimization |
| US6085032A (en) * | 1996-06-28 | 2000-07-04 | Lsi Logic Corporation | Advanced modular cell placement system with sinusoidal optimization |
| US5870312A (en) * | 1996-06-28 | 1999-02-09 | Lsi Logic Corporation | Advanced modular cell placement system with dispersion-driven levelizing system |
| US5914888A (en) * | 1996-06-28 | 1999-06-22 | Lsi Logic Corporation | Advanced modular cell placement system with coarse overflow remover |
| US5980093A (en) * | 1996-12-04 | 1999-11-09 | Lsi Logic Corporation | Integrated circuit layout routing using multiprocessing |
| US6324436B1 (en) | 1998-09-14 | 2001-11-27 | Fujitsu Limited | Method for optimizing cost of manufacturing memory arrays |
| US6460166B1 (en) | 1998-12-16 | 2002-10-01 | International Business Machines Corporation | System and method for restructuring of logic circuitry |
| US6282695B1 (en) | 1998-12-16 | 2001-08-28 | International Business Machines Corporation | System and method for restructuring of logic circuitry |
| US6339835B1 (en) | 1999-06-10 | 2002-01-15 | International Business Machines Corporation | Pseudo-anding in dynamic logic circuits |
| US7225116B2 (en) * | 2002-08-20 | 2007-05-29 | Cadence Design Systems, Inc. | Method for eliminating routing congestion in an IC layout |
| JP5239638B2 (ja) * | 2008-08-28 | 2013-07-17 | 日本電気株式会社 | 半導体集積回路設計方法および半導体集積回路設計装置 |
| CN108563810B (zh) * | 2018-01-30 | 2022-03-18 | 南京理工大学 | 一种自动布线与生成报表的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1502554A (ja) * | 1965-12-01 | 1968-02-07 | ||
| JPS59154055A (ja) * | 1983-02-22 | 1984-09-03 | Hitachi Ltd | 論理回路基板上の素子配置方法 |
| US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
| US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
| US4688072A (en) * | 1984-06-29 | 1987-08-18 | Hughes Aircraft Company | Hierarchical configurable gate array |
-
1990
- 1990-02-21 JP JP2038265A patent/JP3032224B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-20 US US07/658,406 patent/US5222031A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100525280C (zh) * | 2002-12-16 | 2009-08-05 | 国际商业机器公司 | 在网络上捆绑消息的方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5222031A (en) | 1993-06-22 |
| JPH03242953A (ja) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032224B2 (ja) | 半導体集積回路の論理セル配置方法 | |
| CN111291525B (zh) | 考虑总线和非总线线网的层分配方法 | |
| US5636129A (en) | Electrical routing through fixed sized module and variable sized channel grids | |
| US5852562A (en) | Method and apparatus for designing an LSI layout utilizing cells having a predetermined wiring height in order to reduce wiring zones | |
| Burstein et al. | Timing influenced layout design | |
| US6058254A (en) | Method and apparatus for vertical congestion removal | |
| DE69031513T2 (de) | Minimierung der Verbindungskosten von elektronisch verbundenen Objekten | |
| KR0153392B1 (ko) | Lsi용 상호접속 배선 설계 방법 | |
| US5359538A (en) | Method for regular placement of data path components in VLSI circuits | |
| KR910002139B1 (ko) | 반도체집적회로장치의 배선방법 | |
| Cho et al. | A buffer distribution algorithm for high-speed clock routing | |
| JP3373089B2 (ja) | 集積回路の初期配置決定装置 | |
| Kao et al. | Cross point assignment with global rerouting for general-architecture designs | |
| KR20010024944A (ko) | 전자 소자 및 장치의 설계 및 제조 방법 | |
| JP3076301B2 (ja) | 半導体集積回路のレイアウト面積見積り方法およびそのｃａｄ装置 | |
| JP3068892B2 (ja) | 自動配線方法 | |
| JP3251792B2 (ja) | 回路ネットワーク分割方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| JPH04139742A (ja) | 自動配線方法 | |
| JP3247011B2 (ja) | セル配置改善装置及び方法 | |
| JP2639313B2 (ja) | 集積回路配置装置および方法 | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JPH09102547A (ja) | 回路分割方法 | |
| JP2773719B2 (ja) | 半導体装置のレイアウト設計方法及びその装置 | |
| JP3165217B2 (ja) | 半導体論理集積回路におけるレイアウト設計方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |