KR100374505B1 - 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템 - Google Patents

반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템 Download PDF

Info

Publication number
KR100374505B1
KR100374505B1 KR1019970046236A KR19970046236A KR100374505B1 KR 100374505 B1 KR100374505 B1 KR 100374505B1 KR 1019970046236 A KR1019970046236 A KR 1019970046236A KR 19970046236 A KR19970046236 A KR 19970046236A KR 100374505 B1 KR100374505 B1 KR 100374505B1
Authority
KR
South Korea
Prior art keywords
unit
wafer
module
spin
robot
Prior art date
Application number
KR1019970046236A
Other languages
English (en)
Other versions
KR19990024864A (ko
Inventor
최진영
강희영
박경대
Original Assignee
한국디엔에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국디엔에스 주식회사 filed Critical 한국디엔에스 주식회사
Priority to KR1019970046236A priority Critical patent/KR100374505B1/ko
Priority to US09/139,270 priority patent/US6089763A/en
Priority to JP10254321A priority patent/JP3056468B2/ja
Publication of KR19990024864A publication Critical patent/KR19990024864A/ko
Application granted granted Critical
Publication of KR100374505B1 publication Critical patent/KR100374505B1/ko

Links

Images

Abstract

본 발명은 반도체 웨이퍼에 미세한 패턴을 형성하기 위해 감광액을 도포 및 현상하는 설비에 있어서 신규공정의 도입으로 인하여 증설이 요구될 때 각 프로세스 유니트를 적층 설치하여 종적으로 구성함에 따라 설비를 콤팩트화 하고 점유면적을 최소화 할 수 있게한 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템에 관한 것으로,
즉, 웨이퍼의 표면에 감광액을 도포하고 현상하는 구성요소들 중 적어도 복수개 이상을 구비하는 스핀 코터와 스핀 디밸로퍼, 베이크 및 WEE 유니트 등을 1열 또는 2열로 적층되게 종적으로 모듈화고, 상기 모듈을 동일종류끼리 또는 다른 종류를 복합되게 최대 2개를 적층하되 이에 하나의 반송수단을 배치하여 하나의 스테이션을 구성하며, 각 스테이션의 사이에는 각각의 반송용 인터페이스 또는 버퍼 스토커 유니트를 배치하여 2개 이상의 웨이퍼 처리용 스테이션을 구성함에 따라, 설비를 평면적으로 설치할 때에 비하여 점유면적을 축소할 수 있음은 물론 설비를 효율적으로 적층하여 설치공간의 제약을 방지할 수 있게 된 것이다.

Description

반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템
본 발명은 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템, 보다 상세하게는 반도체 웨이퍼에 미세한 패턴을 형성하는 설비의 고도화와 신규공정의 도입으로 인하여 증설이 요구될 때 각 프로세스 유니트를 적층설치하여 종적으로 구성함에 따라 설비를 콤팩트화 하고 점유면적을 최소화 할 수 있게한 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템에 관한 것이다.
일반적으로, 반도체 제조의 핵심적인 공정인 사진평판(Photo-Lithigraphy)공정은 웨이퍼의 감광액 도포와 베이크(Bake) 및 현상 등을 수행하는 소위 종합 도포 및 현상설비로 구성된 것으로, 별도의 노광장치(Stepper)와 인-라인(In-Line)으로 연결되어 반도체 미세 패턴의 형성에 주요한 설비이다.
이러한 중요성에 비추어 초직접화를 위하여 많은 신기법이 개발 및 발전되고 있는 추세이며, 이와 더불어 더 많은 설비를 필요로 하고 있다.
도 1a은 상기 종합 도포 및 현상설비의 일예를 나타낸 것으로서, 웨이퍼의 로딩 및 언로딩 동작을 수행하는 인덱서(1)와, 로딩된 웨이퍼를 각각의 프로세스 유니트(Process Unit)에 반송하여주는 반송 로봇(2)과, 웨이퍼의 표면에 감광액을 도포하는 스핀 코터(Spin Coater)(3)와, 노광된 웨이퍼를 현상해 주는 스핀 디밸로퍼(Spin Developer)(4)와, 감광액의 도포 또는 현상전후에 웨이퍼를 가열 및 냉각되게 핫 플레이트(Hot Plate)와 쿨 플레이트(Cool Plate)를 갖춘 베이커(5)와, 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 WEE(Wide Expose Edge)(6)와, 별도의 노광장치(Stepper)(8)와의 상호작용을 수행하는 인터페이스(7) 등으로 구성되어 있다.
상기와 같은 종래의 설비는 적용공정에 따라 주요 유니트의 구성이 달라질수 있으나, 대부분의 프로세스 유니트가 도 1a 또는 1b에서와 같이 평면적으로 설치되어 있으므로 반도체의 제조라인에서 비교적 넓은 설비면적을 점유하였다.
그러므로 신규공정을 도입하는데 따른 프로세스 유니트의 추가나 웨이퍼의 구경확대시 더 많은 설비면적을 필요로 하게 되었으므로, 초정정 환경을 필수요소로 하는 반도체 제조라인의 특성상 관리면적의 증가는 제조원가를 상승시키는 하나의 요인이 되었고, 신공정의 도입과 프로세스 유니트의 증설은 제조라인의 전체구성에 대한 설계변경을 유발하게 되는 등의 문제점이 있었다.
한편, 웨이퍼의 표면처리를 위한 종래의 기술로 선출원특허(공개번호 : 제 96-2497호)를 예로 들면, 지정된 영역에서 피처리재(웨이퍼)를 이송하기 위한 하나의 반송수단을 설치하되 그 주위에 복수의 처리실을 다단으로 배치하여 적은 면적에 설비를 구성할 수 있도록 한 것이 등장한 바 있다.
상기 기술은 반도체의 초집적화 추세에 따라 64M급 이상의 제품을 생산할 경우, 기존 설비구성보다 더 많은 스핀 코터와스핀 디벨로퍼 및 베이크 유니트 등의 장비가 요구됨으로써, 하나의 처리스테이션내에서 하나의 반송수단을 이용하여 작업을 하기 위해서는 상기 장비를 3단 이상으로 적층하는 것이 불가피 하였다.
그러므로 다층으로 장비를 적층할 때 베이크 유니트 등과 같이 체적이 적은 장비의 경우에는 다단의 적제가 비교적 용이하였으나, 웨이퍼의 처리시 가장 중요한 장비인 스핀 코터 또는 스핀 디벨로퍼 등 체적이 큰 장비를 3단 이상의 다단으로 적층할 경우에는 설비의 높이가 최소한 3.5m 이상이 되므로 설비의 제작과 보수유지에 많은 어려움이 있을 뿐 아니라 초정정 상태를 요구하는 반도체 생산라인에비정상적인 공간이 요구되어 라인 전체를 개조하거나 신규로 설계해야 되는 문제점이 있었다.
또한, 1개의 반송수단에 의해 그 주위에 다단으로 배치된 다수의 처리실(최소 25개 이상)에 웨이퍼를 반입 또는 반출시키는 과정에서 반송수단에 과부하가 걸리게 되면서 설비의 효율저하와 함께 생산성이 떨어지게 되었고, 초집적 반도체제품을 생산하기 위해 많은 종류의 장비를 설치할 때 공간의 제약으로 인하여 다양한 공정과 유니트 구성의 대응이 매우 제한되는 등의 문제점이 있었다.
본 발명은 위와 같은 종래의 종합 도포 및 현상설비의 증설에 따른 문제점을 감안하여 안출한 것으로, 그 목적은 프로세스 유니트의 증설 또는 웨이퍼의 확대시 설비의 점유면적을 최소화 할 수 있는 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템을 제공하는 것이다.
이러한 목적을 달성하기 위한 본 발명은, 웨이퍼에 감광액을 도포하고 현상하는 구성요소들 중 적어도 복수개 이상을 구비하는 스핀 코터와 스핀 디밸로퍼, 베이크 및 WEE 유니트 등을 1열 또는 2열로 적층되게 종적으로 모듈화하고, 상기 모듈을 동일종류끼리 또는 다른 종류를 복합되게 최대 2개를 적층하되 이에 하나의 반송수단을 배치하여 하나의 스테이션을 구성하며, 각 스테이션의 사이에는 각각의 반송용 인터페이스 또는 버퍼 스토커 유니트를 배치하여 2개 이상의 웨이퍼 처리용 스테이션을 구성함에 따라, 설비를 평면적으로 설치할 때에 비하여 점유면적을 축소할 수 있음은 물론 설비를 효율적으로 적층하여 설치공간의 제약을 방지할 수 있게 되어 단위면적당 설비의 증설효율을 향상시킬 수 있게 됨과 아울러 생산성을 절감하게 됨을 특징으로 한다.
도 1a 및 1b는 일반적인 감광액 도포 및 현상설비의 일예와 다른 예를 나타낸 평면구성도,
도 2는 본 발명의 실시예의 도포 및 현상설비중 베이크 유니트의 개략적인 구성도,
도 3a 및 3b는 본 발명의 스핀 코터 또는 스핀 디밸로퍼와 베이크 유니트 또는 WEE 유니트를 적층하여 모듈화한 구성도,
도 4는 상기 모듈화한 유니트를 본 발명에 적용한 상태의 평면구성도이다.
도면의 주요부분에 대한 부호의 설명
10 : 베이크 유니트 20 : 스핀 유니트
30 : WEE 유니트 40 : 인덱서
50 : 제1로봇 60 : 제2로봇
70 : 노광장치
이하, 본 발명의 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템을 첨부도면을 참조하여 설명하면 다음과 같다.
반도체 웨이퍼에 감광액을 도포하여 현상을 완료하는 종합적인 설비는 웨이퍼를 로딩 및 언로딩시키는 인덱서와, 상기 로딩된 웨이퍼를 각 프로세스 유니트로 이송하여주는 로봇과, 상기 웨이퍼의 표면에 감광액을 도포하는 스핀 코터와, 노광된 웨이퍼를 현상해 주는 스핀 디밸로퍼와, 상기 감광액의 도포 또는 현상전후에 웨이퍼를 가열 및 냉각시키는 핫 플레이트와 쿨 플레이트를 갖춘 베이커와, 상기 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 WEE 및 별도로 설치한 노광장치와의 상호작용을 수행하는 인터페이스 등으로 구성된 것으로, 도 1a에서 설명한 바 있으나 본 발명의 이해를 돕기 위한 것이다.
도 2는 본 발명의 실시예의 도포 및 현상 설비중 베이크 유니트의 개략적인 구성도로서, 베이크 유니트(10)는 공급된 웨이퍼를 균일한 상태로 가열처리 하는 핫 플레이트(HP)와 냉각처리 하는 쿨 플레이트(CP)를 구비하고 있다.
상기 베이크 유니트(10)는 핫 플레이트(HP)와 쿨 플레이트(CP)를 동일종류 끼리 또는 각기 혼합된 상태로 한 쌍을 상하로 위치되게 결합하여 하나의 베이크 박스를 구성한다.
그러므로 베이크 유니트(10)의 증설이 요구될 때 한쌍의 핫 플레이트(HP)와쿨 플레이트(CP) 또는 혼합된 플레이트로 된 베이크 박스를 다수 층으로 적층시키게 되므로, 설치 대수의 증가에 비례하여 면적이 감소된다.
이때, 베이크 박스의 적층범위는 최대 10층 이내로 하는 것이 관리적인 차원에서 바람직하다.
한편, 반도체 웨이퍼의 직경이 6인치 또는 8인치로된 제품으로부터 점차 15인치 및 16인치 크기의 제품을 선호하는 추세로 바뀌어가고 있음은 물론 이에 따른 신기술로 인한 설비증설이 필수적임을 감안하여 볼 때, 베이크 유니트의 최소부피가 확대됨은 기정사실이고 보면 베이크 유니트를 적층하는 기술은 매우 획기적인 방법인 것이다.
도 3a 및 3b는 본 발명의 스핀 코터 또는 스핀 디밸로퍼와 베이크 또는 WEE 유니트를 적층하여 모듈화한 구성도로서, 적층된 베이크 유니트(10)를 상호 인접되게 복수열로 배치한 후 그 상부에 스핀 코터 또는 스핀 디밸로퍼로된 스핀 유니트(20)를 결합하여 제1모듈(M1)을 구성한다(도 3a 참조).
상기 제1모듈(M1)은 베이크 유니트(10)를 적층한 상태에서 그 위에 스핀 유니트(20)를 적층시킴으로써, 설비의 증설에 따른 면적을 최소화하게 됨은 물론 각 유니트를 오가는 반송 로봇의 동작범위를 축소시키는 작용을 하게 되어 작동시간을 단축시킴과 아울러 성능을 향상시키는 작용을 한다.
또한, 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 WEE 유니트(30)를 상호 인접되게 복수열로 배치하여 적어도 하나 이상으로 적층되게 하여 그 상부에 스핀 코터 또는 스핀 디밸로퍼로된 스핀 유니트(20)를 결합하여제2모듈(M2)을 구성한다(도 3b 참조).
그러므로, 상기 제2모듈(M1)도 제1모듈(M1)과 동일하게 설치면적을 줄이게 됨은 물론 작업시간의 단축과 성능을 향상시키는 작용을 하게 되며, 이때 상기 모듈을 두 개 이상 구성하는 것도 가능하다.
도 4는 상기 모듈화된 유니트를 본 발명에 적용한 상태의 평면구성도로서, 웨이퍼를 로딩 및 언로딩시키는 인덱서(40)의 일측에 로딩된 웨이퍼를 각 프로세스 유니트로 이송하여주는 제1로봇(50)이 설치되고, 이 제1로봇(50)을 기준으로 그 양측에 제1모듈(M1)과 제2모듈(M2)이 각기 선택적으로 설치되어 있다.
상기 설비의 진행 방향측에는 제1인터페이스(IF-1)를 매개로 하여 상기 제1로봇(50)과 동일선상에 위치하게 제2로봇(60)을 설치하되 그 양측에 제1모듈(M1)과 제2모듈(M2)이 각기 선택적으로 설치되고, 그 진행 방향측에는 제2인터페이스(IF-2)를 매개로 하여 감광액이 도포된 웨이퍼의 전부분을 노광시키는 노광장치(70)가 설치되어 있다.
즉, 상기 제1모듈(M1)과 제2모듈(M2)을 동일종류끼리 또는 다른 종류를 복합되게 최대 2개를 적층하되 이에 하나의 반송수단을 배치하여 하나의 스테이션을 구성하며, 각 스테이션의 사이에는 각각의 반송용 인터페이스 또는 버퍼 스토커 유니트를 배치하여 2개 이상의 웨이퍼 처리용 스테이션을 구성함에 따라, 설비의 설치공간을 최소화 하면서 작업동선을 효율적으로 할 수 있게 된다.
또한, 스핀 코터와 스핀 디밸로퍼 등의 스핀 유니트(20)의 설비가 증가됨에도 불구하고 적층구성으로 인하여 설치면적이 감소되는 효과가 있으며, 특히 상기스핀 유니트(20)의 증설에 비례하여 더욱더 증대되는 베이크 유니트(10)의 설치공간을 최소화 시킴은 물론 각 유니트를 왕복하게 되는 로봇의 운동부하 및 동작시간을 절감하게 된다.
이와 같은 본 발명의 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템은, 반도체 웨이퍼에 미세한 패턴을 형성하는 설비를 고도화하고 신기술을 적용하기 위해 설비를 증설할 때 초정정도를 실내의 점유공간을 최소화하여 원가의 절감과 더불어 생산성을 향상시킬 수 있는 효과가 있다.
또한 감광액의 도포 및 현상에 따른 각 유니트를 적층 설치하여 로봇의 작업부하를 덜 수 있고 상호 동작을 보다 유기적으로 수행함에 따라 각 유니트의 사용수명을 연장시킬 수 있는 장점도 있다.

Claims (3)

  1. 웨이퍼를 로딩 및 언로딩시키는 인덱서(40)의 일측에 로딩된 웨이퍼를 각 프로세스 유니트로 이송하게 설치된 제1로봇(50); 상기 제1로봇(50)을 기준으로 그 양측에 각기 선택적으로 설치된 제1모듈(M1)과 제2모듈(M2); 설비의 진행방향측에 제1인터페이스(IF-1)를 매개로 하여 상기 제1로봇(50)과 동일선상에 위치하게 제2로봇(60)을 설치하되 그 양측에 각기 선택적으로 설치된 제1모듈(M1)과 제2모듈(M2); 설비의 진행방향측에 제2인터페이스(IF-2)를 매개로 하여 감광액이 도포된 웨이퍼를 노광시키는 노광징치(70)를 포함하되;
    상기 제1모듈(M1)은 적층된 베이크 유니트(10)를 상호 인접하게 복수열로 배치한 후, 그 상부에 스핀코터 또는 스핀 디벨로퍼로 된 스핀 유니트(20)를 적층하여 구성하고,
    상기 제2모듈(M2)은 스핀코터 또는 스핀 디벨로퍼로 된 스핀 유니트(20)를 상부에 위치하게 하되, 그 하부측에 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 WEE 유니트(30)를 상호 인접되게 복수열로 배치하여 적어도 하나 이상으로 적층되게 함을 특징으로 하는 반도체 웨이퍼용 감광액도포 및 현상설비의 콤팩트화 시스템.
  2. 제 1항에 있어서, 상기 제1모듈(M1)과 제2모듈(M2)을 동일종류끼리 또는 다른 종류를 복합되게 최대 2개를 적층하되 이에 하나의 반송수단을 배치하여 하나의스테이션을 구성하며, 각 스테이션의 사이에는 각각의 반송용 인터페이스 또는 버퍼 스토커 유니트를 배치하여 2개 이상의 웨이퍼 처리용 스테이션을 구성함을 특징으로 하는 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템.
  3. 제 1항에 있어서,
    상기 베이크 유니트(10)는 감광액이 도포된 웨이퍼를 균일한 상태로 가열처리 하는 핫 플레이트(HP)와, 냉각처리 하는 쿨 플레이트(CP)로 이루어지되, 각 플레이트를 동일종류끼리 또는 다른종류와 혼합배열하여 상하로 위치되게 한쌍을 결합하여 하나의 박스로 이루어지는 것을 특징으로 하는 반도체 웨이퍼용 감광액 도포 및 현상설비의 콤팩트화 시스템.
KR1019970046236A 1997-09-09 1997-09-09 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템 KR100374505B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970046236A KR100374505B1 (ko) 1997-09-09 1997-09-09 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템
US09/139,270 US6089763A (en) 1997-09-09 1998-08-25 Semiconductor wafer processing system
JP10254321A JP3056468B2 (ja) 1997-09-09 1998-09-08 半導体ウエハーの加工処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046236A KR100374505B1 (ko) 1997-09-09 1997-09-09 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템

Publications (2)

Publication Number Publication Date
KR19990024864A KR19990024864A (ko) 1999-04-06
KR100374505B1 true KR100374505B1 (ko) 2003-05-16

Family

ID=37416787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046236A KR100374505B1 (ko) 1997-09-09 1997-09-09 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템

Country Status (1)

Country Link
KR (1) KR100374505B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535714B1 (ko) * 1998-08-10 2005-12-09 동경 엘렉트론 주식회사 기판처리장치
JP3442686B2 (ja) * 1999-06-01 2003-09-02 東京エレクトロン株式会社 基板処理装置
KR100387418B1 (ko) * 2001-05-23 2003-06-18 한국디엔에스 주식회사 반도체 제조 공정에서 사용되는 스피너 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030424A (ko) * 1995-11-22 1997-06-26 김광호 웨이퍼 세정 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030424A (ko) * 1995-11-22 1997-06-26 김광호 웨이퍼 세정 장치

Also Published As

Publication number Publication date
KR19990024864A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
JP4823012B2 (ja) ウエハ処理装置
US6454472B1 (en) Semiconductor manufacturing apparatus for photolithographic process
JP4464993B2 (ja) 基板の処理システム
US6464789B1 (en) Substrate processing apparatus
CN1877451B (zh) 基板处理系统及基板处理方法
US20050260824A1 (en) Semiconductor device manufacturing method and manufacturing line thereof
US6790286B2 (en) Substrate processing apparatus
TW201521147A (zh) 基板處理裝置
JP3542919B2 (ja) 基板処理装置
KR20130032274A (ko) 기판 처리 시스템, 기판 반송 방법 및 컴퓨터 기억 매체
KR100535714B1 (ko) 기판처리장치
JP3310212B2 (ja) 塗布・現像処理システムおよび液処理システム
JPH11150065A (ja) 半導体ウエハーの加工処理システム
KR100374505B1 (ko) 반도체웨이퍼용감광액도포및현상설비의콤팩트화시스템
KR100262710B1 (ko) 습식 처리 장치를 최소화할 수 있는 반도체 장치 제조 라인
KR100387418B1 (ko) 반도체 제조 공정에서 사용되는 스피너 시스템
US8480319B2 (en) Coating and developing apparatus, coating and developing method and non-transitory tangible medium
KR20190053341A (ko) 기판 처리 장치 및 기판 처리 방법
JP2000183019A (ja) 多段基板処理装置
US11049749B2 (en) Substrate treating apparatus
KR101579510B1 (ko) 기판 처리 설비
KR20060133888A (ko) 기판 처리 시스템 및 기판 처리 방법
TW398021B (en) Coating and developing apparatus, complex apparatus and processing method in coating and developing apparatus
US20060011297A1 (en) Semiconductor manufacturing apparatus
KR20230059873A (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee