JP3280259B2 - プリント回路ボードパターン形成方法及びリソグラフィーステッパ装置 - Google Patents
プリント回路ボードパターン形成方法及びリソグラフィーステッパ装置Info
- Publication number
- JP3280259B2 JP3280259B2 JP00428497A JP428497A JP3280259B2 JP 3280259 B2 JP3280259 B2 JP 3280259B2 JP 00428497 A JP00428497 A JP 00428497A JP 428497 A JP428497 A JP 428497A JP 3280259 B2 JP3280259 B2 JP 3280259B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- pattern
- mask
- lens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70241—Optical aspects of refractive lens systems, i.e. comprising only refractive elements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路ボー
ド上に精密な金属又は絶縁層のパターンを形成する方法
及び装置に関する。
ド上に精密な金属又は絶縁層のパターンを形成する方法
及び装置に関する。
【０００２】
【従来の技術】ラミネートプリント回路ボードは、電子
システムの構成要素を支持し、相互接続するのに用いら
れている基板である。プリント回路ボードは、抵抗、キ
ャパシター、インダクターのような多くのパラメータを
決める構成要素を相互接続するのに用いられてきたが、
今日では多くの集積回路を相互接続するのに用いられて
いる。
システムの構成要素を支持し、相互接続するのに用いら
れている基板である。プリント回路ボードは、抵抗、キ
ャパシター、インダクターのような多くのパラメータを
決める構成要素を相互接続するのに用いられてきたが、
今日では多くの集積回路を相互接続するのに用いられて
いる。
【０００３】プリント回路（ＰＣ）ボードをパターニン
グする従来のアプローチは、近接触（ニア・コンタク
ト）プリント法によるものであった。大パネルのプリン
ト回路ボード（通常、４５．７ｃｍ×６１．０ｃｍ（１
８インチ×２４インチ））を金属とフォトレジストによ
ってコートし、同じ大きさの１：１のマイラーマスクを
回路ボードに接触するくらいに近くに位置させ、フォト
レジストをマイラーマスクを介して露光する。フォトレ
ジストは現像され、金属上に所望するパターンを複製す
るためにエッチマスクとして用いられる。絶縁層によっ
て分離された金属製の幾つかの層をパターニングするこ
とにより、複合回路を作ることができ、絶縁層を貫通し
て形成したドリルホールを金属メッキすることにより多
くの層をパターンの間の相互接続を導体バイア（貫通導
体）に形成することができる。オーバーレイ・レジスト
レーションの精度は、４５．７ｃｍ×６１．０ｃｍ（１
８インチ×２４インチ）のパネルに対して±１７８μｍ
（±７ミル）（ミル＝１／１０００インチ＝２５．４μ
ｍ）で、より小さいパネルに対しては±１０２μｍ（±
４ミル）である。通常のプリント回路ボード製造業者
は、線幅１２７μｍ（５ミル）、ドリル穴２０３μｍ
（８ミル）、捕獲パッド４０６μｍ（１６ミル）を達成
できる。
グする従来のアプローチは、近接触（ニア・コンタク
ト）プリント法によるものであった。大パネルのプリン
ト回路ボード（通常、４５．７ｃｍ×６１．０ｃｍ（１
８インチ×２４インチ））を金属とフォトレジストによ
ってコートし、同じ大きさの１：１のマイラーマスクを
回路ボードに接触するくらいに近くに位置させ、フォト
レジストをマイラーマスクを介して露光する。フォトレ
ジストは現像され、金属上に所望するパターンを複製す
るためにエッチマスクとして用いられる。絶縁層によっ
て分離された金属製の幾つかの層をパターニングするこ
とにより、複合回路を作ることができ、絶縁層を貫通し
て形成したドリルホールを金属メッキすることにより多
くの層をパターンの間の相互接続を導体バイア（貫通導
体）に形成することができる。オーバーレイ・レジスト
レーションの精度は、４５．７ｃｍ×６１．０ｃｍ（１
８インチ×２４インチ）のパネルに対して±１７８μｍ
（±７ミル）（ミル＝１／１０００インチ＝２５．４μ
ｍ）で、より小さいパネルに対しては±１０２μｍ（±
４ミル）である。通常のプリント回路ボード製造業者
は、線幅１２７μｍ（５ミル）、ドリル穴２０３μｍ
（８ミル）、捕獲パッド４０６μｍ（１６ミル）を達成
できる。
【０００４】このような従来のＰＣボード技術は多くの
電子製品の低コスト相互接続媒体を提供したが、集積回
路が小さく、複雑になると、精密な金属相互接続パター
ンと小さいバイアを提供する必要性が増してきた。例え
ば、現状のＶＬＳＩチップは、６００以上のＩ／Ｏパッ
ドを有し、１０００のＩ／Ｏパッドを作れるところであ
る。チップとボード間の従来のワイヤ結合は、回路その
ものが要するものよりも大きなチップ寸法を要する。パ
ッケージを妥当な大きさに抑えるためには、ボード上の
リードピッチをさらに小さくしなければならない。
電子製品の低コスト相互接続媒体を提供したが、集積回
路が小さく、複雑になると、精密な金属相互接続パター
ンと小さいバイアを提供する必要性が増してきた。例え
ば、現状のＶＬＳＩチップは、６００以上のＩ／Ｏパッ
ドを有し、１０００のＩ／Ｏパッドを作れるところであ
る。チップとボード間の従来のワイヤ結合は、回路その
ものが要するものよりも大きなチップ寸法を要する。パ
ッケージを妥当な大きさに抑えるためには、ボード上の
リードピッチをさらに小さくしなければならない。
【０００５】相互接続に要する面積を減らす１つのアプ
ローチとして、フリップチップ相互接続プロセスがあ
る。このフリップチップのアプローチでは、集積回路
は、結合パッドの配列を有し、ボード上のＩ／Ｏ捕獲パ
ッド（キャプチャーパッド）の対応する配列上にフリッ
プチップはんだ付けされる。回路ボードは、その反対側
上のはんだパッドの大きな配列上に捕獲パッドの配列を
マッピングする。このアプローチは、パッドが制限され
たＩＣや精密なリードピッチパッケージの問題は解決で
きるかもしれないが、標準的な回路ボード技術にとって
は、捕獲パッド、はんだパッド、小さなバイアの精密な
配列に要する精密金属パターンには用いることはできな
い。
ローチとして、フリップチップ相互接続プロセスがあ
る。このフリップチップのアプローチでは、集積回路
は、結合パッドの配列を有し、ボード上のＩ／Ｏ捕獲パ
ッド（キャプチャーパッド）の対応する配列上にフリッ
プチップはんだ付けされる。回路ボードは、その反対側
上のはんだパッドの大きな配列上に捕獲パッドの配列を
マッピングする。このアプローチは、パッドが制限され
たＩＣや精密なリードピッチパッケージの問題は解決で
きるかもしれないが、標準的な回路ボード技術にとって
は、捕獲パッド、はんだパッド、小さなバイアの精密な
配列に要する精密金属パターンには用いることはできな
い。
【０００６】小さなバイアを含む精密な線パターンの必
要性は、小型電子製品の需要の増大によりさらに加速し
た。小さいプリント回路ボード５．１ｃｍ×７．６ｃｍ
（２インチ×３インチ）が多く求められている。このよ
うなボードの面積は厳しく制限され、小さいバイアや精
密な線パターンが必要である。
要性は、小型電子製品の需要の増大によりさらに加速し
た。小さいプリント回路ボード５．１ｃｍ×７．６ｃｍ
（２インチ×３インチ）が多く求められている。このよ
うなボードの面積は厳しく制限され、小さいバイアや精
密な線パターンが必要である。
【０００７】従来のプリント回路ボード技術に対する現
状の改良は、十分に小さいバイアと精密な線パターンに
対する要求を満たしていない。近接触リソグラフィー装
置やフルサイズマイラーマスク技術はサブミルのバイ
ア、線を達成できそうではない。さらに、最小捕獲パッ
ド大きさはオーバーレイレジストレーションの精度によ
っても制限される。先進技術を用いる製造業者が保証す
る最良のオーバーレイの精度は±５０．８μｍ（±２ミ
ル）で、これは最先端技術を用いる製造業者が提供する
最良のバイア捕獲パッドを１２７〜２０３μｍ（５〜８
ミル）までに制限してしまう。
状の改良は、十分に小さいバイアと精密な線パターンに
対する要求を満たしていない。近接触リソグラフィー装
置やフルサイズマイラーマスク技術はサブミルのバイ
ア、線を達成できそうではない。さらに、最小捕獲パッ
ド大きさはオーバーレイレジストレーションの精度によ
っても制限される。先進技術を用いる製造業者が保証す
る最良のオーバーレイの精度は±５０．８μｍ（±２ミ
ル）で、これは最先端技術を用いる製造業者が提供する
最良のバイア捕獲パッドを１２７〜２０３μｍ（５〜８
ミル）までに制限してしまう。
【０００８】
【発明が解決しようとする課題】集積回路製造に用いら
れる技術も装置も平坦ではなくなる大面積のプリント回
路ボードには適用できない。集積回路は通常、リソグラ
フィーステッパ、小ガラスマスク（通常、１０ｃｍ×１
０ｃｍ）、５：１の縮小レンズを用いる小さな平坦性が
高いシリコン領域にパターニングされる。マスク像に
は、サブミクロンの内容（特徴）がＳｉウェーハ上に映
写される。しかしながら、焦点深さは２μｍ以下で、フ
ィールド大きさは通常、２ｃｍ×２ｃｍである。このア
プローチは、回路大きさが２ｃｍ×２ｃｍのフィールド
大きさをはるかに超え、ＰＣボードの平坦性の変位が１
０〜２５μｍなので、通常の大面積のＰＣボードには用
いることができない。従って、プリント回路ボード上に
小さなバイアと精密な金属パターンを形成する新しい方
法及び装置が望まれる。
れる技術も装置も平坦ではなくなる大面積のプリント回
路ボードには適用できない。集積回路は通常、リソグラ
フィーステッパ、小ガラスマスク（通常、１０ｃｍ×１
０ｃｍ）、５：１の縮小レンズを用いる小さな平坦性が
高いシリコン領域にパターニングされる。マスク像に
は、サブミクロンの内容（特徴）がＳｉウェーハ上に映
写される。しかしながら、焦点深さは２μｍ以下で、フ
ィールド大きさは通常、２ｃｍ×２ｃｍである。このア
プローチは、回路大きさが２ｃｍ×２ｃｍのフィールド
大きさをはるかに超え、ＰＣボードの平坦性の変位が１
０〜２５μｍなので、通常の大面積のＰＣボードには用
いることができない。従って、プリント回路ボード上に
小さなバイアと精密な金属パターンを形成する新しい方
法及び装置が望まれる。
【０００９】
【課題を解決するための手段】従来のリソグラフィース
テッパと逆転映写レンズを用いて金属又は絶縁体の改善
されたパターンをプリント回路ボード上に形成する。逆
転映写レンズは、縮小レンズとしてではなく、拡大レン
ズとしてふるまい、ＰＣボードの平坦性の変位を上回る
大きな焦点深度を有する。この逆レンズは、マスクで必
要とされる像の大きさを減らし、複数のマスク水準を単
一のガラス上で組み合わすことを可能にする。このこと
は、マスクセットのコストを減らし、ＰＣボートに用い
られる従来のマイラーマスクよりも精度が良く、寸法的
安定性を有する小さなガラスマスクの使用を可能にす
る。
テッパと逆転映写レンズを用いて金属又は絶縁体の改善
されたパターンをプリント回路ボード上に形成する。逆
転映写レンズは、縮小レンズとしてではなく、拡大レン
ズとしてふるまい、ＰＣボードの平坦性の変位を上回る
大きな焦点深度を有する。この逆レンズは、マスクで必
要とされる像の大きさを減らし、複数のマスク水準を単
一のガラス上で組み合わすことを可能にする。このこと
は、マスクセットのコストを減らし、ＰＣボートに用い
られる従来のマイラーマスクよりも精度が良く、寸法的
安定性を有する小さなガラスマスクの使用を可能にす
る。
【００１０】時代遅れとなる程旧型のステッパ上に映写
レンズを逆転させることによって、かつてない程改善し
た寸法でＰＣボード上に金属パターンを形成することが
できた。ＧＣＡ社６３００Ａ型のステッパ上に、５×の
ＺＥＩＳＳ社のレンズを逆転させ、直径２５μｍ以下の
バイアを形成し、２５μｍ以下の金属線と空間をパター
ニングし、２５μｍ以下のオーバーレイ・レジストレー
ション精度を得ることができた。フィールドサイズは、
６．４５ｃｍ2（１インチ2）よりも大きく、焦点の深さ
は５０μｍ以上であった。
レンズを逆転させることによって、かつてない程改善し
た寸法でＰＣボード上に金属パターンを形成することが
できた。ＧＣＡ社６３００Ａ型のステッパ上に、５×の
ＺＥＩＳＳ社のレンズを逆転させ、直径２５μｍ以下の
バイアを形成し、２５μｍ以下の金属線と空間をパター
ニングし、２５μｍ以下のオーバーレイ・レジストレー
ション精度を得ることができた。フィールドサイズは、
６．４５ｃｍ2（１インチ2）よりも大きく、焦点の深さ
は５０μｍ以上であった。
【００１１】
【発明の実施の形態】図１は、ＰＣボード上にパターン
を形成するのに有用な装置の概略図である。これは、光
源１０、集光レンズ１１、マスク装置１２、映写レンズ
１３、露光装置１４を有するリソグラフィーステッパか
らなる。光源１０と集光レンズ１１は従来のものである
が、映写レンズ１３は従来のステッパ映写レンズとは違
って、６．４５ｃｍ2（１．０インチ2）を超えるフィー
ルド範囲を有し、約２５μｍを超えるフィールド深さを
有する。集光レンズ１１と映写レンズ１３の間に配置さ
れたマスク装置１２は単一シートのガラス上に位置する
多層ＰＣボードをパターニングする要する複数のマスク
１５の集合である。通常の応用においては、各マスクは
直径２．０ｃｍ（０．８インチ）のフィールドと１μｍ
の内容を有する。
を形成するのに有用な装置の概略図である。これは、光
源１０、集光レンズ１１、マスク装置１２、映写レンズ
１３、露光装置１４を有するリソグラフィーステッパか
らなる。光源１０と集光レンズ１１は従来のものである
が、映写レンズ１３は従来のステッパ映写レンズとは違
って、６．４５ｃｍ2（１．０インチ2）を超えるフィー
ルド範囲を有し、約２５μｍを超えるフィールド深さを
有する。集光レンズ１１と映写レンズ１３の間に配置さ
れたマスク装置１２は単一シートのガラス上に位置する
多層ＰＣボードをパターニングする要する複数のマスク
１５の集合である。通常の応用においては、各マスクは
直径２．０ｃｍ（０．８インチ）のフィールドと１μｍ
の内容を有する。
【００１２】上述のように映写レンズは拡大レンズであ
り、好ましくは、従来の縮小リソフラフィー映写レンズ
の方向を逆転させたものである。従って、逆転された従
来の５：１の縮小レンズは１：５の拡大レンズとなり、
１０：１のレンズは１：１０になる。
り、好ましくは、従来の縮小リソフラフィー映写レンズ
の方向を逆転させたものである。従って、逆転された従
来の５：１の縮小レンズは１：５の拡大レンズとなり、
１０：１のレンズは１：１０になる。
【００１３】露光装置１４では、従来の半導体基板の代
わりに、１２．９ｃｍ2（２インチ2）以上の面積を通常
有するＰＣボード等の比較的大きな面積のプラスチック
基板１６がある。露光装置１４は通常、各局所フィール
ドにおいて自動アライメント（位置合わせ）が可能な従
来のＸ−Ｙ往復装置を有する。基板には、逆転映写レン
ズは、通常±５０μｍの深さの深いフィールド、６．４
５ｃｍ2（１インチ2）以上で好ましくは３８．７ｃｍ2
（６インチ2）以上の大きなフィールド範囲を示し、２
５μｍ以下の精密な像を定めることが可能である。
わりに、１２．９ｃｍ2（２インチ2）以上の面積を通常
有するＰＣボード等の比較的大きな面積のプラスチック
基板１６がある。露光装置１４は通常、各局所フィール
ドにおいて自動アライメント（位置合わせ）が可能な従
来のＸ−Ｙ往復装置を有する。基板には、逆転映写レン
ズは、通常±５０μｍの深さの深いフィールド、６．４
５ｃｍ2（１インチ2）以上で好ましくは３８．７ｃｍ2
（６インチ2）以上の大きなフィールド範囲を示し、２
５μｍ以下の精密な像を定めることが可能である。
【００１４】好ましい実施例において、ステッパは、Ｇ
ＣＡ社６３００Ａ型のような従来のリソグラフィーステ
ッパを修正したものある。その主な修正は、従来の５：
１の映写レンズを逆転したことである。レンズから像平
面への距離は拡大率を定め、この場合は５×である。焦
点は、物体（フォトマスク）平面によってレンズ距離に
制御される。この物体平面は、像平面と平行に維持され
ねばならない。焦点、チップ、チルト（傾斜）は、球面
チップを装備した３つの予め較正された圧電アクティベ
ータ（活性化器）（Ｐｏｌｙｔｅｃ社 Ｐｌ Ｐ−８４
１．６０ ＬＶＰＺ型）上にフォトマスクホルダーを支
持させることによって調節、維持される。
ＣＡ社６３００Ａ型のような従来のリソグラフィーステ
ッパを修正したものある。その主な修正は、従来の５：
１の映写レンズを逆転したことである。レンズから像平
面への距離は拡大率を定め、この場合は５×である。焦
点は、物体（フォトマスク）平面によってレンズ距離に
制御される。この物体平面は、像平面と平行に維持され
ねばならない。焦点、チップ、チルト（傾斜）は、球面
チップを装備した３つの予め較正された圧電アクティベ
ータ（活性化器）（Ｐｏｌｙｔｅｃ社 Ｐｌ Ｐ−８４
１．６０ ＬＶＰＺ型）上にフォトマスクホルダーを支
持させることによって調節、維持される。
【００１５】さらに、大きな露光フィールドを実現する
ため、新しい集光レンズを提供する。元の装備では、照
射源からの光は光ファイバ束によって集められ、統合さ
れる。このことは変えないが、使用可能領域に均一に照
射するため、テレセントリック集光系をランバートラジ
エーター（放射器）を有するように挿入する。
ため、新しい集光レンズを提供する。元の装備では、照
射源からの光は光ファイバ束によって集められ、統合さ
れる。このことは変えないが、使用可能領域に均一に照
射するため、テレセントリック集光系をランバートラジ
エーター（放射器）を有するように挿入する。
【００１６】図２は、ＰＣボード上に精密な金属パター
ンを形成する方法の好ましい実施例のステップを示すブ
ロック流れ図である。
ンを形成する方法の好ましい実施例のステップを示すブ
ロック流れ図である。
【００１７】図２のブロックＡに示すように、第１のス
テップは、少なくとも１：２の比、好ましくは１：５の
比の拡大レンズを有するリソグラフィーステッパを用意
する。この拡大レンズは、１：１０のように大きくとも
よい。このステップは、従来の縮小映写レンズを有する
従来のリソグラフィーステップを用意し、このレンズを
逆転させることにより、最も経済的に達成することがで
きる。この従来のステップは、マスクを保持するステッ
プ可能マスク装置と、及び基板を保持するステップ・ア
ンド・リピート露光装置を有する。
テップは、少なくとも１：２の比、好ましくは１：５の
比の拡大レンズを有するリソグラフィーステッパを用意
する。この拡大レンズは、１：１０のように大きくとも
よい。このステップは、従来の縮小映写レンズを有する
従来のリソグラフィーステップを用意し、このレンズを
逆転させることにより、最も経済的に達成することがで
きる。この従来のステップは、マスクを保持するステッ
プ可能マスク装置と、及び基板を保持するステップ・ア
ンド・リピート露光装置を有する。
【００１８】次のステップ（ブロックＢ）は、所望のパ
ターンに基板を露光させるためのパターン化された引き
伸ばし可能マスクを用意するステップである。好ましく
は、マスクは、単一のガラスシート上の複数のマスク集
合の１つである。このマスクは、ステッパのマスク装置
に配置される。このマスク集合は、クロム蒸着ガラス上
にＥビームリソグラフィーによって定められる。
ターンに基板を露光させるためのパターン化された引き
伸ばし可能マスクを用意するステップである。好ましく
は、マスクは、単一のガラスシート上の複数のマスク集
合の１つである。このマスクは、ステッパのマスク装置
に配置される。このマスク集合は、クロム蒸着ガラス上
にＥビームリソグラフィーによって定められる。
【００１９】ブロックＣに示した第３のステップは、露
光装置にてフォトレジスト被覆されたＰＣボード基板を
配置するステップである。この基板は、金属層（通常、
厚さ５μｍの銅被膜）を有し、これは、真空蒸着又は非
電気的メッキにより被膜（コーティング）される。この
フォトレジストは、スピニング、ディップ、スプレーコ
ートで被膜するＨｏｅｃｈｓｔ社のセラネーゼ ＡＺ４
６２０等の従来のフォトレジストである。
光装置にてフォトレジスト被覆されたＰＣボード基板を
配置するステップである。この基板は、金属層（通常、
厚さ５μｍの銅被膜）を有し、これは、真空蒸着又は非
電気的メッキにより被膜（コーティング）される。この
フォトレジストは、スピニング、ディップ、スプレーコ
ートで被膜するＨｏｅｃｈｓｔ社のセラネーゼ ＡＺ４
６２０等の従来のフォトレジストである。
【００２０】次のステップ（ブロックＤ）は、マスク及
び拡大映写レンズを通ってレジスト被膜基板を露光する
ステップである。最終ステップ（ブロックＥ）は、露光
されたレジストを現像するステップである。通常、現像
されたレジストは、下の金属層をエッチバックやプレー
トアップ等によって所望のパターンへと形成するために
マスクとして用いられる。
び拡大映写レンズを通ってレジスト被膜基板を露光する
ステップである。最終ステップ（ブロックＥ）は、露光
されたレジストを現像するステップである。通常、現像
されたレジストは、下の金属層をエッチバックやプレー
トアップ等によって所望のパターンへと形成するために
マスクとして用いられる。
【００２１】図３は、図２のプロセスにより作られた表
面にパターン化金属被膜有する部分ＰＣボードの図であ
る。このパターンは、結合パッドの配列を有する集積回
路を受けるように設計されている。具体的にはこのパタ
ーンは、各々が通常直径７６μｍ（３ミル）以下の最大
寸法を有する捕獲パッド３１の配列を、結合パッドの配
列を受けるために有する。また、パターンは、各々が幅
２５μｍ以下である複数のリード線３２を、捕獲パッド
から又はこれへと導くために有する。通常の例では、捕
獲パッド３１は四角形の格子上で３５０μｍお互い離さ
れている。リード線３２は、四角形の外縁まで延び、こ
の外縁を廻って２０μｍ空けられて接点３３を形成す
る。
面にパターン化金属被膜有する部分ＰＣボードの図であ
る。このパターンは、結合パッドの配列を有する集積回
路を受けるように設計されている。具体的にはこのパタ
ーンは、各々が通常直径７６μｍ（３ミル）以下の最大
寸法を有する捕獲パッド３１の配列を、結合パッドの配
列を受けるために有する。また、パターンは、各々が幅
２５μｍ以下である複数のリード線３２を、捕獲パッド
から又はこれへと導くために有する。通常の例では、捕
獲パッド３１は四角形の格子上で３５０μｍお互い離さ
れている。リード線３２は、四角形の外縁まで延び、こ
の外縁を廻って２０μｍ空けられて接点３３を形成す
る。
【００２２】代わりに、図１の装置は、絶縁層状に精密
なパターンを形成するのに用いることができる。この絶
縁層は、ポリイミドやエポキシ等の光学的に定める（区
画する）ことができる絶縁材であるとよい。このプロセ
スは、この光で区画可能な絶縁材をＰＣボード等のプラ
スチック製基板上にし、図１の装置を用いてこの絶縁材
上にパターンを露光するステップを伴う。このプロセス
の特に有用な応用例として、絶縁材に小さなバイア（直
径７６μｍ（３ミル）以下）を作ることがある。
なパターンを形成するのに用いることができる。この絶
縁層は、ポリイミドやエポキシ等の光学的に定める（区
画する）ことができる絶縁材であるとよい。このプロセ
スは、この光で区画可能な絶縁材をＰＣボード等のプラ
スチック製基板上にし、図１の装置を用いてこの絶縁材
上にパターンを露光するステップを伴う。このプロセス
の特に有用な応用例として、絶縁材に小さなバイア（直
径７６μｍ（３ミル）以下）を作ることがある。
【００２３】本発明の好ましい使用形態においては、Ｐ
Ｃボード基板上への精密なパターン化された絶縁材及び
精密にパターン化された金属の連続的な層を形成し、こ
こで、集積回路等と多層相互接続するためのパターン化
された小さなバイア及び精密なパターン化されたリード
線を用いる。
Ｃボード基板上への精密なパターン化された絶縁材及び
精密にパターン化された金属の連続的な層を形成し、こ
こで、集積回路等と多層相互接続するためのパターン化
された小さなバイア及び精密なパターン化されたリード
線を用いる。
【００２４】図４は、フリップチップをＰＣボード上に
取り付けた集積回路を製造するプロセスの好ましい実施
例の断面図である。主表面上に接触パッド４１の配列を
有する集積回路４０は、ＩＣ接触パッドを受けるための
対応する金属捕獲パッド４３の配列を有するＰＣボード
基板４２上にフリップチップ取り付けされる。ハンダに
より、接触パッドと捕獲パッドを、導通するように接続
する。ボード上のリード線４５は、マイクロバイア４４
を通って捕獲パッド４３へと延びる。このリード線４５
は、バイア４６を通って、下の回路ボードメタライゼー
ション４７へと電気的に接続する。本発明により、捕獲
パッドは７６μｍ（３ミル）以下の最大寸法しか有さ
ず、リード線は２５μｍ以下であり、バイア及びマイク
ロバイアは７６μｍ（３ミル）以下の最大寸法しか有さ
ないでよくなる。結果として、ＩＣを捕獲するために要
する面積を相当に減らすことができる。さらに、図に示
したような素子は、効率的に、かつコンパクトにＩＣを
パッケージ化することができる。回路ボードの第２層４
８がチップ４０の周囲を囲むので、従来のＤＩＰパッケ
ージに代わって効果的に用いることができる。
取り付けた集積回路を製造するプロセスの好ましい実施
例の断面図である。主表面上に接触パッド４１の配列を
有する集積回路４０は、ＩＣ接触パッドを受けるための
対応する金属捕獲パッド４３の配列を有するＰＣボード
基板４２上にフリップチップ取り付けされる。ハンダに
より、接触パッドと捕獲パッドを、導通するように接続
する。ボード上のリード線４５は、マイクロバイア４４
を通って捕獲パッド４３へと延びる。このリード線４５
は、バイア４６を通って、下の回路ボードメタライゼー
ション４７へと電気的に接続する。本発明により、捕獲
パッドは７６μｍ（３ミル）以下の最大寸法しか有さ
ず、リード線は２５μｍ以下であり、バイア及びマイク
ロバイアは７６μｍ（３ミル）以下の最大寸法しか有さ
ないでよくなる。結果として、ＩＣを捕獲するために要
する面積を相当に減らすことができる。さらに、図に示
したような素子は、効率的に、かつコンパクトにＩＣを
パッケージ化することができる。回路ボードの第２層４
８がチップ４０の周囲を囲むので、従来のＤＩＰパッケ
ージに代わって効果的に用いることができる。
【００２５】図５には、図４に示したタイプの典型的な
デバイスのパターンの図である。これは、図４を下から
見た図として考えるとよく、下に、チップ領域５０から
メタライゼーションバンプ４７へとリード線４５が延び
ている。
デバイスのパターンの図である。これは、図４を下から
見た図として考えるとよく、下に、チップ領域５０から
メタライゼーションバンプ４７へとリード線４５が延び
ている。
【００２６】代わりに、幾つかのＩＣを単一のＰＣボー
ド（例えば、５．１ｃｍ×７．６ｃｍ（２インチ×３イ
ンチ）のボード）上に同様にフリップチップ取り付けで
き、精密なリード線により相互接続し、大いにコンパク
トな多チップ回路を形成することができる。
ド（例えば、５．１ｃｍ×７．６ｃｍ（２インチ×３イ
ンチ）のボード）上に同様にフリップチップ取り付けで
き、精密なリード線により相互接続し、大いにコンパク
トな多チップ回路を形成することができる。
【００２７】具体的な例としては、５×のＺＥＩＳＳ社
レンズをＧＣＡ社６３００Ａ型ステッパ上に逆転させ、
５×の拡大ステッパを得た。この修正した装置を用い
て、焦点深度が７５μｍのプリント回路ボード上の直径
１０．１ｃｍ（４インチ）の大きさのフィールドに、
７．５μｍのバイア、５μｍの線、空間の金属パターン
を形成することができた。フィールドからフィールドへ
の局所アライメントは、現存するレーザー干渉計制御の
ｘ−ｙステージを用いて０．２５μｍにアライメントさ
せることができた。大きなパネル上への全体パターンの
いかなるディストーション（歪曲）も局所アライメント
により補償できた。マスクは、直径２．０ｃｍ（０．８
インチ）であり、同一のマスク上に複数のマスクパター
ンを形成することが可能である。
レンズをＧＣＡ社６３００Ａ型ステッパ上に逆転させ、
５×の拡大ステッパを得た。この修正した装置を用い
て、焦点深度が７５μｍのプリント回路ボード上の直径
１０．１ｃｍ（４インチ）の大きさのフィールドに、
７．５μｍのバイア、５μｍの線、空間の金属パターン
を形成することができた。フィールドからフィールドへ
の局所アライメントは、現存するレーザー干渉計制御の
ｘ−ｙステージを用いて０．２５μｍにアライメントさ
せることができた。大きなパネル上への全体パターンの
いかなるディストーション（歪曲）も局所アライメント
により補償できた。マスクは、直径２．０ｃｍ（０．８
インチ）であり、同一のマスク上に複数のマスクパター
ンを形成することが可能である。
【００２８】この特定のステッパとレンズは、集積回路
を製造するために小さなフィールド及び高解像度を有す
る１０年前に設計されたものである。映写レンズを逆転
させることによって、この半ば廃れたステッパを用いて
ＰＣボード上に未だ報告されていないほどに精密な寸法
を有するバイア、線、スペースを形成することができ
た。
を製造するために小さなフィールド及び高解像度を有す
る１０年前に設計されたものである。映写レンズを逆転
させることによって、この半ば廃れたステッパを用いて
ＰＣボード上に未だ報告されていないほどに精密な寸法
を有するバイア、線、スペースを形成することができ
た。
【００２９】
【発明の効果】以上述べたように、本発明により、従来
のリソグラフィーステッパと逆転した映写レンズを用い
て、金属又は絶縁材の精密パターンをプリント回路ボー
ドに形成することができる。この逆転映写レンズは、減
少レンズではなく拡大レンズとして機能し、ＰＣボード
の平坦性の変位を収容するのに十分な大きな深さの焦点
を示す。この逆転レンズは、マスクで要される像の大き
さを減らし、単一のガラスで複数のマスク水準を組み合
わせることができる。これにより、マスク集合のコスト
を減らし、ＰＣボードに用いられた従来のマイラーマス
クよりも精密で寸法安定性がよい小さなガラスマスクを
用いることを可能にする。時代遅れとなる程旧型のステ
ッパ上で映写レンズを逆転させることによって、かつて
ない程精密な寸法でＰＣボード上に金属パターンを形成
することができた。ＧＣＡ社６３００Ａ型のステッパ上
に、５×のＺＥＩＳＳ社のレンズを逆転させ、直径２５
μｍ以下のバイアを形成し、２５μｍ以下の金属線と空
間をパターン化し、２５μｍ以下のオーバーレイ・レジ
ストレーション精度を得ることができた。フィールドサ
イズは、６．４５ｃｍ2（１インチ2）よりも大きく、焦
点の深さは５０μｍ以上と大きくすることができた。
のリソグラフィーステッパと逆転した映写レンズを用い
て、金属又は絶縁材の精密パターンをプリント回路ボー
ドに形成することができる。この逆転映写レンズは、減
少レンズではなく拡大レンズとして機能し、ＰＣボード
の平坦性の変位を収容するのに十分な大きな深さの焦点
を示す。この逆転レンズは、マスクで要される像の大き
さを減らし、単一のガラスで複数のマスク水準を組み合
わせることができる。これにより、マスク集合のコスト
を減らし、ＰＣボードに用いられた従来のマイラーマス
クよりも精密で寸法安定性がよい小さなガラスマスクを
用いることを可能にする。時代遅れとなる程旧型のステ
ッパ上で映写レンズを逆転させることによって、かつて
ない程精密な寸法でＰＣボード上に金属パターンを形成
することができた。ＧＣＡ社６３００Ａ型のステッパ上
に、５×のＺＥＩＳＳ社のレンズを逆転させ、直径２５
μｍ以下のバイアを形成し、２５μｍ以下の金属線と空
間をパターン化し、２５μｍ以下のオーバーレイ・レジ
ストレーション精度を得ることができた。フィールドサ
イズは、６．４５ｃｍ2（１インチ2）よりも大きく、焦
点の深さは５０μｍ以上と大きくすることができた。
【図１】ＰＣボード上にパターンを形成するのに有用な
装置の概略図である。
装置の概略図である。
【図２】図１の装置を用いて金属パターンを形成するス
テップを示すブロック流れ図である。
テップを示すブロック流れ図である。
【図３】図２のプロセスによって作られるＰＣボードデ
バイスである。
バイスである。
【図４】図１の装置を用いて絶縁層及び金属層の双方が
パターニングされた代替実施例のＰＣボードである。
パターニングされた代替実施例のＰＣボードである。
【図５】図４のＰＣボード上に取り付けられた集積回路
フリップチップである。
フリップチップである。
９ リソフラフィーステッパ １０ 光源 １１ 集光レンズ １２ マスク装置 １３ 映写レンズ １４ 露光装置 １５ マスク １６ プラスチック基板 Ａ 拡大映写レンズを有するリソグラフィーステッパを
用意する Ｂ ステッパのマスク装置にてパターン化されたマスク
を配置する Ｃ ステッパの露光装置にてレジスト被膜されたＰＣボ
ード基板を配置する Ｄ マスク及び映写レンズを通ってレジスト被膜基板を
露光する Ｅ 露光されたレジストを現像する ３１ 捕獲パッド ３２ リード線 ３３ 接点 ４０ 集積回路 ４１ 接触パッド ４２ ＰＣボード基板 ４３ 補足パッド ４４ マイクロバイア ４５ リード線 ４６ バイア ４７ メタライゼーションバンプ ４８ 回路基板第２層 ５０ チップ領域
用意する Ｂ ステッパのマスク装置にてパターン化されたマスク
を配置する Ｃ ステッパの露光装置にてレジスト被膜されたＰＣボ
ード基板を配置する Ｄ マスク及び映写レンズを通ってレジスト被膜基板を
露光する Ｅ 露光されたレジストを現像する ３１ 捕獲パッド ３２ リード線 ３３ 接点 ４０ 集積回路 ４１ 接触パッド ４２ ＰＣボード基板 ４３ 補足パッド ４４ マイクロバイア ４５ リード線 ４６ バイア ４７ メタライゼーションバンプ ４８ 回路基板第２層 ５０ チップ領域
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊ ｅｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ビュン ジョーン ハン 大韓民国、ソウル、ソンパ−グ、バンギ −ドン、オリンピック アパートメント 125−502 (72)発明者 モーリーン イー ラウ アメリカ合衆国、07059 ニュージャー ジー、ウォレン、スネイダー ロード ３ (72)発明者 ロバート ティ．スクルトン アメリカ合衆国、03870 ニューハンプ シャー、ライ、ハンターズ ラン 10 (72)発明者 キン リエン タイ アメリカ合衆国、07922 ニュージャー ジー、バークレー ハイツ、ハイランド サークル 95 (56)参考文献 特開 平２−72362（ＪＰ，Ａ) 特開 平７−297106（ＪＰ，Ａ) 特開 平６−349873（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/20 - 7/24
Claims (6)
- 【請求項１】 プリント回路ボード上に精密パターンを
形成する方法であって、 ａ）光源（１０）、マスク装置（１２）、映写レンズ
（１３）及び露光装置（１４）を有するリソグラフィー
ステッパを用意するステップと、 この映写レンズは、少なくとも２５μｍのフィールド深
さ及び少なくとも６．４５ｃｍ２のフィールド範囲を有
する、従来のリソグラフィーステッパと逆転した映写レ
ンズからなる拡大レンズからなり、 ｂ）前記マスク装置（１２）において、所望パターンの
マスク（１５）を配置するステップと、 ｃ）前記露光装置（１４）に、１２．９ｃｍ２ 以上の
面積を有する感光性物質の被膜を有する主表面を有する
プリント回路ボードを配置するステップと、 ｄ）この感光性物質を、前記マスク（１５）及び前記映
写レンズ（１３）を通り抜ける前記光源（１０）からの
光に露光させるステップと、 この光は、２５μｍ以下の寸法を有する線及びスペー
ス、又は直径７６μｍ以下の開口からなるパターンをプ
リント回路ボード上に形成し、 ｅ）この露光されたパターンを前記プリント回路ボード
上に現像するステップとからなることを特徴とするプリ
ント回路ボードの精密パターン形成方法。 - 【請求項２】 前記プリント回路ボードは、前記主表面
上に金属被膜を有し、 前記感光性物質の被膜は、フォトレジストの被膜からな
り、 前記露光パターンは、前記フォトレジストを現像するこ
と、及び前記金属層をエッチバック又はプレートアップ
により前記パターンへと形成されることを特徴とする請
求項１記載の方法。 - 【請求項３】 前記プリント回路ボードは、前記主表面
上に光で区画可能な絶縁材製の被膜を有することを特徴
とする請求項１記載の方法。 - 【請求項４】 光源（１０）、マスク装置（１２）、映
写レンズ（１３）及び露光装置（１４）を有するリソグ
ラフィーステッパ装置において、 前記映写レンズ（１３）を、従来のリソグラフィーステ
ッパと逆転した映写レンズからなる拡大レンズにするこ
とにより、２５μｍ以上のフィールド深さ及び６．４５
ｃｍ２を超えるフィールド範囲を有し、２５μｍ以下の
線及びスペースからなるパターンをプリント回路ボード
上に形成することを特徴とするリソグラフィーステッパ
装置。 - 【請求項５】 前記拡大レンズ（１３）は、１：２ない
し１：１０の範囲の拡大率であることを特徴とする請求
項４記載のリソグラフィーステッパ装置。 - 【請求項６】 前記拡大レンズ（１３）は、１：５の範
囲の拡大率であることを特徴とする請求項４記載のリソ
グラフィーステッパ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US586347 | 1996-01-16 | ||
| US08/586,347 US5834160A (en) | 1996-01-16 | 1996-01-16 | Method and apparatus for forming fine patterns on printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09197678A JPH09197678A (ja) | 1997-07-31 |
| JP3280259B2 true JP3280259B2 (ja) | 2002-04-30 |
Family
ID=24345372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00428497A Expired - Fee Related JP3280259B2 (ja) | 1996-01-16 | 1997-01-14 | プリント回路ボードパターン形成方法及びリソグラフィーステッパ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5834160A (ja) |
| EP (1) | EP0785471B1 (ja) |
| JP (1) | JP3280259B2 (ja) |
| DE (1) | DE69715056T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19757074A1 (de) * | 1997-12-20 | 1999-06-24 | Zeiss Carl Fa | Projektionsbelichtungsanlage und Belichtungsverfahren |
| US6383720B1 (en) * | 1998-08-18 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing fine pattern and printed circuit board manufactured with this method |
| US6246706B1 (en) | 1999-05-27 | 2001-06-12 | Spectra Physics Lasers, Inc. | Laser writing method and apparatus |
| US6373565B1 (en) | 1999-05-27 | 2002-04-16 | Spectra Physics Lasers, Inc. | Method and apparatus to detect a flaw in a surface of an article |
| US6421573B1 (en) * | 1999-05-27 | 2002-07-16 | Spectra Physics Lasers, Inc. | Quasi-continuous wave lithography apparatus and method |
| US6822978B2 (en) * | 1999-05-27 | 2004-11-23 | Spectra Physics, Inc. | Remote UV laser system and methods of use |
| US6734387B2 (en) | 1999-05-27 | 2004-05-11 | Spectra Physics Lasers, Inc. | Method and apparatus for micro-machining of articles that include polymeric materials |
| US7446030B2 (en) | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
| US7695644B2 (en) | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
| AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
| US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
| US6414884B1 (en) | 2000-02-04 | 2002-07-02 | Lucent Technologies Inc. | Method and apparatus for securing electronic circuits |
| US6407341B1 (en) | 2000-04-25 | 2002-06-18 | International Business Machines Corporation | Conductive substructures of a multilayered laminate |
| US6518516B2 (en) | 2000-04-25 | 2003-02-11 | International Business Machines Corporation | Multilayered laminate |
| WO2001098838A2 (en) * | 2000-06-22 | 2001-12-27 | Koninklijke Philips Electronics N.V. | Method of forming optical images, mask for use in this method, method of manufacturing a device using this method, and apparatus for carrying out this method |
| SG103303A1 (en) * | 2000-07-07 | 2004-04-29 | Nikon Corp | Exposure apparatus, surface position adjustment unit, mask, and device manufacturing method |
| US7923844B2 (en) | 2005-11-22 | 2011-04-12 | Shocking Technologies, Inc. | Semiconductor devices including voltage switchable materials for over-voltage protection |
| US7981325B2 (en) | 2006-07-29 | 2011-07-19 | Shocking Technologies, Inc. | Electronic device for voltage switchable dielectric material having high aspect ratio particles |
| US7872251B2 (en) | 2006-09-24 | 2011-01-18 | Shocking Technologies, Inc. | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
| US7793236B2 (en) | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
| US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
| US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
| JP2012504870A (ja) | 2008-09-30 | 2012-02-23 | ショッキング テクノロジーズ インコーポレイテッド | 導電コアシェル粒子を含有する電圧で切替可能な誘電体材料 |
| US9208931B2 (en) | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
| US8362871B2 (en) | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
| US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
| US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
| US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
| EP2412212A1 (en) | 2009-03-26 | 2012-02-01 | Shocking Technologies Inc | Components having voltage switchable dielectric materials |
| US9053844B2 (en) | 2009-09-09 | 2015-06-09 | Littelfuse, Inc. | Geometric configuration or alignment of protective material in a gap structure for electrical devices |
| US9320135B2 (en) | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
| US9224728B2 (en) | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
| US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
| US8885357B2 (en) * | 2012-01-06 | 2014-11-11 | Cray Inc. | Printed circuit board with reduced cross-talk |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4387970A (en) * | 1980-03-24 | 1983-06-14 | Xerox Corporation | Projection lens assembly |
| US4346987A (en) * | 1980-07-18 | 1982-08-31 | Xerox Corporation | Printed circuit board projection imaging system |
| US4702994A (en) * | 1984-10-01 | 1987-10-27 | W. R. Grace & Co. | Projection imaged relief printing plates |
| JPH0821531B2 (ja) * | 1986-08-29 | 1996-03-04 | 株式会社ニコン | 投影光学装置 |
| CA2075026A1 (en) * | 1991-08-08 | 1993-02-09 | William E. Nelson | Method and apparatus for patterning an imaging member |
-
1996
- 1996-01-16 US US08/586,347 patent/US5834160A/en not_active Expired - Lifetime
-
1997
- 1997-01-14 JP JP00428497A patent/JP3280259B2/ja not_active Expired - Fee Related
- 1997-01-14 DE DE69715056T patent/DE69715056T2/de not_active Expired - Lifetime
- 1997-01-14 EP EP97300176A patent/EP0785471B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0785471B1 (en) | 2002-09-04 |
| DE69715056T2 (de) | 2003-05-22 |
| EP0785471A3 (en) | 1999-03-31 |
| JPH09197678A (ja) | 1997-07-31 |
| DE69715056D1 (de) | 2002-10-10 |
| EP0785471A2 (en) | 1997-07-23 |
| US5834160A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280259B2 (ja) | プリント回路ボードパターン形成方法及びリソグラフィーステッパ装置 | |
| US5716759A (en) | Method and apparatus for producing integrated circuit devices | |
| TW457602B (en) | Flip chip metallization | |
| US5989994A (en) | Method for producing contact structures | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JP2003186173A (ja) | パターン形成方法 | |
| US5985764A (en) | Layer independent alignment system | |
| US6171946B1 (en) | Pattern formation method for multi-layered electronic components | |
| JPH06216479A (ja) | プリント回路基板とその製造方法 | |
| JP3908610B2 (ja) | 多層配線基板の製造方法 | |
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| US20020009676A1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| Liu et al. | Via-in-trench: A revolutionary panel-based package rdl configuration capable of 200-450 io/mm/layer, an innovation for more-than-moore system integration | |
| JP2001210540A (ja) | 電磁コイルの製造方法、それを用いた荷電粒子線露光装置並びに半導体デバイスの製造方法 | |
| Liu et al. | Low cost panel-based 1-2 micron RDL technologies with lower resistance than Si BEOL for large packages | |
| US20040032931A1 (en) | X-ray alignment system for fabricaing electronic chips | |
| US7862987B2 (en) | Method for forming an electrical structure comprising multiple photosensitive materials | |
| KR100353311B1 (ko) | 전기적으로 절연된 지지물 상에 적어도 2개의 배선레벨을 형성하는 방법 | |
| JPH08186361A (ja) | はんだレジスト及びその形成方法並びにはんだ供給方法 | |
| Shaw | Overview of polymers for electronic and photonic applications | |
| EP0593199B1 (en) | Method and apparatus for fabricating a metal interconnection pattern for an integrated circuit module | |
| JP2002527914A (ja) | 可撓性回路応用例の製造方法 | |
| JP2000181074A (ja) | 感光層の露光方法 | |
| JPS61212844A (ja) | Ｘ線露光用マスク | |
| JPS59113622A (ja) | ステツプアンドリピ−ト方式露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |