DE69715056T2 - Verfahren und Gerät zur Erzeugung feiner Muster auf Leiterplatten - Google Patents
Verfahren und Gerät zur Erzeugung feiner Muster auf LeiterplattenInfo
- Publication number
- DE69715056T2 DE69715056T2 DE69715056T DE69715056T DE69715056T2 DE 69715056 T2 DE69715056 T2 DE 69715056T2 DE 69715056 T DE69715056 T DE 69715056T DE 69715056 T DE69715056 T DE 69715056T DE 69715056 T2 DE69715056 T2 DE 69715056T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- lens
- mask
- magnifying lens
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 3
- 229910001111 Fine metal Inorganic materials 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229920002799 BoPET Polymers 0.000 description 4
- 239000005041 Mylar™ Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005286 illumination Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920013683 Celanese Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70241—Optical aspects of refractive lens systems, i.e. comprising only refractive elements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
- Die vorliegende Erfindung betrifft Verfahren und Vorrichtungen zum Ausbilden feiner Metall- oder Isolierschichtmuster auf einer Leiterplatte.
- Eine laminierte Leiterplatte ist das Substrat der Wahl, um die Komponenten elektronischer Systeme zu tragen und miteinander zu verbinden. Wenngleich die Leiterplatte anfänglich dazu verwendet wurde, Komponenten mit konzentrierten Parametern, wie etwa Widerstände, Kondensatoren und Induktionsspulen, miteinander zu verbinden, wird sie heute dazu Verwendet, zahlreiche integrierte Schaltungen miteinander zu verbinden.
- Der herkömmliche Ansatz bei der Strukturierung von Leiterplatten ist die Abstandsbelichtung. Großflächige Leiterplatten (in der Regel 45,7 cm · 61,0 cm (18" mal 24")) werden mit Metall und Fotoresist beschichtet. Genauso große 1 : 1-Mylar-Masken werden fast in Kontakt mit den Leiterplatten positioniert, und der Fotoresist wird durch die Mylar-Masken belichtet. Der Fotoresist wird entwickelt und als Ätzmaske zum Kopieren der gewünschten Struktur auf das Metall verwendet. Komplexe Schaltungen kann man aufbauen, indem mehrere Schichten aus Metall, die durch isolierende Schichten getrennt sind, strukturiert werden, und die Verbindung zwischen den verschiedenen geschichteten Strukturen kann man durch Bohren und Metallisierung der Bohrlöcher zur Ausbildung leitender Durchgangslöcher bewirken. Die Überdeckungsregistrierung weist in der Regel eine Präzision von ± 1,78 · 10&supmin;&sup4; m (7 Tausendstel Zoll) für 45,7 cm · 61,0 cm (18" · 24") große Platten und ± 1,02 · 10&supmin;&sup4; m (4 Tausendstel Zoll) für kleinere Platten auf. Ein typischer Leiterplattenhersteller kann Linienbreiten von 1,27 · 10&supmin;&sup4; m (5 Tausendstel Zoll), Bohrlöcher von 2,03 · 10&supmin;&sup4; m (8 Tausendstel Zoll) und 16 Tausendstel Zoll große Einfanginseln erzielen.
- Wenngleich diese herkömmliche Leiterplattentechnologie ein preiswertes Verbindungsmedium für viele elektronische Produkte bereitgestellt hat, gibt es, da integrierte Schaltungen kleiner und komplexer geworden sind, einen zunehmenden Druck, feinere Metallverbindungsstrukturen und kleinere Durchgangslöcher bereitzustellen. So weisen beispielsweise die neuesten VLSI-Chips über 600 E/O-Inseln auf, und Chips mit 1000 E/O-Inseln sind in der Entwicklung. Herkömmliches Drahtbonden zwischen dem Chip und der Platine erfordert Chipumfänge, die größer sind, als sie von der Schaltung selber benötigt werden. Ein zunehmend feinerer Anschlußleitungsabstand ist auf der Platine erforderlich, um den Baustein auf einer vernünftigen Größe zu halten.
- Ein Ansatz zum Reduzieren der für die Verbindung erforderlichen Fläche ist der Flip-Chip- Verbindungsprozeß. Beim Flip-Chip-Ansatz weist die integrierte Schaltung ein Array aus Bondinseln auf und wird auf ein entsprechendes Array von E/O-Einfanginseln auf der Platine flip-chip-gelötet. Die Leiterplatte bildet das Array von Einfanginseln auf ein größeres Array von Lötinseln auf der gegenüberliegenden Seite der Platine ab. Wenngleich durch diesen Ansatz die Probleme von Insel-begrenzten IS und Bausteinen mit einem feinen Anschlußleitungsabstand überwunden werden könnten, kann die standardmäßige Leiterplattentechnologie die für die feinen Arrays von Einfanginseln, Lötinseln und kleinen Durchgangslöchern erforderlichen feinen Metallstrukturen nicht unterstützen.
- Die Notwendigkeit nach feinen Linienstrukturen einschließlich kleiner Durchgangslöcher wird durch den zunehmenden Bedarf an tragbaren elektronischen Produkten weiter betont. Kleine Leiterplatten (5,08 cm · 7,62 cm (2" · 3")) sind sehr gefragt. Die Fläche auf derartigen Platinen wird zu einer ernsthaften Einschränkung, und es werden kleine Durchgangslöcher und feine Linienstrukturen benötigt.
- Die weitere Verfeinerung der herkömmlichen Leiterplattentechnologie wird den Bedarf nach feinen Strukturen und kleinen Durchgangslöchern wahrscheinlich nicht decken. Die 1 : 1-Abstandslithographiewerkzeuge und Mylar-Maskentechniken in der vollen Größe sind scheinbar nicht in der Lage, Durchgangslöcher und Linien im Bereich unter einem Tausendstel Zoll zu erzielen. Zudem ist die kleinste Einfanginselgröße auch durch die Überdeckungsregistrierungsgenauigkeit begrenzt. Die beste Überdeckungsgenauigkeit, die von fortgeschritteneren Verkäufern versprochen wird, beträgt ± 5,08 · 10&supmin;&sup5; m (2 Tausendstel Zoll), was die beste Durchgangslocheinfanginsel, die von den Vorreitern in der Industrie angeboten wird, auf 1,27 · 10&supmin;&sup4; m - 2,03 · 10&supmin;&sup4; m (5-8 Tausendstel Zoll) begrenzt.
- Die bei der Herstellung integrierter Schaltungen verwendeten Techniken und Werkzeuge können zudem nicht auf großflächige Leiterplattensubstrate angewendet werden, die oftmals erheblich von der Planarität abweichen. Integrierte Schaltungen werden in der Regel über winzigen, stark planaren Bereichen aus Silizium strukturiert, wobei lithographische Stepper, kleine Glasmasken (in der Regel 10 cm · 10 cm) und eine 5 : 1- Verkleinerungsprojektionslinse verwendet werden. Das Maskenbild kann mit Merkmalen in Submikrometerbereich auf den Si-Wafer projiziert werden. Die Schärfentiefe beträgt jedoch zwei Mikrometer oder weniger, und die Feldgröße beträgt in der Regel 2 cm · 2 cm. Dieser Ansatz ist für typische großflächige Leiterplatten nicht sinnvoll, da die Schaltungsgrößen in der Regel die Feldgröße von 2 cm · 2 cm weit übersteigen und aufgrund der Planaritätsabweichung der Leiterplatten von 10-25 um. Dementsprechend besteht ein Bedarf an neuen Verfahren und Werkzeugen zum Ausbilden kleiner Durchgangslöcher und feiner Metallstrukturen auf Leiterplatten.
- Feine Strukturen aus Metall oder Isolator können auf einer Leiterplatte durch ein Verfahren wie in Anspruch 1 dargelegt unter Verwendung von herkömmlichen lithographischen Steppern mit invertierten Projektionslinsen (wie in Anspruch 4 dargelegt) ausgebildet werden. Es werden elektronische Bauelemente wie in Anspruch 8 dargelegt hergestellt. Die invertierten Projektionslinsen wirken wie Vergrößerungslinsen anstatt als Verkleinerungslinsen und zeigen eine große Schärfentiefe, die ausreicht, die Abweichungen der Leiterplatte von der Planarität zu berücksichtigen. Die invertierte Linse reduziert die Größe des bei der Maske benötigten Bilds, wodurch auf einem einzelnen Glas mehrere Maskenhöhen kombiniert werden können. Dies reduziert die Kosten des Maskensatzes und gestattet die Verwendung kleinerer Glasmasken mit größerer Genauigkeit und Abmessungsstabilität als die herkömmlichen Mylar- Masken, die für Leiterplatten verwendet werden.
- Durch Invertieren der Projektionslinsen auf fast veralteten Steppern waren die Anmelder in der Lage, auf einer Leiterplatte Metallstrukturen mit einer Abmessung auszubilden, die feiner war als bisher berichtet. Durch Invertieren einer ZEISS-Linse mit 5facher Vergrößerung auf einem Stepper GCA 6300A konnten die Anmelder Durchgangslöcher mit einem Durchmesser von unter 25 um ausbilden, Metallinien und Räume von weniger als 25 um strukturieren und eine Überdeckungsregistrierungsgenauigkeit von unter 25 um erhalten. Die Feldgröße lag über 1 in², und die Schärfentiefe lag über 50 um.
- In den Zeichnungen zeigen:
- Fig. 1 ein Schemadiagramm einer Vorrichtung, die sich zum Bilden feiner Strukturen auf einer Leiterplatte eignet,
- Fig. 2 ein Blockschaltbild, das die Schritte bei der Ausbildung einer feinen Metallstruktur unter Verwendung der Vorrichtung von Fig. 1 zeigt,
- Fig. 3 eine durch den Prozeß von Fig. 2 hergestellte Leiterplatteneinrichtung,
- Fig. 4 eine alternative Leiterplatte, bei der sowohl isolierende Schichten als auch Metallschichten unter Verwendung der Vorrichtung von Fig. 1 strukturiert werden, und
- Fig. 5 einen auf der Leiterplatte von Fig. 4 montierten IS-Flip-Chip.
- Unter Bezugnahme auf die Zeichnungen ist Fig. 1 ein Schemadiagramm einer Vorrichtung, die sich zur Ausbildung feiner Metallstrukturen auf einer Leiterplatte eignet und im wesentlichen einen lithographischen Stepper 9 mit einer Lichtquelle 10, einer Kondensorlinse 11, einer Maskenstation 12, einer Projektionslinse 13 und einer Belichtungsstation 14 umfaßt. Die Lichtquelle 10 und die Kondensorlinse sind herkömmlicher Art. Jedoch ist die Projektionslinse 13 im Gegensatz zur herkömmlichen Stepperprojektionslinse eine Vergrößerungslinse mit einer Feldabdeckung von über etwa 6,45 cm² (1,0 in²) und einer Schärfentiefe von über etwa 25 um. Bei der zwischen der Kondensorlinse 11 und der Projektionslinse 13 angeordneten Maske 12 handelt es sich vorteilhafterweise um den Mehrfachsatz von Masken 15, die zum Strukturieren einer auf einer einzelnen Glasplatte angeordneten Mehrschichtleiterplatte benötigt werden. Bei einer typischen Anwendung wird jede Maske ein Feld mit einem Durchmesser von 2,03 cm (0,8") und 1-um-Merkmale aufweisen.
- Bei der Projektionslinse handelt es sich wie oben erwähnt um eine Vergrößerungslinse. Sie ist bevorzugt eine herkömmliche, aus ihrer herkömmlichen Orientierung invertierte verkleinernde lithographische Projektionslinse. Somit wird eine herkömmliche 5 : 1- Verkleinerungslinse nach Invertierung zu einer 1 : 5- Vergrößerungslinse und eine 10 : 1-Linse wird zu 1 : 10.
- An der Belichtungsstation 14 befindet sich anstelle des herkömmlichen Halbleitersubstrats ein relativ großflächigeres Kunststoffsubstrat 16, wie etwa eine Leiterplatte, mit in der Regel eine Fläche von mindestens 12,9 cm² (2 in²). Die Belichtungsstufe 14 umfaßt bevorzugt einen herkömmlichen X-Y- Wiederholtisch, der sich automatisch auf jedes lokale Feld ausrichten kann. Beim Substrat weist die invertierte Projektionslinse eine große Schärfentiefe von in der Regel ±50 um, eine große Feldabdeckung von über 6,45 cm² (1 in²) und bevorzugt über 38,7 cm² (6 in²) auf und kann feine Merkmale von 25 um oder weniger definieren.
- Bei der bevorzugten Ausführungsform ist der Stepper ein modifizierter herkömmlicher lithographischer Stepper wie etwa ein Modell 6300A von GCA. Die Hauptmodifikation besteht darin, daß die herkömmliche 5 : 1-ZEISS-Projektionslinse invertiert ist. Die Entfernung von der Linse zur Bildebene bestimmt den Vergrößerungsfaktor, in diesem Fall 5X. Die Schärfe wird durch die Entfernung der Objektebene (Fotomaske) zu der Linse gesteuert. Die Objektebene muß parallel zur Bildebene gehalten werden. Schärfe, Kanten und Neigen werden dadurch eingestellt und beibehalten, daß die Fotomaskenhalterung von drei mit kugelförmigen Spitzen ausgestatteten vorkalibrierten piezoelektrischen Aktuatoren (Polytec P1-Modell P-841.60 LVPZ) getragen wird.
- Zur Berücksichtigung des größeren Belichtungsfelds ist außerdem eine neue Kondensorlinse vorgesehen. Bei der ursprünglichen Ausstattung wird Licht von der Beleuchtungsquelle gesammelt und von einem faseroptischen Bündel integriert. Daran ändert sich nichts, doch wird ein telezentrisches Kondensorsystem, das einen Lambert-Strahler enthält, eingefügt, damit man über die Nutzfläche hinweg eine gleichförmige Beleuchtung erhält.
- Fig. 2 ist ein Blockschaltbild der Schritte des bevorzugten Verfahrens zum Ausbilden einer feinen Metallstruktur auf einer Leiterplatte.
- Wie in Block A von Fig. 2 gezeigt wird, besteht der erste Schritt darin, einen lithographischen Stepper mit einer Vergrößerungslinse mit einem Verhältnis von mindestens 1 : 2, bevorzugt 1 : 5, bereitzustellen. Es kann bis zu 1 : 10 groß sein. Am wirtschaftlichsten erreicht man dies durch Bereitstellung eines herkömmlichen lithographischen Steppers mit einer herkömmlichen verkleinernden Projektionslinse und Invertieren der Linse. Der Stepper weist üblicherweise eine schrittweise positionierbare Maskenstation zum Halten einer Maske und eine Step-and-Repeat-Belichtungsstation zum Halten eines Substrats auf.
- Der nächste Schritt (Block B) besteht darin, eine strukturierte vergrößerbare Maske bereitzustellen, um ein Substrat mit einer gewünschten Struktur zu belichten. Die Maske ist bevorzugt eine eines Satzes von mehreren Masken auf einer einzelnen Glasplatte. Die Maske wird bei der Maskenstation des Steppers plaziert. Die Masken werden vorteilhafterweise etwa durch Elektronenstrahllithographie auf einem mit Chrom beschichteten Glas definiert.
- Der in Block C gezeigte dritte Schritt besteht darin, ein mit einem Fotoresist bedecktes Leiterplattensubstrat an der Belichtungsstation zu plazieren. Das Substrat enthält bevorzugt eine Metallschicht (in der Regel eine 5 um dicke Kupferbeschichtung), die durch Vakuumabscheidung oder stromloses Plattieren aufgetragen werden kann. Bei dem Fotoresist handelt es sich um einen herkömmlichen, durch Aufschleudern, Tauchen oder Sprühbeschichten aufgetragenen Fotoresist wie etwa Hoechst Celanese AZ4620.
- Der nächste Schritt (Block D) besteht darin, das mit einem Resist beschichtete Substrat durch die Maske und die vergrößernde Projektionslinse zu belichten. Der letzte Schritt (Block E) besteht darin, den belichteten Resist zu entwickeln. Bei einer typischen Anwendung wird der entwickelte Resist als Maske zur Ausbildung einer darunterliegenden Metallschicht zu einer gewünschten Struktur wie etwa Rückätzen oder Schichtaufbau verwendet.
- Fig. 3 veranschaulicht schematisch eine Teilleiterplatte, die auf ihrer Oberfläche eine durch den Prozeß von Fig. 2 hergestellte strukturierte Metallbeschichtung aufweist. Die Struktur ist für die Aufnahme einer integrierten Schaltung mit einem Array von Bondinseln ausgelegt. Genauer gesagt weist die Struktur ein Array von Einfanginseln 31 (deren größte Abmessung in der Regel jeweils ein Durchmesser von unter 7,62 · 10&supmin;&sup5; m (3 Tausendstel Zoll) ist zum Aufnehmen des Arrays von Bondinseln auf. Sie enthält auch mehrere Anschlußleitungen 32 mit jeweils einer Breite von unter 25 um zum Zuführen zu oder Wegleiten von den Einfanginseln. Bei einem typischen Beispiel sind die Einfanginseln 31 auf einem quadratischen Gitter mit 350 um voneinander beabstandet. Die Anschlußleitungen 32 erstrecken sich bis zur quadratischen Peripherie und bilden um die Peripherie herum Kontaktpunkte 33, die 20 um voneinander entfernt sind.
- Die Vorrichtung von Fig. 1 kann aber auch zur Ausbildung einer feinen Struktur auf eine Isolierschicht verwendet werden. Die Isolierschicht ist vorteilhafterweise ein lichtdefinierbares Isoliermaterial wie etwa Polyimid oder Epoxid. Bei dem Prozeß wird der lichtdefinierbare Isolator auf ein Kunststoffsubstrat wie etwa eine Leiterplatte aufgetragen und mit der Vorrichtung von Fig. 1 eine Struktur auf dem Isolator belichtet. Eine besonders nützliche Anwendung dieses Prozesses ist die Herstellung kleiner Durchgangslöcher (mit Durchmessern unter 7,62 · 10&supmin;&sup5; m (3 Tausendstel Zoll)) im Isolator.
- Eine bevorzugte Verwendung der Erfindung ist die Ausbildung von aufeinanderfolgenden Schichten aus einem fein strukturierten Isolator und einem fein strukturierten Metall auf einem Leiterplattensubstrat, wobei strukturierte kleine Durchgangslöcher und fein strukturierte Anschlußleitungen dazu verwendet werden, im Hinblick auf eine integrierte Schaltung eine Mehrschicht-Zwischenverbindung zu erhalten.
- Fig. 4 ist ein schematischer Querschnitt durch eine bevorzugte Anwendung des erfindungsgemäßen Prozesses zur Herstellung flip-chip-montierter integrierter Schaltungen auf einer Leiterplatte. Eine integrierte Schaltung 40 mit einem Array von Kontaktinseln 41 auf einer Hauptfläche wird auf einem Leiterplattensubstrat. 42 mit einem entsprechenden Array von metallischen Einfanginseln 43 zum Aufnehmen der IS-Kontaktinseln flip-chip-montiert. Lot verbindet die Kontaktinseln und die Einfanginseln auf leitende Weise. Anschlußleitungen 45 auf der Platine erstrecken sich durch Mikrodurchgangslöcher 44 zu den Einfanginseln 43. Die Anschlußleitungen 45 sind durch Durchgangslöcher 46 mit einer darunter liegenden Leiterplattenmetallisierung 47 elektrisch verbunden. Der Vorteil der vorliegenden Erfindung besteht darin, daß die Einfanginseln eine größte Abmessung von unter 7,62 · 10&supmin;&sup5; m (3 Tausendstel Zoll), die Anschlußleitungen von 25 um oder weniger und die Durchgangslöcher und Mikrodurchgangslöcher eine maximale Abmessung von unter 7,62 · 10&supmin;&sup5; m (3 Tausendstel Zoll)) aufweisen können. Es ergibt sich dadurch eine erhebliche Reduktion der für den Ein fang der IS erforderlichen Fläche. Zudem verkapselt die gezeigte Einrichtung die IS effektiv und kompakt. Wenn eine zweite Schicht einer Leiterplatte 48 den Chip 40 periphär umgibt, ist dies ein effektiver Ersatz für den herkömmlichen DIP-Baustein.
- Fig. 5 veranschaulicht eine verteilte Struktur für eine typische Einrichtung der in Fig. 4 veranschaulichten Art. Fig. 5 kann man sich am leichtesten als eine Bodenansicht von Fig. 4 vorstellen, die die Ausbreitung der Anschlußleitungen 45 von der Chipfläche 50 zu den Metallisierungsbondhügeln 47 auf der Unterseite zeigt.
- Alternativ können mehrere IS auf ähnliche Weise auf einer einzelnen Leiterplatte (z. B. einer 5,08 cm · 7,62 cm (2" · 3") großen Platine) flip-chip- montiert und durch feine Anschlußleitungen miteinander verbunden werden, damit man eine hochkompakte Multichipschaltung erhält.
- Als spezifisches Beispiel haben die Erfinder der vorliegenden Erfindung eine 5X-ZEISS-Linse auf einem GCA 6300A-Stepper invertiert, um einen Stepper mit einem Vergrößerungsfaktor von 5X zu erhalten. Mit dieser modifizierten Vorrichtung bildeten sie in einem Feld mit einem Durchmesser von 10,16 cm (4 Zoll) auf einer Leiterplatte 7,5 um große Durchgangslöcher und eine Metallstruktur aus 5-um-Leitungen bei einer Schärfentiefe von 75 um aus. Die lokale Ausrichtung von Feld zu Feld wurde unter Verwendung des existierenden, von einem Laserinterferometer gesteuerten x-y-Tischs auf 0,25 um ausgerichtet. Eine etwaige globale Strukturverzerrung über die große Platte hinweg wurde durch lokale Ausrichtung kompensiert. Die Maske hatte einen Durchmesser von 2,03 cm (0,8 Zoll), wodurch mehrere Maskenstrukturen auf der gleichen Maske ausgebildet werden konnten.
- Dieser besondere Stepper und diese besondere Linse wurde vor 10 Jahren für ein kleines Feld und eine hohe Auflösung zur Herstellung integrierter Schaltungen ausgelegt. Die Anmelder konnten durch Invertieren der Projektionslinse diesen fast veralteten Stepper dazu verwenden, auf einer Leiterplatte Durchgangslöcher, Linien und Räume mit Abmessungen auszubilden, die feiner sind, als dies bisher berichtet wurde.
Claims (9)
1. Verfahren zur Herstellung feiner Strukturen auf
einer Leiterplatte, mit den folgenden Schritten:
Bereitstellen eines lithographischen Steppers mit
einer Lichtquelle, einer Maskenstation, einer
Projektionslinse und einer Belichtungsstation,
wobei die Projektionslinse eine Vergrößerungslinse
mit einer Schärfentiefe von mindestens 25 um und
einem Abdeckungsfeld von mindestens 6,45 cm²
(1 in²) umfaßt;
Anordnen einer Maske mit gewünschter Struktur an
der Maskenstation;
an der Belichtungsstation: Anordnen eines
Substrats einer Leiterplatte mit einer Hauptfläche
mit einem Flächeninhalt über 12,9 cm² (2 in²),
wobei die Fläche eine Beschichtung aus
lichtempfindlichem Material enthält;
Belichten des lichtempfindlichen Materials mit
durch die Maske und die Vergrößerungslinse
tretendem Licht von der Lichtquelle, wobei das
Licht eine Struktur aus Linien und Räumen mit
Abmessungen unter 25 um oder Öffnungen mit einem
Durchmesser unter 7,62 · 10&supmin;&sup5; m (3 Tausendstel
Zoll) definiert; und
Entwickeln der belichteten Struktur auf der
Leiterplatte.
2. Verfahren nach Anspruch 1, wobei die Leiterplatte
eine Beschichtung aus Metall auf der Hauptfläche
umfaßt,
die Beschichtung aus lichtempfindlichem Material
eine Beschichtung aus Fotoresist umfaßt; und
das Ausbilden der belichteten Struktur das
Entwickeln des Fotoresist und Ausbilden der
Metallschicht zu der Struktur durch Rückätzen oder
Schichtaufbau umfaßt.
3. Verfahren nach Anspruch 1, wobei die Leiterplatte
auf der Hauptfläche eine Beschichtung aus
lichtdefinierbarem Isoliermaterial umfaßt.
4. Bei einer lithographischen Steppervorrichtung mit
einer Lichtquelle, einer Maskenstation, Einer
Projektionslinse und einer Substratstation
die Verbesserung, daß die Projektionslinse eine
Vergrößerungslinse mit einer Schärfentiefe von
mindestens 25 um und einer Feldabdeckung von
über 6,45 cm² (1 in²) zur Ausbildung von Strukturen
auf einem Leiterplattensubstrat mit Linien und
Räumen von unter 25 um ist.
5. Vorrichtung nach Anspruch 4, wobei die
Vergrößerung der Vergrößerungslinse im Bereich 1 : 2
bis 1 : 10 liegt.
6. Vorrichtung nach Anspruch 4, wobei die
Vergrößerungslinse eine 1 : 5-Vergrößerungslinse ist.
7. Vorrichtung nach Anspruch 4, wobei die
Projektionslinse eine Verkleinerungslinse zur
Herstellung integrierter Schaltungen umfaßt, die
invertiert ist, um eine Vergrößerungslinse zu sein.
8. Elektronisches Bauelement, umfassend:
eine integrierte Schaltung mit einer Hauptfläche,
die ein Array aus Bondinseln enthält,
eine Leiterplatte mit einer strukturierten
Metallfläche aus Linien und Räumen unter 25 um, wobei
die Struktur ein Array aus Einfangskontakten zum
Aufnehmen des Arrays aus Bondinseln auf der
integrierten Schaltung enthält; und
wobei der an der Leiterplatte montierte IS-Flip-
Chip mit den Bondinseln leitend an den Kontakter
haftet.
9. Bauelement nach Anspruch 8, wobei die Leiterplatte
weiterhin eine strukturierte isolierende Fläche
umfaßt, die unter der strukturierten Metallfläche
liegt und mehrere Durchgangsöffnungen mit
jeweiligen Durchmessern unter 7,62 · 10&supmin;&sup5; m
(3 Tausendstel Zoll) enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/586,347 US5834160A (en) | 1996-01-16 | 1996-01-16 | Method and apparatus for forming fine patterns on printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69715056D1 DE69715056D1 (de) | 2002-10-10 |
DE69715056T2 true DE69715056T2 (de) | 2003-05-22 |
Family
ID=24345372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69715056T Expired - Lifetime DE69715056T2 (de) | 1996-01-16 | 1997-01-14 | Verfahren und Gerät zur Erzeugung feiner Muster auf Leiterplatten |
Country Status (4)
Country | Link |
---|---|
US (1) | US5834160A (de) |
EP (1) | EP0785471B1 (de) |
JP (1) | JP3280259B2 (de) |
DE (1) | DE69715056T2 (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19757074A1 (de) * | 1997-12-20 | 1999-06-24 | Zeiss Carl Fa | Projektionsbelichtungsanlage und Belichtungsverfahren |
US6383720B1 (en) * | 1998-08-18 | 2002-05-07 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing fine pattern and printed circuit board manufactured with this method |
US6373565B1 (en) | 1999-05-27 | 2002-04-16 | Spectra Physics Lasers, Inc. | Method and apparatus to detect a flaw in a surface of an article |
US6734387B2 (en) | 1999-05-27 | 2004-05-11 | Spectra Physics Lasers, Inc. | Method and apparatus for micro-machining of articles that include polymeric materials |
US6822978B2 (en) * | 1999-05-27 | 2004-11-23 | Spectra Physics, Inc. | Remote UV laser system and methods of use |
US6421573B1 (en) | 1999-05-27 | 2002-07-16 | Spectra Physics Lasers, Inc. | Quasi-continuous wave lithography apparatus and method |
US6246706B1 (en) | 1999-05-27 | 2001-06-12 | Spectra Physics Lasers, Inc. | Laser writing method and apparatus |
US7695644B2 (en) | 1999-08-27 | 2010-04-13 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
US7446030B2 (en) | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
US7825491B2 (en) | 2005-11-22 | 2010-11-02 | Shocking Technologies, Inc. | Light-emitting device using voltage switchable dielectric material |
AU6531600A (en) | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US6414884B1 (en) | 2000-02-04 | 2002-07-02 | Lucent Technologies Inc. | Method and apparatus for securing electronic circuits |
US6518516B2 (en) | 2000-04-25 | 2003-02-11 | International Business Machines Corporation | Multilayered laminate |
US6407341B1 (en) | 2000-04-25 | 2002-06-18 | International Business Machines Corporation | Conductive substructures of a multilayered laminate |
JP2004501405A (ja) * | 2000-06-22 | 2004-01-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光学イメージを形成する方法、この方法に用いるマスク、この方法を用いてデバイスを製造する方法、およびこの方法を遂行するための装置 |
SG103303A1 (en) * | 2000-07-07 | 2004-04-29 | Nikon Corp | Exposure apparatus, surface position adjustment unit, mask, and device manufacturing method |
EP1969627A4 (de) | 2005-11-22 | 2010-01-20 | Shocking Technologies Inc | Halbleiteranordnungen mit spannungsumschaltbaren materialien für überspannungsschutz |
US7968014B2 (en) | 2006-07-29 | 2011-06-28 | Shocking Technologies, Inc. | Device applications for voltage switchable dielectric material having high aspect ratio particles |
MY145875A (en) | 2006-09-24 | 2012-05-15 | Shocking Technologies Inc | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
US7793236B2 (en) | 2007-06-13 | 2010-09-07 | Shocking Technologies, Inc. | System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices |
US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
EP2342722A2 (de) | 2008-09-30 | 2011-07-13 | Shocking Technologies Inc | Spannungsumschaltbares dielektrisches material mit leitenden kernhüllepartikeln |
US9208931B2 (en) | 2008-09-30 | 2015-12-08 | Littelfuse, Inc. | Voltage switchable dielectric material containing conductor-on-conductor core shelled particles |
US8362871B2 (en) | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
WO2010110909A1 (en) | 2009-03-26 | 2010-09-30 | Shocking Technologies, Inc. | Components having voltage switchable dielectric materials |
US9053844B2 (en) | 2009-09-09 | 2015-06-09 | Littelfuse, Inc. | Geometric configuration or alignment of protective material in a gap structure for electrical devices |
US9320135B2 (en) | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
US9224728B2 (en) | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
US8885357B2 (en) * | 2012-01-06 | 2014-11-11 | Cray Inc. | Printed circuit board with reduced cross-talk |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4387970A (en) * | 1980-03-24 | 1983-06-14 | Xerox Corporation | Projection lens assembly |
US4346987A (en) * | 1980-07-18 | 1982-08-31 | Xerox Corporation | Printed circuit board projection imaging system |
US4702994A (en) * | 1984-10-01 | 1987-10-27 | W. R. Grace & Co. | Projection imaged relief printing plates |
JPH0821531B2 (ja) * | 1986-08-29 | 1996-03-04 | 株式会社ニコン | 投影光学装置 |
CA2075026A1 (en) * | 1991-08-08 | 1993-02-09 | William E. Nelson | Method and apparatus for patterning an imaging member |
-
1996
- 1996-01-16 US US08/586,347 patent/US5834160A/en not_active Expired - Lifetime
-
1997
- 1997-01-14 JP JP00428497A patent/JP3280259B2/ja not_active Expired - Fee Related
- 1997-01-14 DE DE69715056T patent/DE69715056T2/de not_active Expired - Lifetime
- 1997-01-14 EP EP97300176A patent/EP0785471B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5834160A (en) | 1998-11-10 |
DE69715056D1 (de) | 2002-10-10 |
EP0785471A2 (de) | 1997-07-23 |
EP0785471B1 (de) | 2002-09-04 |
JPH09197678A (ja) | 1997-07-31 |
EP0785471A3 (de) | 1999-03-31 |
JP3280259B2 (ja) | 2002-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69715056T2 (de) | Verfahren und Gerät zur Erzeugung feiner Muster auf Leiterplatten | |
DE19957326B4 (de) | Verfahren zur Herstellung von Kontaktstrukturen | |
DE69131762T2 (de) | Herstellungsverfahren für Halbleitereinrichtungen | |
DE69111890T2 (de) | Verfahren zur Herstellung einer Mehrschichtleiterplatte. | |
DE2739502C3 (de) | Verfahren zur Belichtung durch Korpuskularstrahlen-Schattenwurf und Vorrichtung zur Durchführung des Verfahrens | |
DE10320646A1 (de) | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben | |
EP1356518B1 (de) | Substrat für ein elektrisches bauelement und verfahren zur herstellung | |
DE69012444T2 (de) | Excimer-induzierte flexible Zusammenschaltungsstruktur. | |
EP1116165A2 (de) | Verfahren zur herstellung metallischer feinstrukturen und anwendung des verfahrens bei der herstellung von sensoranordnungen zur erfassung von fingerabdrücken | |
EP0602257B1 (de) | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten | |
DE112004001942T5 (de) | Kombinierte Musterung mit Gräben | |
EP1097616B1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
EP0602258B1 (de) | Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten | |
EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
EP1360881B1 (de) | Verfahren zur herstellung von verdrahtungen mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
EP0674228B1 (de) | Lithografisches Verfahren | |
DE69320908T2 (de) | Methode und Apparat zur Herstellung einer metallischen Verbindungsstruktur auf einem Integriertem-Schaltungs-Modul | |
DE4211247C2 (de) | Mit Membran-Drucksensorelementen ausgestatteter Halbleiter-Wafer und Verfahren zum Herstellen desselben | |
DE3407799A1 (de) | Verfahren zur herstellung einer multilayer-hybridschaltung | |
DD250400A1 (de) | Schablonenabbildungsverfahren zur verringerung des strukturrasters | |
JPH0685462A (ja) | セラミック多層基板の製造方法 | |
EP1274289A1 (de) | HDI Leiterplatte und Herstellungsverfahren einer HDI Leiterplatte | |
DE10392343T5 (de) | Maske, Herstellungsverfahren für Halbleitereinrichtung und Halbleitereinrichtung | |
EP0696409A1 (de) | Verfahren zur herstellung einer leiterplatte | |
DE1281006B (de) | Verfahren zum Herstellen von mikroelektronischen Schaltungen und dazu benoetigten Masken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |