JP3276809B2 - 画像形成装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機、プリンタ、プ
ロッタ、ファクシミリなどに利用し得る画像形成装置及
びその製造方法に関するものである。

【０００２】

【従来の技術】従来、画像形成装置の１つとして、複数
の小さな孔（以下、アパチャと称する）を有した記録電
極たるアパチャ電極体に画像信号による駆動信号を印加
することにより、トナー粒子のアパチャ通過を制御し、
通過したトナー粒子により印字用紙等の画像記録媒体上
に画像を得る画像形成装置が、特開平６−１５５７９８
号公報等において開示されている。

【０００３】このような画像形成装置は、図２に示すよ
うに、アパチャ電極体１を挟んで、トナー担持ローラ１
４と画像記録媒体２０とを対向させ、さらに、画像記録
媒体２０の背面に背面電極ローラ２２を設けた構成とな
っている。また、この画像形成装置では、アパチャ電極
体１は、図３に示すように、厚さ２５μポリイミド製の
絶縁シート２に直径１００μｍの複数のアパチャ６が、
アパチャ電極体１の長手方向に一列に形成され、当該ア
パチャ６の周囲に厚さ１μｍ、幅２０μｍの銅箔からな
る制御電極４が各々形成されている。このアパチャ電極
体１は、図２に示すように、制御電極４が設けられてい
る面を画像記録媒体２０に対向して配置されている。こ
の画像形成装置では、制御電極４に制御電圧印加回路８
から画像信号に応じた制御電圧を印加して、トナー担持
ローラ１４が担持するトナー１６の飛翔を制御し、画像
記録媒体２０上に画像を形成している。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
たような従来の画像形成装置では、アパチャ電極体が非
常に微細な構成となるため、製造上大きな問題があっ
た。すなわち、基材上に形成されたアパチャから制御電
圧印加回路までのばされた制御電極を含む配線部におい
て、隣接する配線間が短絡してしまう場合がある。

【０００５】そして、隣接する配線間に短絡が発生する
と、制御電圧印加回路の本来電圧がかかっていない出力
端子に電圧が印可されてしう場合があり、制御電圧印加
回路の駆動ＩＣが破壊されてしまうという問題点があ
る。そして、駆動ＩＣが破壊されると、交換して実装す
るしかなく、リペアにかかる時間・手間・コストは多大
であり大きな問題となっていた。

【０００６】本発明は、上述した問題点を解決するため
になされたものであり、隣接する制御電極部間に短絡が
発生した場合でも制御電圧印加回路の破壊を防止するこ
とが可能な画像形成装置を提供することを目的としてい
る。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の画像形成装置は、複数の荷電
粒子通過部が形成されると共に各荷電粒子通過部に対応
する複数の制御電極部を有する電極アレーと、その電極
アレーの各制御電極部に電圧を印加するために各制御電
極部と接続する複数の出力端子を有する電界制御手段と
を備えた画像形成装置において、複数の制御電極部のう
ち、隣接する制御電極部と短絡した２個以上の制御電極
部の１個の制御電極部のみを電界制御手段の出力端子に
接続している。

【０００８】また、請求項２記載の画像形成装置の製造
方法は、複数の荷電粒子通過部が形成されると共に各荷
電粒子通過部に対応する複数の制御電極部を有する電極
アレーと、その電極アレーの各制御電極部に電圧を印加
するために各制御電極部に対応する複数の出力端子を有
する電界制御手段とを備えた画像形成装置の製造方法に
おいて、複数の制御電極部のうち、隣接する制御電極部
に短絡した制御電極部を検出するステップと、各制御電
極部と各出力端子とを接続すると共に短絡が検出された
少なくとも２個の制御電極部を１個の出力端子に接続す
るステップとを備えている。

【０００９】そして、請求項３記載の画像形成装置は、
複数の荷電粒子通過部が形成されると共に各荷電粒子通
過部に対応する複数の制御電極部を有する電極アレー
と、その電極アレーの各制御電極部に電圧を印加するた
めに各制御電極部と接続する複数の出力端子を有する電
界制御手段とを備えた画像形成装置において、複数の制
御電極部のうち、隣接する制御電極部と短絡した制御電
極部以外の制御電極部のみを電界制御手段の出力端子に
接続している。

【００１０】更に、請求項４記載の画像形成装置は、複
数の荷電粒子通過部が形成されると共に各荷電粒子通過
部に対応する複数の制御電極部を有する電極アレーと、
その電極アレーの各制御電極部に電圧を印加するための
電界制御手段とを備えた画像形成装置において、電界制
御手段が、複数の制御電極部のうち少なくとも２個以上
の短絡した制御電極部に常に同じ電圧を印加する。

【００１１】

【作用】上記の構成を有する本発明の請求項１記載の画
像形成装置においては、複数の制御電極部のうち、隣接
する制御電極部と短絡した２個以上の制御電極部の１個
の制御電極部のみが電界制御手段の出力端子に接続され
ており、電界制御手段が２個以上の制御電極部に接続さ
れた出力端子からそれらの制御電極部に電圧を印加す
る。

【００１２】また、請求項２記載の画像形成装置の製造
方法においては、隣接する制御電極部に短絡した制御電
極部を検出し、各制御電極部と各出力端子とを接続する
と共に短絡が検出された少なくとも２個の制御電極部を
１個の出力端子に接続する。

【００１３】そして、請求項３記載の画像形成装置にお
いては、隣接する制御電極部と短絡した制御電極部以外
の制御電極部が電界制御手段の出力端子に接続されてお
り、電界制御手段が短絡した制御電極部以外の制御電極
部に出力端子から電圧を印加する。

【００１４】更に、請求項４記載の画像形成装置におい
ては、電界制御手段が複数の制御電極部のうち少なくと
も２個以上の短絡した制御電極部に常に同じ電圧を印加
する。

【００１５】

【実施例】以下、本発明を具体化した一実施例を図面を
参照しながら説明する。

【００１６】先ず、図２を参照して本実施例の画像形成
装置の全体の構成について説明する。尚、本実施例にお
いて、従来技術と同一の部材については同一の符号を付
し、その詳細な説明は省略する。

【００１７】画像形成装置は、その下部にトナー供給装
置１０が設けられ、トナー供給装置１０の上部には、ト
ナー流の制御を行う電極アレーとしてのアパチャ電極体
１が設けられている。このアパチャ電極体１の上方に
は、当該アパチャ電極体１と１ｍｍの間隔を保持して背
面電極ローラ２２が配設されている。前記アパチャ電極
１と背面電極ローラ２２の間隙には、トナーにより画像
が形成される画像記録媒体２０が矢印方向に挿入搬送さ
れる。前記背面電極ローラ２２の矢印方向への回動によ
って搬送される画像記録媒体２０の搬送方向上には、画
像を画像記録媒体２０に定着させる定着装置２６が配設
されている。

【００１８】次に、各電極の制御装置について説明す
る。図２に示すように、前記制御電極４とトナー担持ロ
ーラ１４の間には、制御電圧印加回路８が接続されてい
る。この制御電圧印加回路８は、図示しない画像信号受
信手段から送られてくる画像信号に基いて制御電極４に
対して−３０Ｖ、もしくは＋３０Ｖの電圧を印加するよ
うに構成されている。尚、図示しない画像信号受信手段
は、外部のコンピュータや画像読取装置や画像通信装置
等に接続されいる。

【００１９】さらに、前記背面電極ローラ２２とトナー
担持ローラ１４との間には直流電源２４が接続されてお
り、この直流電源２４は前記背面電極ローラ２２に対し
て＋１ｋＶの電圧を印加し得るようになっている。

【００２０】次に、アパチャ電極体１について図面を参
照して説明する。

【００２１】前記アパチャ電極体１は、図３に示すよう
に厚さ２５μｍのポリイミド製の絶縁シート２から構成
され、その絶縁シート２には、一辺が６０μｍの四角形
をした複数の荷電粒子通過部としてのアパチャ６がアパ
チャ電極体１の長手方向に一列に形成されている。ま
た、そのアパチャ６の周囲には、厚さ８μｍの銅箔から
なるストライプ状の制御電極４が各アパチャ６毎に形成
されている。ここで、アパチャ６は必ずしも図３に示す
ように四角形に限られるものではなく、例えば、直径６
０μｍの円形でもよく、その他、楕円形、三角形、平行
四辺形等の形状のものでもよい。

【００２２】更に、図４に示すように各制御電極４には
複数の導線３の一端がそれぞれ接続され、その導線３の
他端には制御電圧印加回路８の一部を構成する駆動ＩＣ
５が設けられている。従って、制御電極４と導線３とで
本発明の制御電極部を構成し、制御電圧印加回路８及び
駆動ＩＣ５が電界制御手段を構成している。

【００２３】次に、本実施例の画像形成装置のアパチャ
電極体１を作成する時に、制御電極４または、導線３が
隣接する制御電極４または、導線３と短絡した場合につ
いて図１を参照して説明する。

【００２４】図１は１つの駆動ＩＣ５とその駆動ＩＣ５
各出力端子３１に接続される制御電極４及び導線３の関
係を示す平面図である。

【００２５】そして、図１に示すように本実施例におい
ては、隣接する制御電極４Ａと制御電極４Ｂとの間に短
絡部７が発生している。このような短絡は、基板の製造
時に時々発生する不良である。このような不良個所の発
生は、制御電極４にチェッカーのプローブを当ててテス
トすることにより、その発生箇所を特定することができ
る。

【００２６】次に、制御電極４の短絡状態に応じて駆動
ＩＣ５の出力端子３１へのボンディングを決定する。す
なわち、駆動ＩＣ５の各出力端子３１に対し、ボンディ
ングワイヤー３２によりボンディングを行うかどうかを
選別して実行する。本実施例においては、隣接する制御
電極４と短絡していない制御電極４と、隣接する制御電
極と短絡している制御電極４Ａ，４Ｂの一方の制御電極
４Ａにボンディングを行い、制御電極４Ｂには、ボンデ
ィングを行わない。

【００２７】このようにして、隣接する制御電極間で短
絡部７が発生した場合は、その一方の制御電極４Ａのみ
をボンディングすることによって制御ＩＣ５の破壊を防
止することができる。即ち、両方の制御電極４Ａ，４Ｂ
をそれぞれ制御ＩＣ５の出力端子３１にボンディングす
ると、駆動ＩＣ５から別電圧を印可される可能性があ
り、駆動ＩＣ５の破壊が生じてしまうのである。従っ
て、制御電極４Ｂにのみボンディングを行うことでも同
様の機能を発揮できる。

【００２８】また、本発明では隣接する２本の制御電極
４Ａ，４Ｂに短絡部７が発生した例を説明したが、３本
以上の制御電極４が短絡しても、上述した考え方でボン
ディングを選択することができる。この場合には、複数
本の短絡した制御電極４のうちどれか一つの制御電極４
をボンディングすればよい。

【００２９】次に、上述のように構成される画像形成装
置の動作を説明する。

【００３０】まず始めに、トナーの供給動作について図
２を参照して説明する。

【００３１】供給ローラ１２の矢印方向への回動によ
り、トナーケース１１内に蓄えられているトナー１６は
トナー担持ローラ１４に向けて搬送される。そして、搬
送されてきたトナー１６はトナー担持ローラ１４に擦り
つけられ、マイナスに帯電してトナー担持ローラ１４上
に担持される。トナー担持ローラ１４に担持されたトナ
ー１６は、トナー担持ローラ１４の矢印方向への回動と
ともにトナー担持ローラ１６の円筒形のローラ面に担持
されたまま搬送され、トナー層規制ブレード１８によっ
て薄層化されると共に帯電を均一化された後、トナー担
持ローラ１４の矢印方向への回動によってアパチャ電極
体１に向けて搬送される。そして、トナー担持ローラ１
４上のトナーはアパチャ電極体１の絶縁シート２に擦ら
れつつ、アパチャ６の下に供給される。

【００３２】次に画像の形成動作について説明する。

【００３３】図示しない画像信号受信手段から送られて
来る画像信号に応じて、制御電圧印加回路８は、その画
像部分に対応する制御電極４に＋３０Ｖの電圧を印加す
る。その結果、電圧が印加された制御電極４内のアパチ
ャ６には、制御電極４とトナー担持ローラ１４との電位
差により、制御電極４よりトナー担持ローラ１４に向か
う電気力線が形成される。それにより、マイナスに帯電
されたトナーは電位の高い方向に静電力を受け、トナー
担持ローラ１４上からアパチャ６を通過して制御電極４
側に引き出される。引き出されたトナー１６は、直流電
源２４が背面電極２２に印加している＋１ｋＶの電圧に
よって画像記録媒体２０とアパチャ電極体１との間に形
成される電界により、画像記録媒体２０に向かって飛翔
し、画像記録媒体２０上に堆積して画素を形成する。

【００３４】また、非画像部分に対応する制御電極４に
は、制御電圧印加回路８から−３０Ｖの電圧が印加され
る。その結果、トナー担持ローラ１４と制御電極４との
間には電界が形成されないことにより、トナー担持ロー
ラ１４上のトナー１６は静電力を受けないためアパチャ
６を通過しない。従って、像記録媒体２０上の当該制御
電極４に対向する部分には、画素が形成されない。

【００３５】ここで、画像記録媒体２０は、その面上に
トナー１６により１列の画素が形成されると、次に、図
示しない搬送手段により、アパチャ６列と垂直の方向に
１画素分搬送される。そして、上記の画像形成のプロセ
スを繰り返すことにより画像記録媒体２０の全面にトナ
ー像が形成される。その後、形成されたトナー像は、図
示しない搬送装置によって定着装置２６に搬送され、定
着装置２６によって画像記録媒体２０上に定着される。
尚、定着装置２６は、加熱定着方式や圧力定着方式のい
ずれのタイプのものでもよい。

【００３６】尚、上述したプロセスの繰り返しにより、
画像記録媒体２０上に画像が記録されるのであるが、こ
の画像形成動作が円滑に行われるためには、アパチャ電
極体１が良好に製造されていることが重要である。特に
アパチャ電極体１の基板を作成するときに発生する短絡
は、駆動ＩＣ５を破壊してしまうだけでなく、そのまま
アパチャ電極体１を廃棄してしまうと、環境破壊やコス
ト高につながるため大きな問題であった。しかしなが
ら、本実施例の画像形成装置により、短絡した隣接する
制御電極４の一方のみを駆動ＩＣ５の出力端子３１に接
続するようにしたため、駆動ＩＣ５の出力端子３１が短
絡して駆動ＩＣを破壊することは、皆無となる。また、
隣接する制御電極４に同電圧を印可することにより、出
力されるドットはその箇所だけ２ドット分となるが、３
００ＤＰＩの解像度で約８５μｍのドット径であるた
め、見かけ上は全く違和感無く出力される。

【００３７】次に、第２実施例及び第３実施例について
説明する。

【００３８】図５は、第２実施例を示し、隣接する制御
電極と短絡部７の発生した制御電極４Ａ，４Ｂの両方と
も駆動ＩＣ５の出力端子３１にボンディングを行わず、
短絡していない制御電極４のみを駆動ＩＣ５の出力端子
３１にボンディングした例である。この装置によれば、
ボンディングされない制御電極４Ａ，４Ｂに対応するア
パチャ６からはドットが出力されなくなるが、少なくと
も、駆動ＩＣ５の破壊だけは防止できる。

【００３９】また、図６は、第３実施例を示したもので
あり、短絡部７の発生の有無に関係なく全ての制御電極
４を駆動ＩＣ５の出力端子３１にボンディングした例で
ある。

【００４０】この装置においては、図２に示すように制
御電圧印加回路８に記憶装置３４を接続し、制御電圧印
加回路８が図７に示すフローチャートに従って動作する
ように構成されている。

【００４１】そして、この装置の動作について説明する
と、まず、前述したように各制御電極４の短絡状態を検
出し、その短絡状態を記憶装置３４に記憶させておく。
本実施例においては、制御電極４Ａ，４Ｂが短絡してい
るという情報が記憶されている。また、画像の形成時に
おいて、制御電圧印加回路８は図６の左端から右端に向
かって順次制御電極４に印加する電圧を制御する。そし
て、制御電圧印加回路８は、図７のステップＳ１（以
下、単にＳ１と称す、他のステップも同じ）にて一番左
端の制御電極４が隣接する制御電極４と短絡しているか
否かを判別する。この判別は記憶装置３４の情報によっ
て決定され、今回は短絡していないため、Ｓ２の動作を
飛ばして、Ｓ３において画素を形成するか否かを判別す
る。この判別は、前述したように画像信号受信手段から
の画像信号によって判別され、この判別結果に応じて、
Ｓ４またはＳ５において制御電極４に印加される電圧が
決定される。また、Ｓ４またはＳ５の動作の次に印加さ
れる電圧の出力状態が記憶装置３４に記憶されるが、こ
の出力状態は、制御電極４が短絡していないため今回は
使用されないので、このステップは飛ばしてもよい。

【００４２】次に、左から２番目の制御電極４について
は一番目と同様のためその説明を省略し、３番目の制御
電極４Ａについて説明すると、制御電圧印加回路８は、
Ｓ１において、制御電極４Ａが隣接する制御電極４Ｂと
短絡していると判別し、Ｓ２において、短絡した制御電
極のうち始めの制御電極であることを判別する。そし
て、前述したように、制御電圧印加回路８はＳ３以降の
動作を行うが、Ｓ６において、今回制御電極４Ａに印加
される電圧の出力状態が記憶装置３４に記憶される。今
回例えば制御電極４Ａには＋３０Ｖの電圧が印加される
とすると、その状態が記憶装置３４に記憶される。

【００４３】次に、４番目の制御電極４Ｂにおいて、制
御電圧印加回路８は、Ｓ１において、制御電極４Ｂが隣
接する制御電極４Ａと短絡していると判別し、Ｓ２にお
いて、短絡した制御電極のうち始めの制御電極でないこ
とを判別する。そして、制御電圧印加回路８はＳ７にお
いて、Ｓ６にて記憶装置３４に記憶された出力状態に従
って印加する電圧を決定する。今回は制御電極４Ａには
＋３０Ｖの電圧が印加されるため制御電極４Ｂにも＋３
０Ｖの電圧が印加されるのである。

【００４４】尚、本発明は、以上詳述した各実施例に限
定されるものではなく、その主旨を逸脱しない範囲にお
いて、種々の変更を加えることが可能である。

【００４５】例えば、上記実施例ではワイヤーボンディ
ングによるベアチップ実装を例として説明したが、ＩＣ
パッドを直接基板面に接合するフリップチップ方式や、
通常のパッケージＩＣの実装等に対しても適用すること
が可能であることは言うまでもない。

【００４６】また、上記実施例においては、トナー流制
御手段としてアパチャ電極体を用いたが、例えば、米国
特許第５０３６３４１号の明細書に記載されるような編
目状の電極体を用いることも可能である。

【００４７】

【発明の効果】以上説明したことから明らかなように、
本発明の画像形成装置においては、隣接する制御電極部
間に短絡が発生した場合でも制御電圧印加回路の破壊を
防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の画像形成装置に用いられる
アパチャ電極体の一部の構成を示した平面図である。

【図２】上記実施例及び従来の画像形成装置の全体的な
構成を示す正面図である。

【図３】上記アパチャ電極体のアパチャ近傍の斜視図で
ある。

【図４】上記アパチャ電極体の全体的な構成を示す斜視
図である。

【図５】本発明の画像形成装置に用いられる第２実施例
のアパチャ電極体の一部の構成を示した平面図である。

【図６】本発明の画像形成装置に用いられる第３実施例
のアパチャ電極体の一部の構成を示した平面図である。

【図７】上記第３実施例の制御電極印加回路の動作を示
すフローチャートである。

【符号の説明】

１ アパチャ電極体 ２ 絶縁性シート ３ 導線 ４ 制御電極 ４Ａ 制御電極 ４Ｂ 制御電極 ５ 駆動ＩＣ ６ アパチャ ７ 短絡部 ８ 制御電圧印加回路 ３１ 出力端子 ３２ ボンディングワイヤー

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 複数の荷電粒子通過部が形成されると共
   に各荷電粒子通過部に対応する複数の制御電極部を有す
   る電極アレーと、その電極アレーの各制御電極部に電圧
   を印加するために各制御電極部と接続する複数の出力端
   子を有する電界制御手段とを備えた画像形成装置におい
   て、 前記複数の制御電極部のうち、隣接する制御電極部と短
   絡した２個以上の制御電極部の１個の制御電極部のみを
   前記電界制御手段の出力端子に接続したことを特徴とす
   る画像形成装置。
2. 【請求項２】 複数の荷電粒子通過部が形成されると共
   に各荷電粒子通過部に対応する複数の制御電極部を有す
   る電極アレーと、その電極アレーの各制御電極部に電圧
   を印加するために各制御電極部に対応する複数の出力端
   子を有する電界制御手段とを備えた画像形成装置の製造
   方法において、 前記複数の制御電極部のうち、隣接する制御電極部に短
   絡した制御電極部を検出するステップと、 各制御電極部と各出力端子とを接続すると共に前記短絡
   が検出された少なくとも２個の制御電極部を１個の出力
   端子に接続するステップとを備えたことを特徴とする画
   像形成装置の製造方法。
3. 【請求項３】 複数の荷電粒子通過部が形成されると共
   に各荷電粒子通過部に対応する複数の制御電極部を有す
   る電極アレーと、その電極アレーの各制御電極部に電圧
   を印加するために各制御電極部と接続する複数の出力端
   子を有する電界制御手段とを備えた画像形成装置におい
   て、 前記複数の制御電極部のうち、隣接する制御電極部と短
   絡した制御電極部以外の制御電極部のみを前記電界制御
   手段の出力端子に接続したことを特徴とする画像形成装
   置。
4. 【請求項４】 複数の荷電粒子通過部が形成されると共
   に各荷電粒子通過部に対応する複数の制御電極部を有す
   る電極アレーと、その電極アレーの各制御電極部に電圧
   を印加するための電界制御手段とを備えた画像形成装置
   において、 前記電界制御手段は、前記複数の制御電極部のうち少な
   くとも２個以上の短絡した制御電極部に常に同じ電圧を
   印加することを特徴とする画像形成装置。