JP3276128B2 - 電力変換装置の制御装置 - Google Patents
電力変換装置の制御装置Info
- Publication number
- JP3276128B2 JP3276128B2 JP16760094A JP16760094A JP3276128B2 JP 3276128 B2 JP3276128 B2 JP 3276128B2 JP 16760094 A JP16760094 A JP 16760094A JP 16760094 A JP16760094 A JP 16760094A JP 3276128 B2 JP3276128 B2 JP 3276128B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- command value
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の変換器の交流出
力電圧を変圧器により直列に接続して運転する電力変換
装置において、各変換器の出力電圧の和を正弦波状に制
御すると共に変圧器の各巻線にかかる電圧に直流成分を
生じないように制御する電力変換装置の制御装置に関す
る。
力電圧を変圧器により直列に接続して運転する電力変換
装置において、各変換器の出力電圧の和を正弦波状に制
御すると共に変圧器の各巻線にかかる電圧に直流成分を
生じないように制御する電力変換装置の制御装置に関す
る。
【０００２】
【従来の技術】図７は、本発明が適用出来る従来から使
われている電力変換装置の主回路構成図である。図にお
いて、１は系統に接続される変圧器一次巻線、２Ａ〜２
Ｄは変圧器一次巻線１に結合された変圧器二次巻線、３
Ａ〜３Ｄはゲートターンオフサイリスタ（以下単にＧＴ
Ｏと記す）とダイオードで構成された変換器、４は直流
電源である。又、５〜８は変換器３ＡのＵ相出力電圧を
制御するＧＴＯである。
われている電力変換装置の主回路構成図である。図にお
いて、１は系統に接続される変圧器一次巻線、２Ａ〜２
Ｄは変圧器一次巻線１に結合された変圧器二次巻線、３
Ａ〜３Ｄはゲートターンオフサイリスタ（以下単にＧＴ
Ｏと記す）とダイオードで構成された変換器、４は直流
電源である。又、５〜８は変換器３ＡのＵ相出力電圧を
制御するＧＴＯである。
【０００３】図８は、図７に示す電力変換装置を制御す
る従来の制御装置の構成図である。図８において、図７
と同一記号のものは同一機能を備えたものであって、そ
の説明は省略する。
る従来の制御装置の構成図である。図８において、図７
と同一記号のものは同一機能を備えたものであって、そ
の説明は省略する。
【０００４】図８において、９は系統電圧、１０は系統
電圧９の線間電圧を検出する電圧検出器、１１は線間電
圧→相電圧変換回路、３６は線間電圧→相電圧変換回路
１１の出力が印加される三相→二相変換回路、１２は電
流制御回路で変換器３Ａ〜３Ｄの出力電流を制御する。
１３は加算器で三相→二相変換回路３６と電流制御回路
１２の出力を加算する。３７は二相→極座標変換回路で
加算器の出力の２相交流信号を振幅と位相角に変換す
る。３８は三角波発生回路で位相角の０°から３６０°
に対応した三角波を発生する。３９はクロスポイント検
出回路で二相→極座標変換回路３７の出力と、三角波発
生回路３８の出力が印加され、三角波と振幅の交点を検
出して変換器３Ａ〜３ＤのＧＴＯをオンオフする信号を
発生する。２５はゲートパルス発生回路で変換器３Ａ〜
３ＤのＧＴＯをオンオフするゲートパルスを発生する。
電圧９の線間電圧を検出する電圧検出器、１１は線間電
圧→相電圧変換回路、３６は線間電圧→相電圧変換回路
１１の出力が印加される三相→二相変換回路、１２は電
流制御回路で変換器３Ａ〜３Ｄの出力電流を制御する。
１３は加算器で三相→二相変換回路３６と電流制御回路
１２の出力を加算する。３７は二相→極座標変換回路で
加算器の出力の２相交流信号を振幅と位相角に変換す
る。３８は三角波発生回路で位相角の０°から３６０°
に対応した三角波を発生する。３９はクロスポイント検
出回路で二相→極座標変換回路３７の出力と、三角波発
生回路３８の出力が印加され、三角波と振幅の交点を検
出して変換器３Ａ〜３ＤのＧＴＯをオンオフする信号を
発生する。２５はゲートパルス発生回路で変換器３Ａ〜
３ＤのＧＴＯをオンオフするゲートパルスを発生する。
【０００５】図９乃至図１１は、図８に示す従来の制御
装置によって制御した場合の作用を説明するための波形
図である。以下、図７、図８、図９乃至図１１を参照し
ながら説明する。
装置によって制御した場合の作用を説明するための波形
図である。以下、図７、図８、図９乃至図１１を参照し
ながら説明する。
【０００６】図９は変圧器二次巻線２Ａ〜２Ｄの位相を
１５°づつずらして２４相構成としたときの出力電圧制
御の原理を示す波形図である。変圧器二次巻線２Ａは変
圧器一次巻線１と同相とする。変圧器二次巻線２Ｂ〜２
Ｄは千鳥結線として、それぞれの電圧位相を、変圧器二
次巻線２Ｂは１５°遅れ、変圧器二次巻線２Ｃは３０°
遅れ、変圧器２Ｄは４５°遅れとする。図９のＶＬＵ
Ｖ、ＶＬＶＷ、ＶＬＷＵは電圧検出器１０で検出される
系統の線間電圧である。線間電圧→相電圧変換回路１１
は下式の演算を行い線間電圧ＶＬＵＶ、ＶＬＶＷ、ＶＬ
ＷＵを相電圧ＶＬＵ、ＶＬＶ、ＶＬＷに変換する。
１５°づつずらして２４相構成としたときの出力電圧制
御の原理を示す波形図である。変圧器二次巻線２Ａは変
圧器一次巻線１と同相とする。変圧器二次巻線２Ｂ〜２
Ｄは千鳥結線として、それぞれの電圧位相を、変圧器二
次巻線２Ｂは１５°遅れ、変圧器二次巻線２Ｃは３０°
遅れ、変圧器２Ｄは４５°遅れとする。図９のＶＬＵ
Ｖ、ＶＬＶＷ、ＶＬＷＵは電圧検出器１０で検出される
系統の線間電圧である。線間電圧→相電圧変換回路１１
は下式の演算を行い線間電圧ＶＬＵＶ、ＶＬＶＷ、ＶＬ
ＷＵを相電圧ＶＬＵ、ＶＬＶ、ＶＬＷに変換する。
【０００７】
【数１】ＶＬＵ＝（２×ＶＬＵＶ＋ＶＬＶＷ）÷３ ＶＬＶ＝（２×ＶＬＶＷ＋ＶＬＷＵ）÷３ ＶＬＷ＝（２×ＶＬＷＵ＋ＶＬＵＶ）÷３ 三相→二相変換回路３６は下式の演算を行い、相電圧Ｖ
ＬＵ、ＶＬＶ、ＶＬＷを直交ＡＢ座標の二相信号ＶＬ
Ａ、ＶＬＢに変換する。ただしＡ軸をＵ相方向にとりＢ
軸はＡ軸より９０°遅れた軸とする。
ＬＵ、ＶＬＶ、ＶＬＷを直交ＡＢ座標の二相信号ＶＬ
Ａ、ＶＬＢに変換する。ただしＡ軸をＵ相方向にとりＢ
軸はＡ軸より９０°遅れた軸とする。
【０００８】
【数２】ＶＬＡ＝ＶＬＵ−（ＶＬＶ＋ＶＬＷ）÷２ ＶＬＢ＝（ＶＬＶ−ＶＬＷ）×√３÷２ 三相→二相変換回路３６の出力ＶＬＡ、ＶＬＢと電流制
御回路１２の出力は加算器１３により加算されるが、以
下、説明を分り易くするため電流制御回路１２の出力を
零と仮定する。即ち、変換器３Ａ〜３Ｄが系統電圧９に
等しい電圧を発生し出力電流が零の状態について説明す
る。従って、加算器１３の出力はＶＡ、ＶＢはＶＬＡ、
ＶＬＢに等しい。二相→極座標変換回路３７は下式の演
算を行い、ＶＡ、ＶＢを振幅信号ＲＡと位相角信号ＴＨ
に変換する。
御回路１２の出力は加算器１３により加算されるが、以
下、説明を分り易くするため電流制御回路１２の出力を
零と仮定する。即ち、変換器３Ａ〜３Ｄが系統電圧９に
等しい電圧を発生し出力電流が零の状態について説明す
る。従って、加算器１３の出力はＶＡ、ＶＢはＶＬＡ、
ＶＬＢに等しい。二相→極座標変換回路３７は下式の演
算を行い、ＶＡ、ＶＢを振幅信号ＲＡと位相角信号ＴＨ
に変換する。
【０００９】
【数３】ＲＡ＝√（ＶＡ2 −ＶＢ2 ） ＶＢが負でＶＢが−（ＶＡの絶対値）より小さいとき ＴＨ＝ｔａｎ-1（−ＶＡ／ＶＢ）−９０° ＶＡが正でＶＡが（ＶＢの絶対値）より大きいとき ＴＨ＝ｔａｎ-1（ＶＢ／ＶＡ） ＶＢが正でＶＢが（ＶＡの絶対値）より大きいとき ＴＨ＝ｔａｎ-1（−ＶＡ／ＶＢ）＋９０° ＶＡが負でＶＡが−（ＶＢの絶対値）より小さいとき ＴＨ＝ｔａｎ-1（ＶＢ／ＶＡ）＋１８０° ＲＡとＴＨの波形を図９に示す。三角波発生回路３８は
下式の演算を行い、位相角信号ＴＨを三角波信号ＴＲＩ
ＵＡに変換する。
下式の演算を行い、位相角信号ＴＨを三角波信号ＴＲＩ
ＵＡに変換する。
【００１０】ＴＨＯ＝ＴＨ ＴＨＯが０°より大きく１８０°より小さいとき ＴＲＩＵＡ＝１−ＴＨＯ÷９０° ＴＨＯが１８０°より大きく３６０°より小さいとき ＴＲＩＵＡ＝−３＋ＴＨＯ÷９０° ＴＲＩＵＡの波形を図９に示す。ＴＲＩＵＡは変換器３
ＡのＵ相ＧＴＯ５〜８を制御する三角波信号である。同
時に三角波発生回路３８は、
ＡのＵ相ＧＴＯ５〜８を制御する三角波信号である。同
時に三角波発生回路３８は、
【００１１】
【数４】ＴＨＯ＝ＴＨ−１５° ＴＨＯ＝ＴＨ−３０° ＴＨＯ＝ＴＨ−４５° として同様の演算を行いＴＲＩＵＢ、ＴＲＩＵＣ、ＴＲ
ＩＵＤを発生する。
ＩＵＤを発生する。
【００１２】ＴＲＩＵＢ、ＴＲＩＵＣ、ＴＲＩＵＤは図
示していないが変換器３Ｂ、３Ｃ、３ＤのＵ相ＧＴＯを
制御する三角波信号である。同時に三角波信号発生回路
３８は、
示していないが変換器３Ｂ、３Ｃ、３ＤのＵ相ＧＴＯを
制御する三角波信号である。同時に三角波信号発生回路
３８は、
【００１３】
【数５】ＴＨＯ＝ＴＨ−１２０° ＴＨＯ＝ＴＨ−１２０°−１５° ＴＨＯ＝ＴＨ−１２０°−３０° ＴＨＯ＝ＴＨ−１２０°−４５° として同様の演算を行いＴＲＩＶＡ、ＴＲＩＶＢ、ＴＲ
ＩＶＣ、ＴＲＩＶＤを発生する。
ＩＶＣ、ＴＲＩＶＤを発生する。
【００１４】ＴＲＩＶＡ、ＴＲＩＶＢ、ＴＲＩＶＣ、Ｔ
ＲＩＶＤは図示していないが変換器３Ａ、３Ｂ、３Ｃ、
３ＤのＶ相ＧＴＯを制御する三角波信号である。同時に
三角波信号発生回路３８は、
ＲＩＶＤは図示していないが変換器３Ａ、３Ｂ、３Ｃ、
３ＤのＶ相ＧＴＯを制御する三角波信号である。同時に
三角波信号発生回路３８は、
【００１５】
【数６】ＴＨＯ＝ＴＨ−２４０° ＴＨＯ＝ＴＨ−２４０°−１５° ＴＨＯ＝ＴＨ−２４０°−３０° ＴＨＯ＝ＴＨ−２４０°−４５° として同様の演算を行いＴＲＩＷＡ、ＴＲＩＷＢ、ＴＲ
ＩＷＣ、ＴＲＩＷＤを発生する。
ＩＷＣ、ＴＲＩＷＤを発生する。
【００１６】ＴＲＩＷＡ、ＴＲＩＷＢ、ＴＲＩＷＣ、Ｔ
ＲＩＷＤは図示していないが変換器３Ａ、３Ｂ、３Ｃ、
３ＤのＷ相ＧＴＯを制御する三角波信号である。図９に
おいて、ＣＶはＲＡに比例した電圧制御信号、−ＣＶは
ＣＶの極性を反転した信号である。ＶＵＡは変換器３Ａ
のＵ相出力電圧である。
ＲＩＷＤは図示していないが変換器３Ａ、３Ｂ、３Ｃ、
３ＤのＷ相ＧＴＯを制御する三角波信号である。図９に
おいて、ＣＶはＲＡに比例した電圧制御信号、−ＣＶは
ＣＶの極性を反転した信号である。ＶＵＡは変換器３Ａ
のＵ相出力電圧である。
【００１７】ＴＲＩＵＡとＣＶ、−ＣＶをクロスポイン
ト検出回路で３９で比較し、ＴＨが０°〜１８０°の範
囲でＴＲＩＵＡが−ＣＶより大きくＣＶより小さいとき
ＧＴＯ５とＧＴＯ８をオンして正の電圧を発生するもの
とする。又、ＴＨが１８０°〜３６０°の範囲でＴＲＩ
ＵＡが−ＣＶより大きくＣＶより小さいときＧＴＯ６と
ＧＴＯ７をオンして負の電圧を発生するものとする。上
記以外の時はＧＴＯ５とＧＴＯ６、又はＧＴＯ７とＧＴ
Ｏ８をオンして零の電圧を発生するものとする。同様
に、ＶＵＢ、ＶＵＣ、ＶＵＤは変換器３Ｂ、３Ｃ、３Ｄ
のＵ相の出力電圧である。
ト検出回路で３９で比較し、ＴＨが０°〜１８０°の範
囲でＴＲＩＵＡが−ＣＶより大きくＣＶより小さいとき
ＧＴＯ５とＧＴＯ８をオンして正の電圧を発生するもの
とする。又、ＴＨが１８０°〜３６０°の範囲でＴＲＩ
ＵＡが−ＣＶより大きくＣＶより小さいときＧＴＯ６と
ＧＴＯ７をオンして負の電圧を発生するものとする。上
記以外の時はＧＴＯ５とＧＴＯ６、又はＧＴＯ７とＧＴ
Ｏ８をオンして零の電圧を発生するものとする。同様
に、ＶＵＢ、ＶＵＣ、ＶＵＤは変換器３Ｂ、３Ｃ、３Ｄ
のＵ相の出力電圧である。
【００１８】ＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤはそれぞ
れ変圧器二次巻線２Ａ、２Ｂ、２Ｃ、２ＤのＵ相に加わ
り変圧器一次巻線１のＵ相にはＶＵで示すような正弦波
状の電圧が発生する。同様に変圧器一次巻線のＶ相には
ＶＵに対して１２０°位相の送れた電圧が発生しＵ相と
Ｖ相の線間にはＶＵＶの電圧が発生する。ＶＵＶは系統
の線間電圧ＶＬＵＶと基本波が等しい階段状に変化する
電圧となる。ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤはそれぞ
れＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤを積分した値で変圧
器二次巻線２Ａ、２Ｂ、２Ｃ、２ＤのＵ相の磁束に相当
する量である。
れ変圧器二次巻線２Ａ、２Ｂ、２Ｃ、２ＤのＵ相に加わ
り変圧器一次巻線１のＵ相にはＶＵで示すような正弦波
状の電圧が発生する。同様に変圧器一次巻線のＶ相には
ＶＵに対して１２０°位相の送れた電圧が発生しＵ相と
Ｖ相の線間にはＶＵＶの電圧が発生する。ＶＵＶは系統
の線間電圧ＶＬＵＶと基本波が等しい階段状に変化する
電圧となる。ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤはそれぞ
れＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤを積分した値で変圧
器二次巻線２Ａ、２Ｂ、２Ｃ、２ＤのＵ相の磁束に相当
する量である。
【００１９】図１０は図８と同一の構成において、時刻
ｔ1 の時点で系統のＶ相とＷ相の２線が地絡してＶ相電
圧とＷ相電圧が零になった場合の動作波形である。ＶＷ
相系統電圧ＶＬＶＷは零になりＵＶ相系統電圧ＶＬＵＶ
とＷＵ相系統電圧ＶＬＷＵは振幅が１／√３になる。こ
のとき、系統に進相コンデンサがあると、地絡による系
統電圧の急変により電流と電圧の振動が発生し系統電圧
に振動電圧が重畳する。図１０の場合は、系統の進相コ
ンデンサにより４次の振動電圧が発生してこれが徐々に
減衰する状態を示している。
ｔ1 の時点で系統のＶ相とＷ相の２線が地絡してＶ相電
圧とＷ相電圧が零になった場合の動作波形である。ＶＷ
相系統電圧ＶＬＶＷは零になりＵＶ相系統電圧ＶＬＵＶ
とＷＵ相系統電圧ＶＬＷＵは振幅が１／√３になる。こ
のとき、系統に進相コンデンサがあると、地絡による系
統電圧の急変により電流と電圧の振動が発生し系統電圧
に振動電圧が重畳する。図１０の場合は、系統の進相コ
ンデンサにより４次の振動電圧が発生してこれが徐々に
減衰する状態を示している。
【００２０】系統電圧がこの様に歪んで非対称になった
状態でも、変換器が発生するＵＶ相線間電圧ＶＵＶは系
統のＵＶ相線間電圧ＶＬＵＶに良く追従した波形とな
る。従って、系統電圧と変換器電圧の差による過電流は
発生しない。しかし、ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤ
はドリフトして発散してゆくことが分かる。これは、各
変換器が発生する電圧ＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤ
に直流成分が有るめである。したがって、この直流成分
により変圧器が飽和するため運転を継続することは出来
ない。
状態でも、変換器が発生するＵＶ相線間電圧ＶＵＶは系
統のＵＶ相線間電圧ＶＬＵＶに良く追従した波形とな
る。従って、系統電圧と変換器電圧の差による過電流は
発生しない。しかし、ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤ
はドリフトして発散してゆくことが分かる。これは、各
変換器が発生する電圧ＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤ
に直流成分が有るめである。したがって、この直流成分
により変圧器が飽和するため運転を継続することは出来
ない。
【００２１】ここで、ＵＶ相系統電圧ＶＬＵＶは振幅が
１／√３の基本波と４次の高調波の和であり、基本波に
も高調波にも定常的には直流成分が含まれないからその
和にも直流成分が含まれない。従って、変圧器二次巻線
２Ａ〜２Ｄを同相にして、各変圧器にかかる電圧がバラ
ンスするように変換器３Ａ〜３Ｄの出力電圧を制御すれ
ば、各変圧器に直流成分を生じないように制御すること
ができる。
１／√３の基本波と４次の高調波の和であり、基本波に
も高調波にも定常的には直流成分が含まれないからその
和にも直流成分が含まれない。従って、変圧器二次巻線
２Ａ〜２Ｄを同相にして、各変圧器にかかる電圧がバラ
ンスするように変換器３Ａ〜３Ｄの出力電圧を制御すれ
ば、各変圧器に直流成分を生じないように制御すること
ができる。
【００２２】図１１は変圧器二次巻線２Ａ〜２Ｄの位相
を同相にしたときの出力電圧制御の動作を示す波形図で
ある。図において、ＶＬＵＶ、ＶＬＶＷ、ＶＬＷＵ、Ｒ
Ａ、ＴＨ、ＴＲＩＵＡ、ＣＶ、−ＣＶ、ＶＵＡ、ＶＵ
Ｂ、ＶＵＣ、ＶＵＤは図９と全く同様に制御されるので
説明は省略する。
を同相にしたときの出力電圧制御の動作を示す波形図で
ある。図において、ＶＬＵＶ、ＶＬＶＷ、ＶＬＷＵ、Ｒ
Ａ、ＴＨ、ＴＲＩＵＡ、ＣＶ、−ＣＶ、ＶＵＡ、ＶＵ
Ｂ、ＶＵＣ、ＶＵＤは図９と全く同様に制御されるので
説明は省略する。
【００２３】変換器３Ａ〜３ＤのＵ相出力電圧ＶＵＡ、
ＶＵＢ、ＶＵＣ、ＶＵＤはそれぞれ変圧器二次巻線２
Ａ、２Ｂ、２Ｃ、２ＤのＵ相に加わる。変圧器一次巻線
１と変圧器二次巻線２Ａ、２Ｂ、２Ｃ、２Ｄは同相であ
るから変圧器一次巻線１のＵ相にはＶＵＡ＋ＶＵＢ＋Ｖ
ＵＣ＋ＶＵＤの電圧が発生しＶＵで示すような台形波状
の電圧波形となる。従って、変圧器一次巻線１のＵ相と
Ｖ相の線間に発生する電圧はＶＵＶで示すような歪んだ
波形となる。
ＶＵＢ、ＶＵＣ、ＶＵＤはそれぞれ変圧器二次巻線２
Ａ、２Ｂ、２Ｃ、２ＤのＵ相に加わる。変圧器一次巻線
１と変圧器二次巻線２Ａ、２Ｂ、２Ｃ、２Ｄは同相であ
るから変圧器一次巻線１のＵ相にはＶＵＡ＋ＶＵＢ＋Ｖ
ＵＣ＋ＶＵＤの電圧が発生しＶＵで示すような台形波状
の電圧波形となる。従って、変圧器一次巻線１のＵ相と
Ｖ相の線間に発生する電圧はＶＵＶで示すような歪んだ
波形となる。
【００２４】
【発明が解決しようとする課題】以上述べたように、変
換器３Ａ、３Ｂ、３Ｃ、３Ｄの交流出力電圧を変圧器に
より直列に接続して運転する場合、地絡事故などにより
系統電圧の波形が歪むと変圧器にかかる電圧に直流成分
を生じるため、変圧器が飽和して運転を継続することが
出来なくなる。又、変圧器二次巻線２Ａ、２Ｂ。２Ｃ、
２Ｄの位相をずらした構成とした場合、変圧器二次巻線
が千鳥結線となり変圧器が複雑になると共に直流成分を
抑制する制御も複雑になる。また、変圧器二次巻線２
Ａ、２Ｂ、２Ｃ、２Ｄの位相を同相にした場合、変圧器
一次巻線１に発生する相電圧が台形波状になり波形歪み
が大きくなる。
換器３Ａ、３Ｂ、３Ｃ、３Ｄの交流出力電圧を変圧器に
より直列に接続して運転する場合、地絡事故などにより
系統電圧の波形が歪むと変圧器にかかる電圧に直流成分
を生じるため、変圧器が飽和して運転を継続することが
出来なくなる。又、変圧器二次巻線２Ａ、２Ｂ。２Ｃ、
２Ｄの位相をずらした構成とした場合、変圧器二次巻線
が千鳥結線となり変圧器が複雑になると共に直流成分を
抑制する制御も複雑になる。また、変圧器二次巻線２
Ａ、２Ｂ、２Ｃ、２Ｄの位相を同相にした場合、変圧器
一次巻線１に発生する相電圧が台形波状になり波形歪み
が大きくなる。
【００２５】本発明は、複数の変換器の交流出力電圧を
変圧器により直列に接続して運転する電力変換装置にお
いて、直列に接続される変圧器の一次巻線と二次巻線間
の位相を同相として変圧器の巻線を簡素化することを第
１の目的とする。又、上記の構成において変圧器の一次
巻線に発生する電圧が正弦波状になるように変換器を制
御することを第２の目的とする。更に、上記の構成にお
いて、変圧器の巻線にかかる電圧に直流成分を生じない
ように制御することを第３の目的とする。
変圧器により直列に接続して運転する電力変換装置にお
いて、直列に接続される変圧器の一次巻線と二次巻線間
の位相を同相として変圧器の巻線を簡素化することを第
１の目的とする。又、上記の構成において変圧器の一次
巻線に発生する電圧が正弦波状になるように変換器を制
御することを第２の目的とする。更に、上記の構成にお
いて、変圧器の巻線にかかる電圧に直流成分を生じない
ように制御することを第３の目的とする。
【００２６】
【課題を解決するための手段】前記第１の目的及び第２
の目的を達成するために、請求項１に記載の発明は、自
己消弧形スイッチング素子をブリッジ接続して成り、直
流を交流に変換する複数の単位変換器と、該複数の単位
変換器の交流端子にそれぞれの二次巻線が接続され、前
記二次巻線と同相なそれぞれの一次巻線を各相毎に直列
接続して出力を取出す複数の変圧器で構成された電力変
換装置において、前記直列接続された一次巻線が接続さ
れる交流系統電圧を検出し、この検出電圧に基づいて前
記直列接続された一次巻線が出力すべき相電圧の指令値
を演算する手段と、前記相電圧の指令値に基づいて前記
単位変換器の出力数の指令値を演算する手段と、前記単
位変換器の出力数の指令値から前記単位変換器の自己消
弧形スイッチング素子のオンオフの指令を演算する手段
を備えたことを特徴とするものである。
の目的を達成するために、請求項１に記載の発明は、自
己消弧形スイッチング素子をブリッジ接続して成り、直
流を交流に変換する複数の単位変換器と、該複数の単位
変換器の交流端子にそれぞれの二次巻線が接続され、前
記二次巻線と同相なそれぞれの一次巻線を各相毎に直列
接続して出力を取出す複数の変圧器で構成された電力変
換装置において、前記直列接続された一次巻線が接続さ
れる交流系統電圧を検出し、この検出電圧に基づいて前
記直列接続された一次巻線が出力すべき相電圧の指令値
を演算する手段と、前記相電圧の指令値に基づいて前記
単位変換器の出力数の指令値を演算する手段と、前記単
位変換器の出力数の指令値から前記単位変換器の自己消
弧形スイッチング素子のオンオフの指令を演算する手段
を備えたことを特徴とするものである。
【００２７】又、第１、第２及び第３の目的を達成する
ために請求項２に記載の発明は、自己消弧形スイッチン
グ素子をブリッジ接続して成り、直流を交流に変換する
複数の単位変換器と、該複数の単位変換器の交流端子に
それぞれの二次巻線が接続され、それぞれの一次巻線を
各相毎に直列接続して出力を取出す複数の変圧器で構成
された電力変換装置において、前記直列接続された一次
巻線が接続される交流系統電圧を検出し、この検出電圧
に基づいて前記直列接続された一次巻線が出力すべき相
電圧の指令値を演算する手段と、前記相電圧の指令値に
基づいて前記単位変換器の出力数の指令値を演算する手
段と、前記複数の変圧器の各相二次巻線に鎖交する磁束
に相当する量を検出する手段と、検出された各相二次巻
線に鎖交する磁束に相当する量の大小関係を判別する大
小比較手段と、該大小比較手段の出力と前記単位変換器
の出力数の指令値を演算する手段の出力に基づいて前記
単位変換器の自己消弧形スイッチング素子のオンオフの
指令を演算する手段を備えたことを特徴とするものであ
る。
ために請求項２に記載の発明は、自己消弧形スイッチン
グ素子をブリッジ接続して成り、直流を交流に変換する
複数の単位変換器と、該複数の単位変換器の交流端子に
それぞれの二次巻線が接続され、それぞれの一次巻線を
各相毎に直列接続して出力を取出す複数の変圧器で構成
された電力変換装置において、前記直列接続された一次
巻線が接続される交流系統電圧を検出し、この検出電圧
に基づいて前記直列接続された一次巻線が出力すべき相
電圧の指令値を演算する手段と、前記相電圧の指令値に
基づいて前記単位変換器の出力数の指令値を演算する手
段と、前記複数の変圧器の各相二次巻線に鎖交する磁束
に相当する量を検出する手段と、検出された各相二次巻
線に鎖交する磁束に相当する量の大小関係を判別する大
小比較手段と、該大小比較手段の出力と前記単位変換器
の出力数の指令値を演算する手段の出力に基づいて前記
単位変換器の自己消弧形スイッチング素子のオンオフの
指令を演算する手段を備えたことを特徴とするものであ
る。
【００２８】更に、請求項３に記載の発明は、請求項２
に記載の発明における複数の変圧器の各相二次巻線に鎖
交する磁束に相当する量を検出する手段を、それぞれの
変圧器の各相二次巻線に印加される電圧を検出する電圧
検出器と、該電圧検出器の出力を積分する積分器で構成
し、該積分器の出力から変圧器二次巻線に鎖交する磁束
に相当する量を得ることを特徴としたものである。
に記載の発明における複数の変圧器の各相二次巻線に鎖
交する磁束に相当する量を検出する手段を、それぞれの
変圧器の各相二次巻線に印加される電圧を検出する電圧
検出器と、該電圧検出器の出力を積分する積分器で構成
し、該積分器の出力から変圧器二次巻線に鎖交する磁束
に相当する量を得ることを特徴としたものである。
【００２９】又、請求項４に記載の発明は、請求項２に
記載の発明における複数の変圧器の各相二次巻線に鎖交
する磁束に相当する量を検出する手段として、それぞれ
の変圧器の二次巻線の磁路に設置した磁束センサーを用
いることを特徴としたものである。
記載の発明における複数の変圧器の各相二次巻線に鎖交
する磁束に相当する量を検出する手段として、それぞれ
の変圧器の二次巻線の磁路に設置した磁束センサーを用
いることを特徴としたものである。
【００３０】
【作用】請求項１の発明によれば、同相の複数の変圧器
一次巻線を介して直列に接続される複数の単位変換器の
出力電圧の和（図２のＶＵ）が、相電圧の指令値（図２
のＲＶＵ）に応じて階段状に追従するように制御される
ため、その基本波成分は相電圧の指令値（図２のＲＶ
Ｕ）に応じて正弦波状に制御することができる。
一次巻線を介して直列に接続される複数の単位変換器の
出力電圧の和（図２のＶＵ）が、相電圧の指令値（図２
のＲＶＵ）に応じて階段状に追従するように制御される
ため、その基本波成分は相電圧の指令値（図２のＲＶ
Ｕ）に応じて正弦波状に制御することができる。
【００３１】又、請求項２の発明によれば、同相の複数
の変圧器一次巻線を介して直列に接続される複数の単位
変換器の出力電圧の和（図２のＶＵ）が、相電圧の指令
値（図２のＲＶＵ）に応じて階段状に追従するように制
御されるため、その基本波成分は相電圧の指令値（図２
のＲＶＵ）に応じて正弦波状に制御することができると
共に、変圧器各相二次巻線に鎖交する磁束に相当する量
の大小関係を判別し、その大小関係に応じて変換器各相
電圧の正側の電圧時間積と負側の電圧時間積をほぼ等し
くなるように制御して、変圧器の巻線に直流成分を生じ
ないように制御することができる。
の変圧器一次巻線を介して直列に接続される複数の単位
変換器の出力電圧の和（図２のＶＵ）が、相電圧の指令
値（図２のＲＶＵ）に応じて階段状に追従するように制
御されるため、その基本波成分は相電圧の指令値（図２
のＲＶＵ）に応じて正弦波状に制御することができると
共に、変圧器各相二次巻線に鎖交する磁束に相当する量
の大小関係を判別し、その大小関係に応じて変換器各相
電圧の正側の電圧時間積と負側の電圧時間積をほぼ等し
くなるように制御して、変圧器の巻線に直流成分を生じ
ないように制御することができる。
【００３２】更に、請求項３の発明によれば、それぞれ
の変圧器の各相二次巻線に印加される電圧を検出する電
圧検出器の出力を積分する積分器で積分して変圧器二次
巻線に鎖交する磁束に相当する量を間接的に検出して請
求項２の発明の効果を得るようにしたものである。
の変圧器の各相二次巻線に印加される電圧を検出する電
圧検出器の出力を積分する積分器で積分して変圧器二次
巻線に鎖交する磁束に相当する量を間接的に検出して請
求項２の発明の効果を得るようにしたものである。
【００３３】また、請求項４の発明によれば、複数の変
圧器の各相二次巻線に鎖交する磁束に相当する量を、そ
れぞれの変圧器の二次巻線の磁路に磁束センサーを設置
して直接検出して請求項２の発明の効果を得るようにし
たものである。
圧器の各相二次巻線に鎖交する磁束に相当する量を、そ
れぞれの変圧器の二次巻線の磁路に磁束センサーを設置
して直接検出して請求項２の発明の効果を得るようにし
たものである。
【００３４】
【実施例】以下本発明の一実施例を図１の構成図を参照
して説明する。図において、１、２Ａ〜２Ｄ、３Ａ〜３
Ｄ、４〜８は従来の実施例の説明で既に述べたので説明
を省略する。但し本発明においては、変圧器二次巻線２
Ａ〜変圧器二次巻線２Ｄには千鳥巻線などの移相巻線は
なく、変圧器一次巻線１と変圧器二次巻線２Ａ〜変圧器
二次巻線２Ｄは同相とする。
して説明する。図において、１、２Ａ〜２Ｄ、３Ａ〜３
Ｄ、４〜８は従来の実施例の説明で既に述べたので説明
を省略する。但し本発明においては、変圧器二次巻線２
Ａ〜変圧器二次巻線２Ｄには千鳥巻線などの移相巻線は
なく、変圧器一次巻線１と変圧器二次巻線２Ａ〜変圧器
二次巻線２Ｄは同相とする。
【００３５】即ち、図７に示しているように、変圧器一
次巻線１のＵ相Ａは変圧器二次巻線２ＡのＵ相と結合
し、変圧器一次巻線１のＵ相Ｂは変圧器二次巻線２Ｂの
Ｕ相と結合し、変圧器一次巻線１のＵ相Ｃは変圧器二次
巻線２ＣのＵ相と結合し、変圧器一次巻線１のＵ相Ｄは
変圧器二次巻線２ＤのＵ相と結合している。Ｖ相、Ｗ相
についても同様である。このようにして、変圧器二次巻
線２Ａ〜変圧器二次巻線２Ｄの各相の電圧の和が変圧器
一次巻線１の各相に発生するものとする。
次巻線１のＵ相Ａは変圧器二次巻線２ＡのＵ相と結合
し、変圧器一次巻線１のＵ相Ｂは変圧器二次巻線２Ｂの
Ｕ相と結合し、変圧器一次巻線１のＵ相Ｃは変圧器二次
巻線２ＣのＵ相と結合し、変圧器一次巻線１のＵ相Ｄは
変圧器二次巻線２ＤのＵ相と結合している。Ｖ相、Ｗ相
についても同様である。このようにして、変圧器二次巻
線２Ａ〜変圧器二次巻線２Ｄの各相の電圧の和が変圧器
一次巻線１の各相に発生するものとする。
【００３６】また、図において、９は系統電圧、１０は
系統電圧９の線間電圧を検出する電圧検出器、１１は線
間電圧→相電圧変換回路、１２は電流制御回路で変換器
３Ａ〜３Ｄの出力電流を制御する。１３〜１５は加算器
で線間電圧→相電圧変換回路１１と電流制御回路１２の
出力を加算する。１６〜１８は電圧指令値演算回路、１
９〜２１は出力数演算回路、２２〜２４は論理回路、２
５はゲートパルス発生回路で変換機３Ａ〜３Ｄを構成す
るＧＴＯをオンオフするゲートパルスを発生する。
系統電圧９の線間電圧を検出する電圧検出器、１１は線
間電圧→相電圧変換回路、１２は電流制御回路で変換器
３Ａ〜３Ｄの出力電流を制御する。１３〜１５は加算器
で線間電圧→相電圧変換回路１１と電流制御回路１２の
出力を加算する。１６〜１８は電圧指令値演算回路、１
９〜２１は出力数演算回路、２２〜２４は論理回路、２
５はゲートパルス発生回路で変換機３Ａ〜３Ｄを構成す
るＧＴＯをオンオフするゲートパルスを発生する。
【００３７】図２は図１の作用を説明するための波形図
である。以下、図１、図２を参照して本発明の作用を説
明する。図２のＶＬＵＶ、ＶＬＶＷ、ＶＬＷＵは電圧検
出器１０で検出される系統の線間電圧である。線間電圧
→相電圧変換回路１１は下式の演算を行い線間電圧ＶＬ
ＵＶ、ＶＬＶＷ、ＶＬＷＵを相電圧ＶＬＵ、ＶＬＶ、Ｖ
ＬＷに変換する。
である。以下、図１、図２を参照して本発明の作用を説
明する。図２のＶＬＵＶ、ＶＬＶＷ、ＶＬＷＵは電圧検
出器１０で検出される系統の線間電圧である。線間電圧
→相電圧変換回路１１は下式の演算を行い線間電圧ＶＬ
ＵＶ、ＶＬＶＷ、ＶＬＷＵを相電圧ＶＬＵ、ＶＬＶ、Ｖ
ＬＷに変換する。
【００３８】
【数７】ＶＬＵ＝（２×ＶＬＵＶ＋ＶＬＶＷ）÷３ ＶＬＶ＝（２×ＶＬＶＷ＋ＶＬＷＵ）÷３ ＶＬＷ＝（２×ＶＬＷＵ＋ＶＬＵＶ）÷３ 線間電圧→相電圧変換回路１１の出力ＶＬＵ、ＶＬＶ、
ＶＬＷと電流制御回路１２の出力は加算器１３、加算器
１４、加算器１５により加算されるが、以下、説明を分
り易くするため電流制御回路１２の出力を零と仮定す
る。即ち、変換器３Ａ〜３Ｄが系統電圧９に等しい電圧
を発生し出力電流が零の状態について説明する。従っ
て、加算器１３の出力はＶＬＵに等しい。この信号を電
圧指令演算回路１６に入力しその出力に図２のＲＶＵで
示す波形のＵ相電圧の指令値を得る。この信号を出力数
演算回路１９に入力しその出力にＲＶＵＸで示す階段状
の波形のＵ相出力数信号を得る。ＲＶＵＸの階段の数は
変換器の直列数に等しくこの場合は４である。出力数演
算回路１９の動作は以下の通りである。
ＶＬＷと電流制御回路１２の出力は加算器１３、加算器
１４、加算器１５により加算されるが、以下、説明を分
り易くするため電流制御回路１２の出力を零と仮定す
る。即ち、変換器３Ａ〜３Ｄが系統電圧９に等しい電圧
を発生し出力電流が零の状態について説明する。従っ
て、加算器１３の出力はＶＬＵに等しい。この信号を電
圧指令演算回路１６に入力しその出力に図２のＲＶＵで
示す波形のＵ相電圧の指令値を得る。この信号を出力数
演算回路１９に入力しその出力にＲＶＵＸで示す階段状
の波形のＵ相出力数信号を得る。ＲＶＵＸの階段の数は
変換器の直列数に等しくこの場合は４である。出力数演
算回路１９の動作は以下の通りである。
【００３９】
【数８】 −０．５＜ＲＶＵ＜０．５ のときＲＶＵＸ＝０ ０．５≦ＲＶＵ＜１．５ のときＲＶＵＸ＝１ １．５≦ＲＶＵ＜２．５ のときＲＶＵＸ＝２ ２．５≦ＲＶＵ＜３．５ のときＲＶＵＸ＝３ ３．５≦ＲＶＵ のときＲＶＵＸ＝４ −０．５≧ＲＶＵ＜−１．５ のときＲＶＵＸ＝−１ −１．５≧ＲＶＵ＜−２．５ のときＲＶＵＸ＝−２ −２．５≧ＲＶＵ＜−３．５ のときＲＶＵＸ＝−３ −３．５≧ＲＶＵ のときＲＶＵＸ＝−４ 出力数演算回路１９の出力を論理回路２２に入力し、そ
の出力に変換器３ＡのＵ相制御信号ＶＵＡＸ、変換器３
ＢのＵ相制御信号ＶＵＢＸ、変換器３ＣのＵ相制御信号
ＶＵＣＸ、変換器３ＤのＵ相制御信号ＶＵＤＸを得る。
論理回路２２の動作は以下の通りである。
の出力に変換器３ＡのＵ相制御信号ＶＵＡＸ、変換器３
ＢのＵ相制御信号ＶＵＢＸ、変換器３ＣのＵ相制御信号
ＶＵＣＸ、変換器３ＤのＵ相制御信号ＶＵＤＸを得る。
論理回路２２の動作は以下の通りである。
【００４０】ＲＶＵＸが正でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが０ならＶＵＡＸを１にする。もしＶＵＡＸが１でＶ
ＵＢＸが０ならＶＵＢＸを１にする。もしＶＵＡＸとＶ
ＵＢＸが１でＶＵＣＸが０ならＶＵＣＸを１にする。も
しＶＵＡＸとＶＵＢＸとＶＵＣＸが１でＶＵＤＸが０な
らＶＵＤＸを１にする。以上の動作をＲＶＵＸとＶＵＡ
Ｘ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り
返す。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが０ならＶＵＡＸを１にする。もしＶＵＡＸが１でＶ
ＵＢＸが０ならＶＵＢＸを１にする。もしＶＵＡＸとＶ
ＵＢＸが１でＶＵＣＸが０ならＶＵＣＸを１にする。も
しＶＵＡＸとＶＵＢＸとＶＵＣＸが１でＶＵＤＸが０な
らＶＵＤＸを１にする。以上の動作をＲＶＵＸとＶＵＡ
Ｘ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り
返す。
【００４１】ＲＶＵＸが正でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが１ならＶＵＡＸを０にする。もしＶＵＡＸが０でＶ
ＵＢＸが１ならＶＵＢＸを０にする。もしＶＵＡＸとＶ
ＵＢＸが０でＶＵＣＸが１ならＶＵＣＸを０にする。も
しＶＵＡＸとＶＵＢＸとＶＵＣＸが０でＶＵＤＸが１な
らＶＵＤＸを０にする。以上の動作をＲＶＵＸとＶＵＡ
Ｘ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り
返す。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが１ならＶＵＡＸを０にする。もしＶＵＡＸが０でＶ
ＵＢＸが１ならＶＵＢＸを０にする。もしＶＵＡＸとＶ
ＵＢＸが０でＶＵＣＸが１ならＶＵＣＸを０にする。も
しＶＵＡＸとＶＵＢＸとＶＵＣＸが０でＶＵＤＸが１な
らＶＵＤＸを０にする。以上の動作をＲＶＵＸとＶＵＡ
Ｘ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り
返す。
【００４２】ＲＶＵＸが負でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが０ならＶＵＡＸを−１にする。もしＶＵＡＸが−１
でＶＵＢＸが０ならＶＵＢＸを−１にする。もしＶＵＡ
ＸとＶＵＢＸが−１でＶＵＣＸが０ならＶＵＣＸを−１
にする。もしＶＵＡＸとＶＵＢＸとＶＵＣＸが−１でＶ
ＵＤＸが０ならＶＵＤＸを−１にする。以上の動作をＲ
ＶＵＸとＶＵＡＸ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一
致するまで繰り返す。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが０ならＶＵＡＸを−１にする。もしＶＵＡＸが−１
でＶＵＢＸが０ならＶＵＢＸを−１にする。もしＶＵＡ
ＸとＶＵＢＸが−１でＶＵＣＸが０ならＶＵＣＸを−１
にする。もしＶＵＡＸとＶＵＢＸとＶＵＣＸが−１でＶ
ＵＤＸが０ならＶＵＤＸを−１にする。以上の動作をＲ
ＶＵＸとＶＵＡＸ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一
致するまで繰り返す。
【００４３】ＲＶＵＸが負でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが−１ならＶＵＡＸを０にする。もしＶＵＡＸが０で
ＶＵＢＸが−１ならＶＵＢＸを０にする。もしＶＵＡＸ
とＶＵＢＸが０でＶＵＣＸが−１ならＶＵＣＸを０にす
る。もしＶＵＡＸとＶＵＢＸとＶＵＣＸが０でＶＵＤＸ
が−１ならＶＵＤＸを０にする。以上の動作をＲＶＵＸ
とＶＵＡＸ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致する
まで繰り返す。以上の動作による波形を図２に示す。即
ち、 時刻ｔ1 でＶＵＡＸが１になり 時刻ｔ2 でＶＵＢＸが１になり 時刻ｔ3 でＶＵＣＸが１になり 時刻ｔ4 でＶＵＤＸが１になり 時刻ｔ5 でＶＵＡＸが０になり 時刻ｔ6 でＶＵＢＸが０になり 時刻ｔ7 でＶＵＡＸが０になり 時刻ｔ8 でＶＵＢＸが０になる。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが−１ならＶＵＡＸを０にする。もしＶＵＡＸが０で
ＶＵＢＸが−１ならＶＵＢＸを０にする。もしＶＵＡＸ
とＶＵＢＸが０でＶＵＣＸが−１ならＶＵＣＸを０にす
る。もしＶＵＡＸとＶＵＢＸとＶＵＣＸが０でＶＵＤＸ
が−１ならＶＵＤＸを０にする。以上の動作をＲＶＵＸ
とＶＵＡＸ＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致する
まで繰り返す。以上の動作による波形を図２に示す。即
ち、 時刻ｔ1 でＶＵＡＸが１になり 時刻ｔ2 でＶＵＢＸが１になり 時刻ｔ3 でＶＵＣＸが１になり 時刻ｔ4 でＶＵＤＸが１になり 時刻ｔ5 でＶＵＡＸが０になり 時刻ｔ6 でＶＵＢＸが０になり 時刻ｔ7 でＶＵＡＸが０になり 時刻ｔ8 でＶＵＢＸが０になる。
【００４４】この様に、ＶＵＡＸ、ＶＵＢＸ、ＶＵＣ
Ｘ、ＶＵＤＸの順で１になり、ＶＵＡＸ、ＶＵＢＸ、Ｖ
ＵＣＸ、ＶＵＤＸの順で０になる。このＶＵＡＸ、ＶＵ
ＢＸ、ＶＵＣＸ、ＶＵＤＸの信号をゲートパルス発生回
路に入力し変換器３Ａ〜３ＤのＧＴＯをオンオフ制御す
る。例えば、ＶＵＡＸが１のときＧＴＯ５とＧＴＯ８を
オンすれば変換器３ＡのＵ相には正の電圧ＶＵＡが発生
する。次にＶＵＡＸが０になったときＧＴＯＧＴＯ５を
オフしてＧＴＯ７をオンすればＶＵＡは０になる。次に
ＶＵＡＸが−１になったときＧＴＯ８をオフしてＧＴＯ
６をオンすればＶＵＡは負の電圧となる。次に、ＶＵＡ
Ｘが０になったときＧＴＯ７をオフしてＧＴＯ５をオン
すればＶＵＡは０になる。同様にして変換器３Ｂ、変換
器３Ｃ、変換器３ＤのＵ相にはＶＵＢ、ＶＵＣ、ＶＵＤ
が発生する。変圧器一次巻線１のＵ相にはＶＵＡ、ＶＵ
Ｂ、ＶＵＣ、ＶＵＤの和の電圧ＶＵが発生する。Ｖ相は
Ｕ相に対して１２０°位相が遅れて同様に動作し、Ｗ相
はＵ相に対して２４０°位相が遅れて同様に動作する。
ＶＵＶは変圧器一次巻線１のＵ相とＶ相の間に発生する
線間電圧である。ＶＵＶはＶＬＵＶと基本波が等しい正
弦波状の電圧なる。
Ｘ、ＶＵＤＸの順で１になり、ＶＵＡＸ、ＶＵＢＸ、Ｖ
ＵＣＸ、ＶＵＤＸの順で０になる。このＶＵＡＸ、ＶＵ
ＢＸ、ＶＵＣＸ、ＶＵＤＸの信号をゲートパルス発生回
路に入力し変換器３Ａ〜３ＤのＧＴＯをオンオフ制御す
る。例えば、ＶＵＡＸが１のときＧＴＯ５とＧＴＯ８を
オンすれば変換器３ＡのＵ相には正の電圧ＶＵＡが発生
する。次にＶＵＡＸが０になったときＧＴＯＧＴＯ５を
オフしてＧＴＯ７をオンすればＶＵＡは０になる。次に
ＶＵＡＸが−１になったときＧＴＯ８をオフしてＧＴＯ
６をオンすればＶＵＡは負の電圧となる。次に、ＶＵＡ
Ｘが０になったときＧＴＯ７をオフしてＧＴＯ５をオン
すればＶＵＡは０になる。同様にして変換器３Ｂ、変換
器３Ｃ、変換器３ＤのＵ相にはＶＵＢ、ＶＵＣ、ＶＵＤ
が発生する。変圧器一次巻線１のＵ相にはＶＵＡ、ＶＵ
Ｂ、ＶＵＣ、ＶＵＤの和の電圧ＶＵが発生する。Ｖ相は
Ｕ相に対して１２０°位相が遅れて同様に動作し、Ｗ相
はＵ相に対して２４０°位相が遅れて同様に動作する。
ＶＵＶは変圧器一次巻線１のＵ相とＶ相の間に発生する
線間電圧である。ＶＵＶはＶＬＵＶと基本波が等しい正
弦波状の電圧なる。
【００４５】図１と同一部に同一記号を付して示す図３
は本発明の他の実施例を示す構成図である。図におい
て、２６は変圧器二次巻線２Ａ〜変圧器二次巻線２Ｄの
各巻線に印加される電圧を検出する電圧検出器、２７、
２８、２９は変圧器二次巻線２Ａ〜変圧器二次巻線２Ｄ
の各々の巻線に印加される電圧が相毎にバランスする様
に制御するバランス制御回路である。
は本発明の他の実施例を示す構成図である。図におい
て、２６は変圧器二次巻線２Ａ〜変圧器二次巻線２Ｄの
各巻線に印加される電圧を検出する電圧検出器、２７、
２８、２９は変圧器二次巻線２Ａ〜変圧器二次巻線２Ｄ
の各々の巻線に印加される電圧が相毎にバランスする様
に制御するバランス制御回路である。
【００４６】図４はバランス制御回路２７の構成図であ
る。図において、１９、２６、２７は図３の同一記号と
同一である。３０〜３３は変圧器二次巻線２Ａ〜変圧器
二次巻線２ＤのＵ相に印加される電圧を積分する積分
器、３４は積分器３０〜積分器３３の出力の大きさの順
序を検出する大小比較回路、３５は出力数演算回路１９
と大小比較回路３４の出力によりＧＴＯ５〜８のオンオ
フ状態を制御する論理回路である。Ｖ相、Ｗ相も同様に
構成される。
る。図において、１９、２６、２７は図３の同一記号と
同一である。３０〜３３は変圧器二次巻線２Ａ〜変圧器
二次巻線２ＤのＵ相に印加される電圧を積分する積分
器、３４は積分器３０〜積分器３３の出力の大きさの順
序を検出する大小比較回路、３５は出力数演算回路１９
と大小比較回路３４の出力によりＧＴＯ５〜８のオンオ
フ状態を制御する論理回路である。Ｖ相、Ｗ相も同様に
構成される。
【００４７】図５は本発明の他の実施例の動作を説明す
るための波形図である。図３と、図５において、出力数
演算回路１９〜出力数演算回路２１までの回路構成と作
用は図１、図２と同一であるので説明は省略する。出力
数演算回路１９の出力にはＲＶＵＸで示す階段状の波形
のＵ相出力数信号を得る。ＶＵＡは変圧器二次巻線２Ａ
のＵ相にかかる電圧である。この電圧を電圧検出器２６
で検出して積分器ＵＡで積分しその出力にＦＵＡを得
る。変圧器二次巻線２ＢのＵ相にかかる電圧ＶＵＢを積
分器ＵＢで積分しその出力にＦＵＢを得る。変圧器二次
巻線２ＣのＵ相にかかる電圧ＶＵＣを積分器ＵＣで積分
しその出力にＦＵＣを得る。変圧器二次巻線２ＤのＵ相
にかかる電圧ＶＵＤを積分器ＵＤで積分しその出力にＦ
ＵＤを得る。積分器ＵＡの出力ＦＵＡ、積分器ＵＢの出
力ＦＵＢ、積分器ＵＣの出力ＦＵＣ、積分器ＵＤの出力
ＦＵＤを大小比較回路３４に入力して大小関係を判定す
る。出力数演算回路１９の出力と大小比較回路３４の出
力を論理回路３５に入力しその出力に変換器３ＡのＵ相
制御信号ＶＵＡＸ、変換器３ＢのＵ相制御信号ＶＵＢ
Ｘ、変換器３ＣのＵ相制御信号ＶＵＣＸ、変換器３Ｄの
Ｕ相制御信号ＶＵＤＸを得る。論理回路の動作は以下の
通りである。
るための波形図である。図３と、図５において、出力数
演算回路１９〜出力数演算回路２１までの回路構成と作
用は図１、図２と同一であるので説明は省略する。出力
数演算回路１９の出力にはＲＶＵＸで示す階段状の波形
のＵ相出力数信号を得る。ＶＵＡは変圧器二次巻線２Ａ
のＵ相にかかる電圧である。この電圧を電圧検出器２６
で検出して積分器ＵＡで積分しその出力にＦＵＡを得
る。変圧器二次巻線２ＢのＵ相にかかる電圧ＶＵＢを積
分器ＵＢで積分しその出力にＦＵＢを得る。変圧器二次
巻線２ＣのＵ相にかかる電圧ＶＵＣを積分器ＵＣで積分
しその出力にＦＵＣを得る。変圧器二次巻線２ＤのＵ相
にかかる電圧ＶＵＤを積分器ＵＤで積分しその出力にＦ
ＵＤを得る。積分器ＵＡの出力ＦＵＡ、積分器ＵＢの出
力ＦＵＢ、積分器ＵＣの出力ＦＵＣ、積分器ＵＤの出力
ＦＵＤを大小比較回路３４に入力して大小関係を判定す
る。出力数演算回路１９の出力と大小比較回路３４の出
力を論理回路３５に入力しその出力に変換器３ＡのＵ相
制御信号ＶＵＡＸ、変換器３ＢのＵ相制御信号ＶＵＢ
Ｘ、変換器３ＣのＵ相制御信号ＶＵＣＸ、変換器３Ｄの
Ｕ相制御信号ＶＵＤＸを得る。論理回路の動作は以下の
通りである。
【００４８】ＲＶＵＸが正でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが０なら （ＶＵＢＸ＝１ ＯＲ （ＦＵＡ≦ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝１ ＯＲ（ＦＵＡ≦ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝１ ＯＲ （ＦＵＡ≦ＦＵＤ））のときＶＵＡ
Ｘを１にする。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡ
Ｘが０なら （ＶＵＢＸ＝１ ＯＲ （ＦＵＡ≦ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝１ ＯＲ（ＦＵＡ≦ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝１ ＯＲ （ＦＵＡ≦ＦＵＤ））のときＶＵＡ
Ｘを１にする。
【００４９】もしＶＵＢＸが０なら （ＶＵＣＸ＝１ ＯＲ （ＦＵＢ≦ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝１ ＯＲ（ＦＵＢ≦ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝１ ＯＲ （ＦＵＢ≦ＦＵＡ））のときＶＵＢ
Ｘを１にする。
（ＶＵＤＸ＝１ ＯＲ（ＦＵＢ≦ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝１ ＯＲ （ＦＵＢ≦ＦＵＡ））のときＶＵＢ
Ｘを１にする。
【００５０】もしＶＵＣＸが０なら （ＶＵＤＸ＝１ ＯＲ （ＦＵＣ≦ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝１ ＯＲ（ＦＵＣ≦ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝１ ＯＲ （ＦＵＣ≦ＦＵＢ））のときＶＵＣ
Ｘを１にする。
（ＶＵＡＸ＝１ ＯＲ（ＦＵＣ≦ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝１ ＯＲ （ＦＵＣ≦ＦＵＢ））のときＶＵＣ
Ｘを１にする。
【００５１】もしＶＵＤＸが０なら （ＶＵＡＸ＝１ ＯＲ （ＦＵＤ≦ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝１ ＯＲ（ＦＵＤ≦ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝１ ＯＲ （ＦＵＤ≦ＦＵＣ））のときＶＵＤ
Ｘを１にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
（ＶＵＢＸ＝１ ＯＲ（ＦＵＤ≦ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝１ ＯＲ （ＦＵＤ≦ＦＵＣ））のときＶＵＤ
Ｘを１にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
【００５２】ＲＶＵＸが正でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが１なら （ＶＵＢＸ＝０ ＯＲ （ＦＵＡ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝０ ＯＲ（ＦＵＡ≧ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝０ ＯＲ （ＦＵＡ≧ＦＵＤ））のときＶＵＡ
Ｘを０にする。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが１なら （ＶＵＢＸ＝０ ＯＲ （ＦＵＡ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝０ ＯＲ（ＦＵＡ≧ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝０ ＯＲ （ＦＵＡ≧ＦＵＤ））のときＶＵＡ
Ｘを０にする。
【００５３】もしＶＵＢＸが１なら （ＶＵＣＸ＝０ ＯＲ （ＦＵＢ≧ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝０ ＯＲ（ＦＵＢ≧ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝０ ＯＲ （ＦＵＢ≧ＦＵＡ））のときＶＵＢ
Ｘを０にする。
（ＶＵＤＸ＝０ ＯＲ（ＦＵＢ≧ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝０ ＯＲ （ＦＵＢ≧ＦＵＡ））のときＶＵＢ
Ｘを０にする。
【００５４】もしＶＵＣＸが１なら （ＶＵＤＸ＝０ ＯＲ （ＦＵＣ≧ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝０ ＯＲ（ＦＵＣ≧ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝０ ＯＲ （ＦＵＣ≧ＦＵＢ））のときＶＵＣ
Ｘを０にする。
（ＶＵＡＸ＝０ ＯＲ（ＦＵＣ≧ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝０ ＯＲ （ＦＵＣ≧ＦＵＢ））のときＶＵＣ
Ｘを０にする。
【００５５】もしＶＵＤＸが１なら （ＶＵＡＸ＝０ ＯＲ （ＦＵＤ≧ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝０ ＯＲ（ＦＵＤ≧ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝０ ＯＲ （ＦＵＤ≧ＦＵＣ））のときＶＵＤ
Ｘを０にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
（ＶＵＢＸ＝０ ＯＲ（ＦＵＤ≧ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝０ ＯＲ （ＦＵＤ≧ＦＵＣ））のときＶＵＤ
Ｘを０にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
【００５６】ＲＶＵＸが負でＲＶＵＸがＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが０なら （ＶＵＢＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＤ））のときＶ
ＵＡＸを−１にする。
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸより小さいとき、もしＶＵＡ
Ｘが０なら （ＶＵＢＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝−１ ＯＲ（ＦＵＡ≧ＦＵＤ））のときＶ
ＵＡＸを−１にする。
【００５７】もしＶＵＢＸが０なら （ＶＵＣＸ＝−１ ＯＲ（ＦＵＢ≧ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝−１ ＯＲ（ＦＵＢ≧ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝−１ ＯＲ（ＦＵＢ≧ＦＵＡ））のときＶ
ＵＢＸを−１にする。
（ＶＵＤＸ＝−１ ＯＲ（ＦＵＢ≧ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝−１ ＯＲ（ＦＵＢ≧ＦＵＡ））のときＶ
ＵＢＸを−１にする。
【００５８】もしＶＵＣＸが０なら （ＶＵＤＸ＝−１ ＯＲ（ＦＵＣ≧ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝−１ ＯＲ（ＦＵＣ≧ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝−１ ＯＲ（ＦＵＣ≧ＦＵＢ））のときＶ
ＵＣＸを−１にする。
（ＶＵＡＸ＝−１ ＯＲ（ＦＵＣ≧ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝−１ ＯＲ（ＦＵＣ≧ＦＵＢ））のときＶ
ＵＣＸを−１にする。
【００５９】もしＶＵＤＸが０なら （ＶＵＡＸ＝−１ ＯＲ（ＦＵＤ≧ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝−１ ＯＲ（ＦＵＤ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝−１ ＯＲ（ＦＵＤ≧ＦＵＣ））のときＶ
ＵＣＸを−１にする。以上の動作をＲＶＵＸとＶＵＡＸ
＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返
す。ＲＶＵＸが負でＲＶＵＸがＶＵＡＸ＋ＶＵＢＸ＋Ｖ
ＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡＸが−１
なら （ＶＵＢＸ＝０ ＯＲ （ＦＵＡ≦ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝０ ＯＲ（ＦＵＡ≦ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝０ ＯＲ（ＦＵＡ≦ＦＵＤ））のときＶＵＡＸ
を０にする。
（ＶＵＢＸ＝−１ ＯＲ（ＦＵＤ≧ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝−１ ＯＲ（ＦＵＤ≧ＦＵＣ））のときＶ
ＵＣＸを−１にする。以上の動作をＲＶＵＸとＶＵＡＸ
＋ＶＵＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返
す。ＲＶＵＸが負でＲＶＵＸがＶＵＡＸ＋ＶＵＢＸ＋Ｖ
ＵＣＸ＋ＶＵＤＸより大きいとき、もしＶＵＡＸが−１
なら （ＶＵＢＸ＝０ ＯＲ （ＦＵＡ≦ＦＵＢ））ＡＮＤ
（ＶＵＣＸ＝０ ＯＲ（ＦＵＡ≦ＦＵＣ））ＡＮＤ（Ｖ
ＵＤＸ＝０ ＯＲ（ＦＵＡ≦ＦＵＤ））のときＶＵＡＸ
を０にする。
【００６０】もしＶＵＢＸが−１なら （ＶＵＣＸ＝０ ＯＲ （ＦＵＢ≦ＦＵＣ））ＡＮＤ
（ＶＵＤＸ＝０ ＯＲ（ＦＵＢ≦ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝０ ＯＲ （ＦＵＢ≦ＦＵＡ））のときＶＵＢ
Ｘを０にする。
（ＶＵＤＸ＝０ ＯＲ（ＦＵＢ≦ＦＵＤ））ＡＮＤ（Ｖ
ＵＡＸ＝０ ＯＲ （ＦＵＢ≦ＦＵＡ））のときＶＵＢ
Ｘを０にする。
【００６１】もしＶＵＣＸが−１なら （ＶＵＤＸ＝０ ＯＲ （ＦＵＣ≦ＦＵＤ））ＡＮＤ
（ＶＵＡＸ＝０ ＯＲ（ＦＵＣ≦ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝０ ＯＲ （ＦＵＣ≦ＦＵＢ））のときＶＵＣ
Ｘを０にする。
（ＶＵＡＸ＝０ ＯＲ（ＦＵＣ≦ＦＵＡ））ＡＮＤ（Ｖ
ＵＢＸ＝０ ＯＲ （ＦＵＣ≦ＦＵＢ））のときＶＵＣ
Ｘを０にする。
【００６２】もしＶＵＤＸが−１なら （ＶＵＡＸ＝０ ＯＲ （ＦＵＤ≦ＦＵＡ））ＡＮＤ
（ＶＵＢＸ＝０ ＯＲ（ＦＵＤ≦ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝０ ＯＲ （ＦＵＤ≦ＦＵＣ））のときＶＵＤ
Ｘを０にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
（ＶＵＢＸ＝０ ＯＲ（ＦＵＤ≦ＦＵＢ））ＡＮＤ（Ｖ
ＵＣＸ＝０ ＯＲ （ＦＵＤ≦ＦＵＣ））のときＶＵＤ
Ｘを０にする。以上の動作をＲＶＵＸとＶＵＡＸ＋ＶＵ
ＢＸ＋ＶＵＣＸ＋ＶＵＤＸが一致するまで繰り返す。
【００６３】以上の動作による波形を図５に示す。即
ち、時刻ｔ10でＲＶＵＸが１になると、このときＦＵＣ
が最も小さいからＶＵＣＸが１になりＶＵＣＸが正の電
圧となる。
ち、時刻ｔ10でＲＶＵＸが１になると、このときＦＵＣ
が最も小さいからＶＵＣＸが１になりＶＵＣＸが正の電
圧となる。
【００６４】時刻ｔ11でＲＶＵＸが２になると、このと
きＶＵＡＸ、ＶＵＢＸ、ＶＵＤＸが０でＦＵＡ、ＦＵ
Ｂ、ＦＵＤのうちＦＵＤが最も小さいからＶＵＤＸが１
になりＶＵＤが正の電圧となる。
きＶＵＡＸ、ＶＵＢＸ、ＶＵＤＸが０でＦＵＡ、ＦＵ
Ｂ、ＦＵＤのうちＦＵＤが最も小さいからＶＵＤＸが１
になりＶＵＤが正の電圧となる。
【００６５】時刻ｔ12でＲＶＵＸが３になると、このと
きＶＵＡＸ、ＶＵＢＸが０でＦＵＡよりＦＵＢが小さい
からＶＵＢＸが１になりＶＵＢが正の電圧となる。時刻
ｔ13でＲＶＵＸが４になると、このときＶＵＡＸのみが
０であるからＶＵＡＸが１になりＶＵＡが正の電圧とな
る。
きＶＵＡＸ、ＶＵＢＸが０でＦＵＡよりＦＵＢが小さい
からＶＵＢＸが１になりＶＵＢが正の電圧となる。時刻
ｔ13でＲＶＵＸが４になると、このときＶＵＡＸのみが
０であるからＶＵＡＸが１になりＶＵＡが正の電圧とな
る。
【００６６】時刻ｔ14でＲＶＵＸが３になると、このと
きＦＵＢが最も大きいからＶＵＢＸが０になりＶＵＢが
０になる。以下同様にして、ＦＵＡ、ＦＵＢ、ＦＵＣ、
ＦＵＤがバランスするように制御されるため、図５から
分るように、ＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤの正側の
電圧時間積と負側の電圧時間積がほぼ等しくなるため、
ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤがドリフトしたり発散
したりすることはない。
きＦＵＢが最も大きいからＶＵＢＸが０になりＶＵＢが
０になる。以下同様にして、ＦＵＡ、ＦＵＢ、ＦＵＣ、
ＦＵＤがバランスするように制御されるため、図５から
分るように、ＶＵＡ、ＶＵＢ、ＶＵＣ、ＶＵＤの正側の
電圧時間積と負側の電圧時間積がほぼ等しくなるため、
ＦＵＡ、ＦＵＢ、ＦＵＣ、ＦＵＤがドリフトしたり発散
したりすることはない。
【００６７】又、時刻ｔ9 の時点で系統のＶ相とＷ相の
２線が地絡して図１０と同様に系統電圧が大幅に歪んだ
状態でも、変換器が発生するＵＶ相間電圧ＶＵＶは系統
のＵＶ相線間電圧ＶＬＵＶに良く追従した波形となり、
従って、系統の地絡事故時も変圧器が直流成分によって
飽和することなく、かつ系統電圧の急変に変換器の出力
電圧が良好に追従するから過電流を発生することもなく
変換器の運転を継続することができる。
２線が地絡して図１０と同様に系統電圧が大幅に歪んだ
状態でも、変換器が発生するＵＶ相間電圧ＶＵＶは系統
のＵＶ相線間電圧ＶＬＵＶに良く追従した波形となり、
従って、系統の地絡事故時も変圧器が直流成分によって
飽和することなく、かつ系統電圧の急変に変換器の出力
電圧が良好に追従するから過電流を発生することもなく
変換器の運転を継続することができる。
【００６８】以上の説明では、一例として４台の変換器
を変圧器を介して直列に接続して運転する場合について
説明したが、４台以外の複数の変換器を変圧器を介して
直列に接続して運転する場合についても同様に実施出来
る。又、一例としてＧＴＯをブリッジ接続して変換器を
構成する場合について説明したが、ＧＴＯ以外の自己消
弧形スイッチング素子をブリッジ接続して構成しても良
い。又、変圧器二次巻線に鎖交する磁束に相当する量を
検出する手段として、変圧器二次巻線に印加される電圧
を検出してこれを積分する場合について説明したが、磁
路に磁束センサを設置する等他の手段を用いても良い。
を変圧器を介して直列に接続して運転する場合について
説明したが、４台以外の複数の変換器を変圧器を介して
直列に接続して運転する場合についても同様に実施出来
る。又、一例としてＧＴＯをブリッジ接続して変換器を
構成する場合について説明したが、ＧＴＯ以外の自己消
弧形スイッチング素子をブリッジ接続して構成しても良
い。又、変圧器二次巻線に鎖交する磁束に相当する量を
検出する手段として、変圧器二次巻線に印加される電圧
を検出してこれを積分する場合について説明したが、磁
路に磁束センサを設置する等他の手段を用いても良い。
【００６９】なお、前述の説明は、説明を分り易くする
ため電流制御回路１２の出力を零と仮定し、その結果、
図２の系統電圧ＶＬＵＶと変換器３Ａ〜３Ｄの合成電圧
ＶＵＶの基本波が等しく出力電流が零の場合を述べてい
るが、電流制御回路１２を活かせば、Ｕ相電圧の指令値
ＲＶＵにリプルが重畳しＰＷＭの回数が多くなる。
ため電流制御回路１２の出力を零と仮定し、その結果、
図２の系統電圧ＶＬＵＶと変換器３Ａ〜３Ｄの合成電圧
ＶＵＶの基本波が等しく出力電流が零の場合を述べてい
るが、電流制御回路１２を活かせば、Ｕ相電圧の指令値
ＲＶＵにリプルが重畳しＰＷＭの回数が多くなる。
【００７０】図６は、変換器３Ａ〜３Ｄの合成電圧ＶＵ
に対して９０°遅れの電流ＩＵを流した場合の波形図で
ある。この図からも分かるように、変換器３Ａ〜３Ｄの
ＰＷＭ回数が増加しても正側の電圧時間積と負側の電圧
時間積がほぼ等しくなるように制御されるため、二次巻
線にかかる電圧に直流成分が生じない。
に対して９０°遅れの電流ＩＵを流した場合の波形図で
ある。この図からも分かるように、変換器３Ａ〜３Ｄの
ＰＷＭ回数が増加しても正側の電圧時間積と負側の電圧
時間積がほぼ等しくなるように制御されるため、二次巻
線にかかる電圧に直流成分が生じない。
【００７１】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、複数の単位変換器の交流出力を変圧器の
二次巻線に接続し、変圧器の一次巻線を直列に接続して
運転する電力変換装置において、全ての変圧器一次巻線
と変圧器二次巻線の位相が同相になるように構成し、電
力変換装置が発生すべき相電圧の指令値に応じて単位変
換器の出力数の指令値を演算し、これに基づいて単位変
換器の自己消弧形スイッチング素子をオンオフ制御する
ことにより、電力変換装置の相電圧を指令値に追従して
階段状の波形に制御することが出来る。従って、歪みの
少ない正弦波状の出力電圧を得ることができると共に、
事故時の系統電圧の急変にも遅れなく追従することがで
きる。更に、変圧器の一次巻線と二次巻線の位相を全て
同相にすることにより変圧器の二次巻線に千鳥巻線の用
な移相巻線を使用する必要がないから、変圧器の二次巻
線を簡素化することが出来る。
発明によれば、複数の単位変換器の交流出力を変圧器の
二次巻線に接続し、変圧器の一次巻線を直列に接続して
運転する電力変換装置において、全ての変圧器一次巻線
と変圧器二次巻線の位相が同相になるように構成し、電
力変換装置が発生すべき相電圧の指令値に応じて単位変
換器の出力数の指令値を演算し、これに基づいて単位変
換器の自己消弧形スイッチング素子をオンオフ制御する
ことにより、電力変換装置の相電圧を指令値に追従して
階段状の波形に制御することが出来る。従って、歪みの
少ない正弦波状の出力電圧を得ることができると共に、
事故時の系統電圧の急変にも遅れなく追従することがで
きる。更に、変圧器の一次巻線と二次巻線の位相を全て
同相にすることにより変圧器の二次巻線に千鳥巻線の用
な移相巻線を使用する必要がないから、変圧器の二次巻
線を簡素化することが出来る。
【００７２】又、請求項２に記載の発明によれば、請求
項１の発明の効果に加え、変圧器の二次巻線に鎖交する
磁束に相当する量を検出して、単位変換器の出力数の指
令値と磁束に相当する量の大きさに応じて単位変換器の
自己消弧形スイッチング素子のオンオフ制御を行い、二
次巻線に鎖交する磁束に相当する量が相毎にバランスす
るように制御しているため、二次巻線にかかる電圧に直
流成分を生じないように制御出来る。従って、系統の地
絡事故などにより系統電圧が大幅に歪んだときも、変圧
器が飽和することなく変換器の運転を継続することが出
来る。
項１の発明の効果に加え、変圧器の二次巻線に鎖交する
磁束に相当する量を検出して、単位変換器の出力数の指
令値と磁束に相当する量の大きさに応じて単位変換器の
自己消弧形スイッチング素子のオンオフ制御を行い、二
次巻線に鎖交する磁束に相当する量が相毎にバランスす
るように制御しているため、二次巻線にかかる電圧に直
流成分を生じないように制御出来る。従って、系統の地
絡事故などにより系統電圧が大幅に歪んだときも、変圧
器が飽和することなく変換器の運転を継続することが出
来る。
【００７３】更に、請求項３に記載の発明は、通常使わ
れている電圧検出器と積分器を用いて変圧器二次巻線に
鎖交する磁束に相当する量を間接的に検出して請求項２
の発明の効果を得るようにしたものである。
れている電圧検出器と積分器を用いて変圧器二次巻線に
鎖交する磁束に相当する量を間接的に検出して請求項２
の発明の効果を得るようにしたものである。
【００７４】又、請求項４に記載の発明には、変圧器の
各相二次巻線に鎖交する磁束に相当する量を、それぞれ
の変圧器の二次巻線の磁路に磁束センサーを設置して直
接検出して請求項２の発明の効果を得るようにしたもの
である。
各相二次巻線に鎖交する磁束に相当する量を、それぞれ
の変圧器の二次巻線の磁路に磁束センサーを設置して直
接検出して請求項２の発明の効果を得るようにしたもの
である。
【図１】本発明による電力変換装置の一実施例を示すブ
ロック図。
ロック図。
【図２】［図１］に示す電力変換装置の作用を説明する
ための波形図。
ための波形図。
【図３】本発明の他の実施例を示す電力変換装置のブロ
ック図。
ック図。
【図４】［図３］の一部詳細ブロック図。
【図５】［図３］に示す電力変換装置の作用を説明する
ための波形図。
ための波形図。
【図６】［図１］［図３］の実施例において、電流制御
回路を活かした時の波形図。
回路を活かした時の波形図。
【図７】［図１］の一部詳細結線図。
【図８】従来の電力変換装置のブロック図。
【図９】従来の電力変換装置の作用を説明するための波
形図。
形図。
【図１０】従来の電力変換装置の作用を説明するための
波形図。
波形図。
【図１１】従来の電力変換装置の作用を説明するための
波形図。
波形図。
１ …変圧器一次巻線 ２Ａ〜２Ｄ…変圧
機虹巻線 ３Ａ〜３Ｄ…単位変換器 ４ …直流
電源 ５〜８ …ＧＴＯ ９ …系統
電圧 １０ …電圧検出器 １１ …線間
電圧相電圧変換回路 １２ …電流制御回路 １３〜１５…加算
器 １６〜１８…電圧指令値演算回路 １９〜２１…出力
数演算回路 ２２〜２４…論理回路 ２５ …ゲ―
トパルス発生回路 ２６ …電圧検出器 ２７〜２９…バラ
ンス制御回路 ３０〜３３…積分器 ３４ …大小
比較回路 ３５ …論理回路 ３６ …三相
→二相変換回路 ３７ …二相→座標変換回路 ３８ …三角
波発生回路 ３９ …クロスポイント検出回路
機虹巻線 ３Ａ〜３Ｄ…単位変換器 ４ …直流
電源 ５〜８ …ＧＴＯ ９ …系統
電圧 １０ …電圧検出器 １１ …線間
電圧相電圧変換回路 １２ …電流制御回路 １３〜１５…加算
器 １６〜１８…電圧指令値演算回路 １９〜２１…出力
数演算回路 ２２〜２４…論理回路 ２５ …ゲ―
トパルス発生回路 ２６ …電圧検出器 ２７〜２９…バラ
ンス制御回路 ３０〜３３…積分器 ３４ …大小
比較回路 ３５ …論理回路 ３６ …三相
→二相変換回路 ３７ …二相→座標変換回路 ３８ …三角
波発生回路 ３９ …クロスポイント検出回路
Claims (4)
- 【請求項１】 自己消弧形スイッチング素子をブ
リッジ接続して成り、直流を交流に変換する複数の単位
変換器と、該複数の単位変換器の交流端子にそれぞれの
二次巻線が接続され、前記二次巻線と同相なそれぞれの
一次巻線を各相毎に直列接続して出力を取出す複数の変
圧器で構成された電力変換装置において、前記直列接続
された一次巻線が接続される交流系統電圧を検出し、こ
の検出電圧に基づいて前記直列接続された一次巻線が出
力すべき相電圧の指令値を演算する手段と、前記相電圧
の指令値に基づいて前記単位変換器の出力数の指令値を
演算する手段と、前記単位変換器の出力数の指令値から
前記単位変換器の自己消弧形スイッチング素子のオンオ
フの指令を演算する手段を備え、前記直列接続された一
次巻線が出力すべき相電圧が、前記相電圧の指令値に追
従して階段状に変化するように制御することを特徴とす
る電力変換装置の制御装置。 - 【請求項２】 自己消弧形スイッチング素子をブ
リッジ接続して成り、直流を交流に変換する複数の単位
変換器と、該複数の単位変換器の交流端子にそれぞれの
二次巻線が接続され、それぞれの一次巻線を各相毎に直
列接続して出力を取出す複数の変圧器で構成された電力
変換装置において、前記直列接続された一次巻線が接続
される交流系統電圧を検出し、この検出電圧に基づいて
前記直列接続された一次巻線が出力すべき相電圧の指令
値を演算する手段と、前記相電圧の指令値に基づいて前
記単位変換器の出力数の指令値を演算する手段と、前記
複数の変圧器の各相二次巻線に鎖交する磁束に相当する
量を検出する手段と、検出された各相二次巻線に鎖交す
る磁束に相当する量の大小関係を判別する大小比較手段
と、該大小比較手段の出力と前記単位変換器の出力数の
指令値を演算する手段の出力に基づいて前記単位変換器
の自己消弧形スイッチング素子のオンオフの指令を演算
する手段を備え、前記直列接続された一次巻線が出力す
べき相電圧が、前記相電圧の指令値に追従して階段状に
変化するように制御することを特徴とする電力変換装置
の制御装置。 - 【請求項３】 前記複数の変圧器の各相二次巻線
に鎖交する磁束に相当する量を検出する手段は、それぞ
れの変圧器の各相二次巻線に印加される電圧を検出する
電圧検出器と、該電圧検出器の出力を積分する積分器か
ら成り、該積分器の出力から前記変圧器二次巻線に鎖交
する磁束に相当する量を得ることを特徴とする請求項２
に記載の電力変換装置の制御装置。 - 【請求項４】 前記複数の変圧器の各相二次巻線
に鎖交する磁束に相当する量を検出する手段は、それぞ
れの変圧器の二次巻線の磁路に設置した磁束センサーを
用いることを特徴とする請求項２に記載の電力変換装置
の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16760094A JP3276128B2 (ja) | 1994-07-20 | 1994-07-20 | 電力変換装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16760094A JP3276128B2 (ja) | 1994-07-20 | 1994-07-20 | 電力変換装置の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0833351A JPH0833351A (ja) | 1996-02-02 |
| JP3276128B2 true JP3276128B2 (ja) | 2002-04-22 |
Family
ID=15852781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16760094A Expired - Fee Related JP3276128B2 (ja) | 1994-07-20 | 1994-07-20 | 電力変換装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276128B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3226257B2 (ja) * | 1995-12-25 | 2001-11-05 | 株式会社東芝 | 電力変換装置の制御装置 |
| JP3400283B2 (ja) * | 1997-02-27 | 2003-04-28 | 株式会社東芝 | 電力変換装置 |
| JP6755812B2 (ja) * | 2017-02-07 | 2020-09-16 | 株式会社ダイヘン | 相電圧算出装置、及び自動電圧調整器 |
-
1994
- 1994-07-20 JP JP16760094A patent/JP3276128B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0833351A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249380B2 (ja) | 電力変換装置 | |
| JP2888104B2 (ja) | 電力変換装置 | |
| Leon et al. | Three-dimensional feedforward space vector modulation applied to multilevel diode-clamped converters | |
| Ei-Barbari et al. | Digital control of a four leg inverter for standalone photovoltaic systems with unbalanced load | |
| WO2007129456A1 (ja) | 電力変換装置 | |
| WO2018190076A1 (ja) | 電力変換回路の制御装置 | |
| JP2007221902A (ja) | 電力変換装置 | |
| JP3276128B2 (ja) | 電力変換装置の制御装置 | |
| JP3226257B2 (ja) | 電力変換装置の制御装置 | |
| JP3426939B2 (ja) | 自励式電流形電力変換装置の制御装置 | |
| JP5119992B2 (ja) | 電力変換装置 | |
| JP3276135B2 (ja) | 電力変換装置 | |
| JP3412067B2 (ja) | 電力変換装置 | |
| JP7316259B2 (ja) | ３レベル電力変換器の制御装置 | |
| JPH07213067A (ja) | Ｐｗｍコンバータの制御回路 | |
| JP3400283B2 (ja) | 電力変換装置 | |
| JP7202189B2 (ja) | 電力変換装置、鉄道車両および電力変換装置制御方法 | |
| JPH11122944A (ja) | Ｎｐｃ変換器の制御装置 | |
| KR20220093758A (ko) | 역률 보상 회로 제어 장치 | |
| JP2002238268A (ja) | 電力変換器の制御装置 | |
| WO2023214462A1 (ja) | 電力変換装置 | |
| Hlaili et al. | Various strategies comparison of NPC inverter current control connected to the grid for photovoltaic system | |
| JPH06284731A (ja) | 電力変換装置の制御装置 | |
| JP3222794B2 (ja) | 電力変換装置 | |
| JPH1198856A (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |