JP3273511B2 - 位相ノイズの軽減方法 - Google Patents
位相ノイズの軽減方法Info
- Publication number
- JP3273511B2 JP3273511B2 JP35505091A JP35505091A JP3273511B2 JP 3273511 B2 JP3273511 B2 JP 3273511B2 JP 35505091 A JP35505091 A JP 35505091A JP 35505091 A JP35505091 A JP 35505091A JP 3273511 B2 JP3273511 B2 JP 3273511B2
- Authority
- JP
- Japan
- Prior art keywords
- justification
- clocking
- output
- local
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
Description
は)音声伝送において使用されるデジタル信号のジャス
ティフィケーションによる再同期化において導入される
位相ノイズを緩和する方法を提供するものである。更
に、本発明は前記方法の実施用装置をも含する。
てそれ自身をクロッキングすることを特徴とする独立同
期ストリームを再同期化させるために広く使用されるジ
ャスティフィケーション方法を使用することが知られて
いる。殊に、本方法は数値マルチプレクサ装置において
使用されている。同装置については国際規格が存在し、
(CCTTT、例えば同期ハイアラーキのマルチプレク
サについては勧告案G707−G709)、同規格は確
定されたマルチプレクスのハイアラーキの各レベルにつ
いて従属ストリームの特性、集計ストリームの特性、フ
レームの構造、およびジャスティケーション桁の数を設
定している。
同期化回路の伝統的な構造は独立同期ストリームに関連
づけられるクロッキングにより書込まれ局部クロックに
よって読出される緩衝メモリを含んでおり、それに対し
てはいわゆるジャスティフィケーションまたは充填によ
り桁を含むフレームがオーバーラップされる。
たり欠落させたりすることによって遠隔クロッキングと
局部クロッキングの間の再同期化を行うことができる。
式を区別することができる。即ち、充填桁が通常、情報
として使用されるかどうか、あるいは両方のタイプのジ
ャスティフィケーション桁がフレーム内に存在するかど
うかに応じて正、負もしくは正負両用ジャスティフィケ
ーションが区別可能である。
は、局部と遠隔のクロッキングの間の位相差を表わすデ
シタル信号と1つ(正または負のジャスティフィケーシ
ョンの場合)または2つの(正負両用ジャスティフィケ
ーションの場合)の一定スレショルドとを比較すること
に基づいて、各フレームについて一回設定される。
ば、D.L.ダットワイラー“待機時間ジッター”、ベ
ルシステム研究誌、51巻、1972年1月号)では上
記のようにジャスティフィケーションを操作することに
よって再同期化されたストリームの中に位相ノイズが導
入されることが知られている。上記位相ノイズはPLL
(“位相同期ループ”)非同期化の瞬間に明瞭に示さ
れ、それは充填比pの値を通じてストリームの周波数
と、局部クロック周波数とフレーム構造に依存する。上
記充填比pは以下の如く定義される。
値に達する場合には特に高い。但し、pとqは正の整数
である。最悪のケースは正負両用ジャスティフィケーシ
ョン内に存在するものであって、その場合、充填係数の
値はゼロに近く、応答位相ノイズは1UIPP(“ピー
ク−ピークパルスの単位”)の振幅を有することがあ
る。
る位相ノイズに関する限界を設定している(CCIT
T、例えば、同期マルチプレクサの場合、勧告案G78
3)独立同期マルチプレクサの場合、同規格はこれらの
制限が上記従来方法によってジャスティフィケーション
を操作する際に尊重されるようにフレーム構造を設定し
ている。
る同期ハイアラーキのケースは、導入される位相ノイズ
が大きくなりすぎる恐れがあるために規格化されたフレ
ームの構造は従来のジャスティフィケーション手法の実
行を不可能にすることを明確に示している。
を構成するフレームSTM−1(レベル1の同期トラン
スポートモジュール)のVC(“仮想容器”)の中の独
立同期端局のいわゆる“マッピング”によって信号中に
導入される位相ノイズに関して特に不利な充填比を惹起
し、異なった状況では、それらは正負両用のジャスティ
フィケーションの最悪のケースをひきおこし、充填比は
ゼロに近くなる。上記文献は最近、正負ジャスティフィ
ケーションの場合の再同期化プロセスによって導入され
る位相ノイズを緩和するために種々の方法を提案してい
る。(例えば、D、チョイ、“待機時間ジッタの緩
和”、IEEE紀要、37巻、No.11,1989年
11月、以下にD2で示す)これらの手法は、全て、従
来手法で使用される手続よりも複合的な位相比較信号の
生成手続によって充填比の値を人為的に変更することに
よって位相/ノイズを緩和することが可能であるという
仮設に基づいている。
された限界内で正負ジャスティフィケーションに従って
再同期化の位相ノイズを緩和し、位相比較を実行する回
路の複合度を増す範囲を充足させることが可能であるの
は確かである。しかし、この方法は一定の限界と欠陥を
もっている。その限界は同文献が上記の意味で“不利
な”充填比によって特徴づけられる純粋に正または負の
ジャスティフィケーションの場合に位相ノイズを軽減す
る上でふさわしい手法を予見していないことである。
称値に対して離調する方向に非同期化した後取得される
位相ノイズの関数における“ピーグ”の存在によって軽
減値が制約されるという点である。より優れた思想を構
成させるために図1は我々によって行われたシミュレー
ション結果を示し、同結果はフレームSTM−1のVC
−12(“レベル1,2の仮想容器”)内での正負ジャ
スティフィケーションによりマッピングされた2,04
8Mb/秒における独立同期端局の場合について上記し
た手法の一つを適用したものに関する。縦座標はPLL
によって行われた非同期化の後に応答して取得される位
相ノイズまたはジッターのピーク−ピーク振幅Appを示
し、他方、横座標は独立同期性の流れの実際の周波数と
フレーム周波数で正規化された公称周波数間の離調Dfr
eqに関する。
ては文献(D1)から導出することができ、上記軽減手
法を使用する場合でもジャスティフィケーションプロセ
スの特性を形成することができる。
れらの手法がD2で認められるように、従来技術のジャ
スティフィケーション手続の実行と等価であるという事
実の直接の帰結である。従来技術では、充填比の値は修
正される。それ故、ピークを規格限界内に含ませたまま
にしておき、このことを回路の複雑さの増大により取得
される適当なpの値を選択することによって行うことが
できるが、これらのピークを完全に回避することは不可
能である。
記限界と欠陥の双方が除去されることによって正、負も
しくは正負ジャスティフィケーションとは無関係に実行
されるジャスティフィケーション手続の実施例が構成さ
れる。同例では、再同期化位相ノイズを公称周波数値に
対する独立同期ストリームの離調からほとんど独立な値
にまで軽減することが可能になる。
法によって実現することができる。本発明の特徴はほぼ
以下の通りである。
の位相比較信号が取得される。
によって修正される。
が適当な周波数によって積分される。
ピッチで量子化される。
フォーマットにより予見されるジャスティフィケーショ
ン機会の遷移に従って局部のジャスティファイされない
信号にオーバーラップされるジャスティフィケーション
事象が判断される。
は請求範囲内に明記する通りである。
示す実施例を解説することによってより容易に理解する
ことができる。
同期化されるべきストリームに関連する遠隔のクロッキ
ングS1と局部同期化クロッキングS7の間の位相比較
関数を示すブロックb1(COMP)を示す。
てブロックb2(MOLT)内で乗じられ信号S3を生
成する位相差S2を示す信号である。ブロックb3(I
NT)はクロック周波数S10で信号S3を積分し、積
分化された信号S4を生成する。同信号S4は無限定と
考えられる理想的量子化器(ブロックb4,QUAN
T)のスレショルドと比較される。Kはそれらスレショ
ルド値間の隔たりである。
される信号S5であり、その遷移はクロック周波数S1
1でサンプリングされてブロックb5(JUST)内に
ジャスティフィケーション事象を生成させる。これら事
象は予め固定された瞬間に局部クロッキングS6にオー
バーラップされてジャスティフィケーションS7に対す
る再同期化されたクロッキングを生成する。ライン11
によってブロックb1の入力にS7を付与するとフィー
ドバックループが閉成し、同フィードバックループには
クロッキングS1とS7に関連する周波数どうしの間に
設定されジャスティフィケーション手法が対象とする結
果である平均等価関係が依存する。
が予め固定された瞬間に発生するという事実のために離
散的で非線形のサンプリングされた制御系を構成する。
可能な実施例が図3に示されている。同図では遠隔クロ
ッキングS1に関連するデータ(S8)と局部クロッキ
ングS7によるジャスティフィケーションにより再同期
化されるデータ(S9)との間のインターフェースとし
て作用する緩衝メモリ(ブロックb8,BUF)も示さ
れている。
て2進系でコード化された緩衝メモリの書込みクロック
に関連する位相の数値を示す。上記位相はS7により
(ブロックb7,CON−L)により制御される読取り
カウンタによって生成される読取りクロッキングに関連
する類似信号であるS1(ブロックb6,CON−S)
により制御される書込みカウンタによって生成される。
としての)デジタルアダーであるブロックb1(COM
−S)内で比較され、一定の分極値S12に加算され
る。その値はジャスティファイされないクロッキングS
6の平均周波数とメモリb8の寸法に依存する。
べき乗としての大きさをもつ一定の係数K1によって乗
じられるため、シフター(ブロックb2、SHI)によ
り実現されデジタル信号S3を生成する。この信号はブ
ロックb3’(SOM−2)とb3”(PIP)により
形成されるデジタルメモリb3と、(2の補数として
の)デジタルアダーと、“平行入力−平行出力”形式の
レジスタへ付与される。レジスタの更新は周波数S10
で行われる。即ち、上記実施例は、このクロッキング
(即ち、カウンタb7(CON−L)がその上で進行す
るクロッキング信号)が緩衝メモリの読取りに関連する
ことを予見している。然しながら、この点は我々にとっ
て魅力のあるものではないにもかかわらず発明者は信号
S7’のサンプリングに対してシャノンの定理を尊重す
る周波数値は何れもこの範囲にふさわしいと考えてい
る。
で量子化される。同値S4はフィードバックライン12
と利得ブロックb4”(GUA)によって一つもしくは
2つのスレショルド(b4’,SOG)を有する回路に
よって形成される。b4’において系が純粋に正または
負のジャスティフィケーションに関連する判断を付与し
なければならない場合には一つのスレショルド値が、ま
た、系が両方のジャスティフィケーションタイプに関す
る判断を付与しなければならない場合には2個のスレシ
ョルド値が使用される。
スジェネレータb5’(GIM)とクロックパルスb
5”(SAD)のサプレッサ/アダーにより形成される
ジャスティファイb5に付与される。
克服してその克服されたスレショルドの符号に応じて正
もしくは負の極性を有するパルスを生成する。装置の形
状周波数はS11でジャスティフィケーション事象の展
開を考慮した最大限可能な周波数に等しい。
ライン12によって利得ブロックb4”に付与され、他
方、ブロックb5”内でパルスの符号、局部クロッキン
グS6に応じて正または負のジャスティフィケーション
をオーバーラップさせ、ジャスティフィケーションS7
用の再同期化されたクロッキングを生成する。
ャスティフィケーション事象と導入されるジャスティフ
ィケーションの符号に応じた符号に従って累算器b3の
入力値Kを有するキャリー値を設定する。この所見によ
って累算器b3とスレショルド回路64’の動きを制限
することができる。それは図2の概念図では名目上無限
である考える必要がある。
ウンタb7はS7’を再構成し、S7’は位相比較のブ
ロックb1に再び付与され、フィードバックループを閉
成させる。
フレームが正負ジャスティフィケーションの特徴を有す
る場合にも単一のスレショルド(ブロックb4’,SO
G)を有する回路が使用されている。
れない局部クロッキング信号S6が信号S6’によって
形成され、その上部に厳格に予め設定された所定極性の
ジャスティフィケーションが適当な周波数でオーバーラ
ップされる。この場合、本発明は再同期化を達成するた
めに必要かつ十分な予め設定された極性と反対の極性を
有する単一のジャスティフィケーションを見越してい
る。
本発明の経常方式は理論上以下のように表現することが
できる。
によって信号S7上に発生するジャスティフィケーショ
ン事象の平均周波数frは以下のように表わすことがで
きる。 fI =K1/KDfCAMP …(2) fCAMPはクロッキングS10に関連する周波数の値であ
る。従って、ブロックb2,b3,b4,b5の組成体
は全体としてNCO形式(数値制御発振器)の制御発振
器に類似している。その利得は
徴を有する一次位相同期ループ(PLL)と考えること
ができる。(例えばF.M.ガードナー“位相同期手
法”、ワイリー、1966年)
“モデルと制御”II巻、CLUP,1979年を見られ
たい)より公知の如く、このタイプのシステムは位相コ
ンパレータ方向へ入力が送られる信号に対しては低帯域
特性を有し、被制御発振器方向へ出力へ送られる信号に
対しては高帯域特性を有する。
ションプロセスに関連する量子化の影響によるものであ
るから、フィードバックループ内のブロックb5の出力
へ送られた後、被制御発振器の出力へ送られる信号を考
えることができる。
ッチ周波数で再同期化位相ノイズに対する高帯域濾波を
実行するから、進入する独立同期性の流れの周波数と使
用されるジャスティフィケーションのタイプに関連づけ
られるそれぞれの実行条件毎にKとK1の係数を選択す
ることによって適当な大きさとすることができる。
成分を除去することができる。上記成分は高周波成分が
受信時に非同期化を行うPLLによって自動的にカット
される時に軽減方法の実施を設定する成分である。
と図6に復元する。正負ジャスティフィケーションの場
合には上記した文献中に提案される軽減手法のうちの一
つと比較することが提案される。一方、純粋に正または
負のジャスティフィケーションの場合には、他の代替的
な方法が発明者には知られていないので従来手法との比
較が提案されている。
に得られる改良は再同期化プロセスによって生成される
位相ノイズの減衰度の均一性と絶対値に鑑みて明らかで
ある。
再同期化位相ノイズを公称周波数値に対する独立同期ス
トリームの離調からほとんど独立な値にまで軽減するこ
とが可能になる。
ク線図。
示す図。
図1の同一ケースに対する本発明の適用に関するシミュ
レーション結果を示す図である。
(“レベル3,2の仮想容器”内の正ジャスティフィケ
ーションによってマッピングされた独立同期端局(4
4,736Mb/S)の場合に適用することに関連させ
たシミュレーションと、比較により従来手法の適用に関
連づけられた性能の結果を示す図。
Claims (7)
- 【請求項1】 遠隔クロッキングで受信したデジタル信
号をジャスティファイ後の局部クロッキングで再同期化
する際に導入される位相ノイズを軽減する方法であっ
て、前記ジャスティファイ後の 局部クロッキングと前記遠隔
クロッキング間の位相比較信号を取得する工程と、 前記位相比較信号にスケーリング係数を乗算する工程
と、前記乗算結果を所定の周波数で 積分する工程と、前記積分結果を量子化する工程と 、前記量子化結果をサンプリングしてジャスティフィケー
ション事象を生成し、前記ジャスティフィケーション事
象をジャスティファイ前の局部クロッキングに充填して
前記ジャスティファイ後の局部クロッキングを生成する
工程と、 前記ジャスティファイ後の局部クロッキングを使用して
前記データ信号をバッファから読み出す工程とを含み、 前記位相ノイズを濾波する帯域を、前記 周波数、前記ス
ケーリング係数及び前記量子化のステップに基づいて決
定することを特徴とするノイズ低減方法。 - 【請求項2】 前記積分結果に基づいて、ジャスティフ
ィケーションの極性を決定することを特徴とする請求項
1記載のノイズ低減方法。 - 【請求項3】 正負両用ジャスティフィケーションを純
粋に正または負のジャスティフィケーションのケースに
帰着させるため、 前記ジャスティファイ前の局部クロッキング信号に、所
定極性の所定のジャスティフィケーションを充填するこ
とを特徴とする請求項1記載のノイズ低減方法。 - 【請求項4】 遠隔クロッキングで受信したデジタル信
号をジャスティファイ後の局部クロックで再同期化する
際に導入される位相ノイズを軽減する装置であって、 前記ジャスティファイ後の局部クロックと前記遠隔クロ
ックとの位相比較信号を取得する位相比較手段と、 前記位相比較信号にスケーリング係数を乗算する乗算器
と、 前記乗算の結果を所定の周波数で積分する積分器と、 前記積分結果を量子化する量子化器と、 前記量子化の結果をサンプリングしてジャスティフィケ
ーション事象を生成し、前記ジャスティフィケーション
事象をジャスティファイ前の局部クロッキングに充填し
てジャスティファイ後の局部クロッキングを生成するジ
ャスティフィケーション部とを備え、 前記ジャスティファイ後の局部クロッキングを使用して
前記データ信号をバッファから読み出す ことを特徴とす
るノイズ低減装置。 - 【請求項5】 前記遠隔クロックを入力する書込みカウ
ンタと、 前記ジャスティファイされた局部クロックを入力する読
取りカウンタと、 前記書込み及び読取りカウンタの出力を入力するバッフ
ァとを更に備え、 前記書込みカウンタ及び前記読取りカウンタの出力を前
記位相比較器に入力するとともに、 前記デジタル信号を前記ジャスティファイ後の局部クロ
ッキングで読み出すことを特徴とする請求項5記載のノ
イズ低減装置。 - 【請求項6】 前記位相比較器は、前記書込み及び読取
りカウンタの出力を2の補数を使用して減算することを
特徴とする請求項6記載のノイズ低減装置。 - 【請求項7】 前記ジャスティフィケーション部は、 前記量子化器の出力を入力し、前記出力に応じて正又は
負のパルスを出力するパルス生成器と、 前記パルス生成器の出力と前記ジャスティファイ前の局
部クロッキングとを入力して前記ジャスティファイ後の
局部クロックを出力するサプレッサアダーとを備え、 前記積分器は、デジタル加算器と平行入力平行出力レジ
スタとを備え、前記量子化器は、1つ又は2つのスレシ
ョルドを持つコンパレータと、前記パルス生成器の出力
を入力する利得ブロックとを備え、 前記利得ブロックの出力を前記デジタル加算器に入力
し、 前記デジタル加算器の出力を前記平行入力平行出力レジ
スタに入力するとともに、前記平行入力平行出力レジス
タの出力を前記デジタル加算器に入力すること を特徴と
する請求項5記載のノイズ低減装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT02249690A IT1244350B (it) | 1990-12-21 | 1990-12-21 | Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo |
IT22496A/90 | 1990-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0563689A JPH0563689A (ja) | 1993-03-12 |
JP3273511B2 true JP3273511B2 (ja) | 2002-04-08 |
Family
ID=11197057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35505091A Expired - Fee Related JP3273511B2 (ja) | 1990-12-21 | 1991-12-20 | 位相ノイズの軽減方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5276715A (ja) |
EP (1) | EP0492548B1 (ja) |
JP (1) | JP3273511B2 (ja) |
DE (1) | DE69124957T2 (ja) |
ES (1) | ES2097784T3 (ja) |
IT (1) | IT1244350B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4303356A1 (de) * | 1993-02-05 | 1994-08-11 | Philips Patentverwaltung | Digitale Phasenregelschleife |
GB9323187D0 (en) * | 1993-11-10 | 1994-01-05 | Northern Telecom Ltd | Pointer justification even leak control |
ES2102938B1 (es) * | 1994-03-28 | 1998-04-16 | Alcatel Standard Electrica | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4019153A (en) * | 1974-10-07 | 1977-04-19 | The Charles Stark Draper Laboratory, Inc. | Digital phase-locked loop filter |
FR2450008A1 (fr) * | 1979-02-21 | 1980-09-19 | Portejoie Jean Francois | Circuit de synchronisation de signaux numeriques plesiochrones par justification |
DE3315372A1 (de) * | 1983-04-28 | 1984-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
US5052025A (en) * | 1990-08-24 | 1991-09-24 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5036294A (en) * | 1990-12-03 | 1991-07-30 | Motorola Inc. | Phase locked loop having low-frequency jitter compensation |
-
1990
- 1990-12-21 IT IT02249690A patent/IT1244350B/it active IP Right Grant
-
1991
- 1991-12-19 US US07/810,672 patent/US5276715A/en not_active Expired - Lifetime
- 1991-12-20 JP JP35505091A patent/JP3273511B2/ja not_active Expired - Fee Related
- 1991-12-20 EP EP91122022A patent/EP0492548B1/en not_active Expired - Lifetime
- 1991-12-20 ES ES91122022T patent/ES2097784T3/es not_active Expired - Lifetime
- 1991-12-20 DE DE69124957T patent/DE69124957T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69124957D1 (de) | 1997-04-10 |
EP0492548B1 (en) | 1997-03-05 |
ES2097784T3 (es) | 1997-04-16 |
IT9022496A1 (it) | 1992-06-21 |
IT9022496A0 (it) | 1990-12-21 |
EP0492548A2 (en) | 1992-07-01 |
EP0492548A3 (en) | 1993-03-10 |
IT1244350B (it) | 1994-07-08 |
JPH0563689A (ja) | 1993-03-12 |
DE69124957T2 (de) | 1997-09-25 |
US5276715A (en) | 1994-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5526362A (en) | Control of receiver station timing for time-stamped data | |
US5512938A (en) | Teleconference terminal | |
JP3053717B2 (ja) | 受信機においてタイミングを回復する装置 | |
US5052025A (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
US5991307A (en) | Method and apparatus for packet transmission | |
JP3597867B2 (ja) | 圧縮されたデジタル情報の、単一発振器の受信機 | |
US6252850B1 (en) | Adaptive digital clock recovery | |
JP3976759B2 (ja) | 音声信号と映像信号を同期させる装置 | |
US6347119B2 (en) | Communication apparatus, communication method and storage medium | |
US6088413A (en) | Apparatus for reducing jitter in a desynchronizer | |
JPH0645944A (ja) | 可変レート符・復号化装置 | |
US5276688A (en) | Circuit arrangement for bit rate adjustment | |
EP0876017A1 (en) | Digital clock recovery | |
Singh et al. | Jitter and clock recovery for periodic traffic in broadband packet networks | |
JP3273511B2 (ja) | 位相ノイズの軽減方法 | |
US6111897A (en) | Multiplexing/demultiplexing apparatus in digital communication system with variable frame structure and method of controlling the same | |
TW529250B (en) | NCO based frequency synthesizer with jitter modulation | |
CN1391723A (zh) | 用于去抖动应用的相位/频率检测器 | |
US7212599B2 (en) | Jitter and wander reduction apparatus | |
US6587885B1 (en) | Fixed length cell handling type image communication method as well as transmission apparatus for fixed length cell handling type image communication and reception apparatus for fixed length cell handling type image communication | |
JPH08172455A (ja) | 位置調整可能なビットストリームを含む伝送システム及びマルチプレキシング/デマルチプレキシング装置 | |
JP2710901B2 (ja) | ディジタルフェーズロックループの動作モードの制御方法及び装置 | |
US5774509A (en) | Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method | |
US20010053147A1 (en) | Synchronous data transmission system | |
JP3140285B2 (ja) | データレート変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |