ES2097784T3 - Metodo para reducir el ruido de fase introducido durante un resincronismo de señales digitales utilizando justificacion, y circuito integrado para la realizacion de dicho metodo. - Google Patents
Metodo para reducir el ruido de fase introducido durante un resincronismo de señales digitales utilizando justificacion, y circuito integrado para la realizacion de dicho metodo.Info
- Publication number
- ES2097784T3 ES2097784T3 ES91122022T ES91122022T ES2097784T3 ES 2097784 T3 ES2097784 T3 ES 2097784T3 ES 91122022 T ES91122022 T ES 91122022T ES 91122022 T ES91122022 T ES 91122022T ES 2097784 T3 ES2097784 T3 ES 2097784T3
- Authority
- ES
- Spain
- Prior art keywords
- justification
- phase noise
- digital signals
- resynchronism
- realization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
EL RUIDO DE FASE TIENE LUGAR EN LA TRANSMISION DE DATOS Y/O DE LA VOZ DEBIDO A LA RESINCRONIZACION MEDIANTE JUSTIFICACION DE SEÑALES DIGITALES. PUEDE REDUCIRSE DICHO RUIDO DE FASE COMPARANDO LAS FASES DE UNA SINCRONIZACION LOCAL Y UNA SINCRONIZACION REMOTA PARA OBTENER UNA SEÑAL DE COMPARACION, MODIFICANDO LA SEÑAL DE COMPARACION MEDIANTE UN APROPIADO FACTOR DE ESCALA, CUANTIZANDO LA SEÑAL DE COMPARACION MODIFICADA CON UNA APROPIADA FRECUENCIA, INTEGRANDO LA SEÑAL CUANTIZADA CON UN APROPIADO PASO, Y DECIDIENDO LOS ACONTECIMIENTOS DE JUSTIFICACION QUE SE HAN DE SUPERPONER EN UNA SINCRONIZACION LOCAL SIN JUSTIFICAR CONFORME A TRANSICIONES DE LA SEÑAL CUANTIZADA Y CON OPORTUNIDADES DE JUSTIFICACION TAL COMO SE PREVEN MEDIANTE EL FORMATO DE ARMAZON USADO.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT02249690A IT1244350B (it) | 1990-12-21 | 1990-12-21 | Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2097784T3 true ES2097784T3 (es) | 1997-04-16 |
Family
ID=11197057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES91122022T Expired - Lifetime ES2097784T3 (es) | 1990-12-21 | 1991-12-20 | Metodo para reducir el ruido de fase introducido durante un resincronismo de señales digitales utilizando justificacion, y circuito integrado para la realizacion de dicho metodo. |
Country Status (6)
Country | Link |
---|---|
US (1) | US5276715A (es) |
EP (1) | EP0492548B1 (es) |
JP (1) | JP3273511B2 (es) |
DE (1) | DE69124957T2 (es) |
ES (1) | ES2097784T3 (es) |
IT (1) | IT1244350B (es) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4303356A1 (de) * | 1993-02-05 | 1994-08-11 | Philips Patentverwaltung | Digitale Phasenregelschleife |
GB9323187D0 (en) * | 1993-11-10 | 1994-01-05 | Northern Telecom Ltd | Pointer justification even leak control |
ES2102938B1 (es) * | 1994-03-28 | 1998-04-16 | Alcatel Standard Electrica | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4019153A (en) * | 1974-10-07 | 1977-04-19 | The Charles Stark Draper Laboratory, Inc. | Digital phase-locked loop filter |
FR2450008A1 (fr) * | 1979-02-21 | 1980-09-19 | Portejoie Jean Francois | Circuit de synchronisation de signaux numeriques plesiochrones par justification |
DE3315372A1 (de) * | 1983-04-28 | 1984-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
US5052025A (en) * | 1990-08-24 | 1991-09-24 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5036294A (en) * | 1990-12-03 | 1991-07-30 | Motorola Inc. | Phase locked loop having low-frequency jitter compensation |
-
1990
- 1990-12-21 IT IT02249690A patent/IT1244350B/it active IP Right Grant
-
1991
- 1991-12-19 US US07/810,672 patent/US5276715A/en not_active Expired - Lifetime
- 1991-12-20 EP EP91122022A patent/EP0492548B1/en not_active Expired - Lifetime
- 1991-12-20 JP JP35505091A patent/JP3273511B2/ja not_active Expired - Fee Related
- 1991-12-20 ES ES91122022T patent/ES2097784T3/es not_active Expired - Lifetime
- 1991-12-20 DE DE69124957T patent/DE69124957T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0563689A (ja) | 1993-03-12 |
IT1244350B (it) | 1994-07-08 |
US5276715A (en) | 1994-01-04 |
EP0492548A2 (en) | 1992-07-01 |
DE69124957D1 (de) | 1997-04-10 |
IT9022496A0 (it) | 1990-12-21 |
EP0492548B1 (en) | 1997-03-05 |
IT9022496A1 (it) | 1992-06-21 |
JP3273511B2 (ja) | 2002-04-08 |
DE69124957T2 (de) | 1997-09-25 |
EP0492548A3 (en) | 1993-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3483742D1 (de) | Digitale phasenriegelschleife. | |
DK0540808T3 (da) | Synkroniseringsfremgangsmåde for en mobiltelefon af GSM-standard med indlednings-, normal og afslutningssynkronisering | |
IT8119179A0 (it) | Generatore di segnali compositi di sincronizzazione,ad uscita controllata, per un ricevitore televisivo. | |
EP0416291A3 (en) | Method for intermediate amplification of digital signals and intermediate repeater for digital signals | |
ES2097784T3 (es) | Metodo para reducir el ruido de fase introducido durante un resincronismo de señales digitales utilizando justificacion, y circuito integrado para la realizacion de dicho metodo. | |
DE3584609D1 (de) | Geraet zur erzeugung digitaler signale. | |
KR910021039A (ko) | 비트 동기를 위한 아날로그 및 디지틀 위상 검출기 | |
EP0085337A3 (en) | Digital telecommunication system | |
DE3361414D1 (en) | High-stability clock signal regenerator | |
AU3124484A (en) | Digital echo cancellation | |
GB1154711A (en) | Digital Communications Systems | |
FR2458181A1 (fr) | Dispositif de synchronisation d'un signal d'horloge et systemes de transmission de donnees synchrones comportant un tel dispositif | |
ES404429A1 (es) | Perfeccionamientos en conjuntos de sincronizacion de vias temporales distantes transmitidas en direccion de un centro de conmutacion temporal local. | |
IT8119155A0 (it) | Generatore di segnali compositi di sincronizzazione per un ricevitore televisivo. | |
ES2152926T3 (es) | Metodo y aparato para conversion a/d y d/a. | |
JPS5336412A (en) | Synchronous lead-in system for false 4-phase modulation signal | |
ES2044277T3 (es) | Procedimiento y dispositivo para la conversion de un impulso de reloj de registro discontinuo en un impulso de reloj de lectura continuo. | |
JPS5324256A (en) | Fulse formation circuit square signal | |
JPS54124662A (en) | Digital phase synchronizing loop | |
CA2014489A1 (en) | Channel access system | |
KR100332644B1 (ko) | 음성데이터 및 신호의 다중화/역다중화 장치 | |
JPS5448473A (en) | Coder | |
DE3883499D1 (de) | Optischer Überlagerungsempfänger für digitale Signale. | |
JPS5523613A (en) | Reproducing system of timing information | |
IT1083261B (it) | Perfezionamenti a sistemi di televisione a colori |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG2A | Definitive protection |
Ref document number: 492548 Country of ref document: ES |