JP3268845B2 - 電子基板検査装置 - Google Patents
電子基板検査装置Info
- Publication number
- JP3268845B2 JP3268845B2 JP24905492A JP24905492A JP3268845B2 JP 3268845 B2 JP3268845 B2 JP 3268845B2 JP 24905492 A JP24905492 A JP 24905492A JP 24905492 A JP24905492 A JP 24905492A JP 3268845 B2 JP3268845 B2 JP 3268845B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- electronic board
- reset
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサ等の
電子素子を搭載した配線基板（ＰＣＢ）等の電子基板を
修理するときに用いられる電子基板検査装置に関する。
電子素子を搭載した配線基板（ＰＣＢ）等の電子基板を
修理するときに用いられる電子基板検査装置に関する。
【０００２】
【従来の技術】近年、マイクロプロセッサを搭載した電
子機器が一般的に広く普及しており、これらの各電気機
器においては、マイクロプログラム等のファームウェア
によってマイクロプロセッサの動作を制御して機器の目
的にあった動作をするようにしている。
子機器が一般的に広く普及しており、これらの各電気機
器においては、マイクロプログラム等のファームウェア
によってマイクロプロセッサの動作を制御して機器の目
的にあった動作をするようにしている。
【０００３】そして、これらの電子機器に不具合が発生
したとき、ファームウェアの動作を理解したエキスパー
トによって回路図や動作説明図、測定器を駆使して不具
合点を見つけ出すようにしている。
したとき、ファームウェアの動作を理解したエキスパー
トによって回路図や動作説明図、測定器を駆使して不具
合点を見つけ出すようにしている。
【０００４】特に、最近はロジックアナライザ等の優れ
た測定器により、より早く不具合点を見つけ出すことが
できるようになってきている。
た測定器により、より早く不具合点を見つけ出すことが
できるようになってきている。
【０００５】
【発明が解決しようとする課題】ところで、近年の電子
機器においては、高集積化されたチップが多くなるとと
もに、ゲートアレイ等のようにその内容を知ることがで
きない素子も多くなっており、さらにファームウェアの
内容も複雑になり、電子機器自体の動作も複雑になって
きている。
機器においては、高集積化されたチップが多くなるとと
もに、ゲートアレイ等のようにその内容を知ることがで
きない素子も多くなっており、さらにファームウェアの
内容も複雑になり、電子機器自体の動作も複雑になって
きている。
【０００６】このため、ファームウェアの内容を理解す
る能力と、時間とが必要である従来の修理方法では、多
大な工数を要するにもかかわらず、不具合点の発見率が
悪くなってしまうという問題があった。
る能力と、時間とが必要である従来の修理方法では、多
大な工数を要するにもかかわらず、不具合点の発見率が
悪くなってしまうという問題があった。
【０００７】そこで、このような問題を解決する方法と
して、インサーキットテスタ等を使用して電子機器の不
具合点を見つけ出す方法も提案されているが、このよう
なインサーキットテスタ等のテスト機器は高価であるた
め、テストシステムの立ち上がりコストが高くなってし
まうという問題があった。
して、インサーキットテスタ等を使用して電子機器の不
具合点を見つけ出す方法も提案されているが、このよう
なインサーキットテスタ等のテスト機器は高価であるた
め、テストシステムの立ち上がりコストが高くなってし
まうという問題があった。
【０００８】本発明は上記の事情に鑑み、内部仕様不明
のゲートアレイ素子やファームウェアをブラックボック
ス化して取り扱いながら、電子基板に不具合点があると
き、これを簡単に発見することができる電子基板検査装
置を提供することを目的としている。
のゲートアレイ素子やファームウェアをブラックボック
ス化して取り扱いながら、電子基板に不具合点があると
き、これを簡単に発見することができる電子基板検査装
置を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに本発明による電子基板検査装置は、デジタル回路素
子を搭載した電子基板を検査するとき、良品とわかって
いる電子基板上のチェックポイントを流れる信号と検査
対象電子基板上の同チェックポイントを流れる信号とを
比較して良否を判定する検査装置であって、前記電子基
板内蔵のクロック信号発生回路から着脱自在に接続され
るプローブを介してクロック信号を取り込んで動作する
タイマ回路と、及びデイレー回路と、前記タイマ回路が
前記クロック信号の計時動作を開始するときにリセット
信号を生成し、これを着脱自在に接続されるプローブを
介して前記電子基板のリセット回路へ供給するリセット
回路と、前記ディレー回路が前記クロック信号を取り込
んで遅延して発信するカウント開始信号を受け、前記電
子基板上のチェックポイントに流れるパルス信号の計数
を開始し、前記タイマ回路が前記クロック信号の計時動
作を行って所定時間経過したとき発信するストップ信号
を受けて前記パルス信号の計数を終えるカウンタ回路
と、を備えていることを特徴としている。
めに本発明による電子基板検査装置は、デジタル回路素
子を搭載した電子基板を検査するとき、良品とわかって
いる電子基板上のチェックポイントを流れる信号と検査
対象電子基板上の同チェックポイントを流れる信号とを
比較して良否を判定する検査装置であって、前記電子基
板内蔵のクロック信号発生回路から着脱自在に接続され
るプローブを介してクロック信号を取り込んで動作する
タイマ回路と、及びデイレー回路と、前記タイマ回路が
前記クロック信号の計時動作を開始するときにリセット
信号を生成し、これを着脱自在に接続されるプローブを
介して前記電子基板のリセット回路へ供給するリセット
回路と、前記ディレー回路が前記クロック信号を取り込
んで遅延して発信するカウント開始信号を受け、前記電
子基板上のチェックポイントに流れるパルス信号の計数
を開始し、前記タイマ回路が前記クロック信号の計時動
作を行って所定時間経過したとき発信するストップ信号
を受けて前記パルス信号の計数を終えるカウンタ回路
と、を備えていることを特徴としている。
【００１０】
【作用】上記の構成において、デジタル回路素子を搭載
した電子基板を検査するとき、良品と分かっている電子
基板上にあるチェックポイントを流れる信号の状態を測
定してこの測定結果を基準データとして記録し、検査対
象となっている電子基板上にあるチェックポイントを流
れる信号の状態を測定してこの測定結果と、前記基準デ
ータとを比較して、前記検査対象となっている電子基板
の良否を判定することにより、内部仕様不明のゲートア
レイ素子やファームウェアをブラックボックス化して取
り扱いながら、電子基板に不具合点があるとき、これを
簡単に検出できる。
した電子基板を検査するとき、良品と分かっている電子
基板上にあるチェックポイントを流れる信号の状態を測
定してこの測定結果を基準データとして記録し、検査対
象となっている電子基板上にあるチェックポイントを流
れる信号の状態を測定してこの測定結果と、前記基準デ
ータとを比較して、前記検査対象となっている電子基板
の良否を判定することにより、内部仕様不明のゲートア
レイ素子やファームウェアをブラックボックス化して取
り扱いながら、電子基板に不具合点があるとき、これを
簡単に検出できる。
【００１１】
【実施例】図１は本発明による電子基板の修理方法の一
実施例を適用したテスト機器の一例を示すブロック図で
ある。
実施例を適用したテスト機器の一例を示すブロック図で
ある。
【００１２】この図に示すテスト機器１はタイマ回路２
と、リセット回路３と、ディレー回路４と、カウンタ回
路５と、リセット信号出力プローブ６と、クロック信号
入力プローブ７と、信号入力プローブ８とを備えてお
り、良品と判定されている電子基板１０上の所定部分を
流れる信号の状態と、検査対象となる電子基板１１上の
前記所定部分と同じ部分を流れる信号の状態とを比較し
て、検査対象となる電子基板１１が良品かどうか、もし
良品でない場合には、どの部分の信号が異常であるかを
検査する。
と、リセット回路３と、ディレー回路４と、カウンタ回
路５と、リセット信号出力プローブ６と、クロック信号
入力プローブ７と、信号入力プローブ８とを備えてお
り、良品と判定されている電子基板１０上の所定部分を
流れる信号の状態と、検査対象となる電子基板１１上の
前記所定部分と同じ部分を流れる信号の状態とを比較し
て、検査対象となる電子基板１１が良品かどうか、もし
良品でない場合には、どの部分の信号が異常であるかを
検査する。
【００１３】クロック信号入力プローブ７は良品と判定
されている電子基板（良品基板）１０や検査対象となる
電子基板（検査対象基板）１１のクロック信号発生回路
１２等の出力端部分に着脱自在に接続され、前記クロッ
ク信号発生回路１２から出力されるクロック信号を取り
込んでこれをタイマ回路２と、ディレー回路４とに供給
する。
されている電子基板（良品基板）１０や検査対象となる
電子基板（検査対象基板）１１のクロック信号発生回路
１２等の出力端部分に着脱自在に接続され、前記クロッ
ク信号発生回路１２から出力されるクロック信号を取り
込んでこれをタイマ回路２と、ディレー回路４とに供給
する。
【００１４】タイマ回路２は良品と判定されている電子
基板（良品基板）１０や検査対象となる電子基板（検査
対象基板）１１のクロック信号を取り込んで、計時動作
を行なって指定された時間、例えば１ｍｓ、１０ｍｓ、
１００ｍｓ等の各設定値のうちのいずれかの時間が経過
したとき、ストップ信号を生成してこれをカウンタ回路
５に供給する。
基板（良品基板）１０や検査対象となる電子基板（検査
対象基板）１１のクロック信号を取り込んで、計時動作
を行なって指定された時間、例えば１ｍｓ、１０ｍｓ、
１００ｍｓ等の各設定値のうちのいずれかの時間が経過
したとき、ストップ信号を生成してこれをカウンタ回路
５に供給する。
【００１５】また、リセット回路３は前記タイマ回路２
が計時動作を開始するとき、リセット信号を生成してこ
れをリセット信号出力プローブ６に供給する。
が計時動作を開始するとき、リセット信号を生成してこ
れをリセット信号出力プローブ６に供給する。
【００１６】リセット信号出力プローブ６は良品基板１
０のリセット回路１３や検査対象基板１１のリセット回
路１３に着脱自在に接続され、前記リセット回路３から
リセット信号が出力されたとき、これを良品基板１０の
リセット回路１３や検査対象基板１１のリセット回路１
３に供給して前記良品基板１０上に形成されている回路
や前記検査対象基板１１上に形成されている回路をリセ
ットして再スタートさせる。
０のリセット回路１３や検査対象基板１１のリセット回
路１３に着脱自在に接続され、前記リセット回路３から
リセット信号が出力されたとき、これを良品基板１０の
リセット回路１３や検査対象基板１１のリセット回路１
３に供給して前記良品基板１０上に形成されている回路
や前記検査対象基板１１上に形成されている回路をリセ
ットして再スタートさせる。
【００１７】また、ディレー回路４は前記タイマ回路２
に入力されるクロック信号と同じクロック信号を取り込
んでこれを遅延して前記リセット回路３によって良品基
板１０のリセット回路１３や検査対象基板１１のリセッ
ト回路１３がリセット動作を行なってからプローブポイ
ントの信号レベルが安定している状態で、信号を抽出す
るためのカウント開始信号を生成してこれをカウンタ回
路５に供給する。
に入力されるクロック信号と同じクロック信号を取り込
んでこれを遅延して前記リセット回路３によって良品基
板１０のリセット回路１３や検査対象基板１１のリセッ
ト回路１３がリセット動作を行なってからプローブポイ
ントの信号レベルが安定している状態で、信号を抽出す
るためのカウント開始信号を生成してこれをカウンタ回
路５に供給する。
【００１８】また、信号入力プローブ８は良品基板１０
上にある所定部分や検査対象基板１１上にある所定部分
に着脱自在に接続され、前記所定部分を流れる信号を取
り込んでこれを前記カウンタ回路５に供給する。
上にある所定部分や検査対象基板１１上にある所定部分
に着脱自在に接続され、前記所定部分を流れる信号を取
り込んでこれを前記カウンタ回路５に供給する。
【００１９】カウンタ回路５は前記ディレー回路４から
カウント開始信号が供給されたとき、カウント動作を開
始して良品と判定されている電子基板１０上や検査対象
となる電子基板１１上にある所定部分を流れる信号を取
り込んでこれを計数し、この計数値を記録計（図示は省
略する）に供給する。
カウント開始信号が供給されたとき、カウント動作を開
始して良品と判定されている電子基板１０上や検査対象
となる電子基板１１上にある所定部分を流れる信号を取
り込んでこれを計数し、この計数値を記録計（図示は省
略する）に供給する。
【００２０】次に、図２に示すタイミング図を参照しな
がらこの実施例に動作を説明する。
がらこの実施例に動作を説明する。
【００２１】《基準データ抽出処理》まず、良品基板１
０の信号抽出動作に先だって、リセット信号出力プロー
ブ６が良品基板１０のリセット回路１３に接続されると
ともに、クロック信号入力プローブ７が前記良品基板１
０のクロック信号発生回路１２の出力端に接続され、さ
らに信号入力プローブ８が前記良品基板１０の信号抽出
対象部分に接続される。
０の信号抽出動作に先だって、リセット信号出力プロー
ブ６が良品基板１０のリセット回路１３に接続されると
ともに、クロック信号入力プローブ７が前記良品基板１
０のクロック信号発生回路１２の出力端に接続され、さ
らに信号入力プローブ８が前記良品基板１０の信号抽出
対象部分に接続される。
【００２２】この後、タイマ回路２の設定時間が調整さ
れて、予め設定されている時間、例えば１ｍｓに設定さ
れて、計時動作が開始される。
れて、予め設定されている時間、例えば１ｍｓに設定さ
れて、計時動作が開始される。
【００２３】これによって、図２（ｂ）に示す如くリセ
ット回路３がリセット信号を生成して前記良品基板１０
のリセット回路１３をリセットし、この良品基板１０を
再スタートさせて、前記信号入力プローブ８が接続され
ている部分に信号を流させる。
ット回路３がリセット信号を生成して前記良品基板１０
のリセット回路１３をリセットし、この良品基板１０を
再スタートさせて、前記信号入力プローブ８が接続され
ている部分に信号を流させる。
【００２４】そして、この動作と並行して、図２（ａ）
に示すクロック信号に基づいて前記タイマ回路２が計時
動作を開始してから所定時間が経過し、ディレー回路４
が動作してカウント開始信号を生成したとき、図２
（ｄ）に示す如くカウンタ回路５が前記良品基板１０の
信号抽出対象部分に流れる信号を取り込んでこれをカウ
ントする。
に示すクロック信号に基づいて前記タイマ回路２が計時
動作を開始してから所定時間が経過し、ディレー回路４
が動作してカウント開始信号を生成したとき、図２
（ｄ）に示す如くカウンタ回路５が前記良品基板１０の
信号抽出対象部分に流れる信号を取り込んでこれをカウ
ントする。
【００２５】そして、図２（ｃ）に示す如く前記タイマ
回路２がカウントアップしたとき、カウンタ回路５の計
数値が記録計に出力されて記録される。
回路２がカウントアップしたとき、カウンタ回路５の計
数値が記録計に出力されて記録される。
【００２６】以下、信号入力プローブ８の接続位置やタ
イマ回路２の設定時間等が切り換えられて、上述した動
作が繰り返され、前記良品基板１０の各点における信号
の計数値が記録される。
イマ回路２の設定時間等が切り換えられて、上述した動
作が繰り返され、前記良品基板１０の各点における信号
の計数値が記録される。
【００２７】《検査処理》そして、検査対象基板の検査
を行なうときには、上述したデータ抽出動作と同様に、
リセット信号出力プローブ６が検査対象基板１１のリセ
ット回路１３に接続されるとともに、クロック信号入力
プローブ７が前記検査対象基板１１のクロック信号発生
回路１２の出力端に接続され、さらに信号入力プローブ
８が前記検査対象基板１１の信号抽出対象部分に接続さ
れる。
を行なうときには、上述したデータ抽出動作と同様に、
リセット信号出力プローブ６が検査対象基板１１のリセ
ット回路１３に接続されるとともに、クロック信号入力
プローブ７が前記検査対象基板１１のクロック信号発生
回路１２の出力端に接続され、さらに信号入力プローブ
８が前記検査対象基板１１の信号抽出対象部分に接続さ
れる。
【００２８】この後、タイマ回路２の設定時間が調整さ
れて、予め設定されている時間、例えば１ｍｓに設定さ
れて、計時動作が開始される。
れて、予め設定されている時間、例えば１ｍｓに設定さ
れて、計時動作が開始される。
【００２９】これによって、リセット回路３がリセット
信号を生成して前記検査対象基板１１のリセット回路１
３をリセットし、この検査対象基板１１を再スタートさ
せて、前記信号入力プローブ８が接続されている部分に
信号を流させる。
信号を生成して前記検査対象基板１１のリセット回路１
３をリセットし、この検査対象基板１１を再スタートさ
せて、前記信号入力プローブ８が接続されている部分に
信号を流させる。
【００３０】また、この動作と並行して、前記タイマ回
路２が計時動作を開始してから所定時間が経過し、ディ
レー回路４が動作してカウント開始信号を生成したと
き、カウンタ回路５が前記検査対象基板１１の信号抽出
対象部分に流れる信号を取り込んでこれをカウントす
る。
路２が計時動作を開始してから所定時間が経過し、ディ
レー回路４が動作してカウント開始信号を生成したと
き、カウンタ回路５が前記検査対象基板１１の信号抽出
対象部分に流れる信号を取り込んでこれをカウントす
る。
【００３１】そして、前記タイマ回路２がカウントアッ
プしたとき、カウンタ回路５の計数値が記録計に出力さ
れて記録される。
プしたとき、カウンタ回路５の計数値が記録計に出力さ
れて記録される。
【００３２】以下、信号入力プローブ８の接続位置やタ
イマ回路２の設定時間等が切り換えられて、上述した動
作が繰り返され、前記検査対象基板１１の各点における
信号の計数値が記録される。
イマ回路２の設定時間等が切り換えられて、上述した動
作が繰り返され、前記検査対象基板１１の各点における
信号の計数値が記録される。
【００３３】そして、この検査対象基板１１に対する各
点の信号記録が終了した後、この検査対象基板１１上に
ある各点の信号の計数値と、良品基板１０上にある各点
の信号の計数値とが比較され、これらが一致していれ
ば、検査対象基板１１が良品であると判定され、またこ
れらの各計数値が一致していなければ、その部分を流れ
る信号に関係する部分が不良と判定される。
点の信号記録が終了した後、この検査対象基板１１上に
ある各点の信号の計数値と、良品基板１０上にある各点
の信号の計数値とが比較され、これらが一致していれ
ば、検査対象基板１１が良品であると判定され、またこ
れらの各計数値が一致していなければ、その部分を流れ
る信号に関係する部分が不良と判定される。
【００３４】このようにこの実施例においては、良品と
判定されている電子基板１０上にある所定部分を流れる
信号の状態と、検査対象となる電子基板１１上にある前
記所定部分と同じ部分を流れる信号の状態とを比較し
て、検査対象となる電子基板１１が良品かどうか、もし
良品でない場合には、どの部分の信号が異常であるかを
検査するようにしたので、内部仕様不明のゲートアレイ
素子やファームウェアをブラックボックス化して取り扱
いながら、電子基板に不具合点があるとき、これを簡単
に発見することができる。
判定されている電子基板１０上にある所定部分を流れる
信号の状態と、検査対象となる電子基板１１上にある前
記所定部分と同じ部分を流れる信号の状態とを比較し
て、検査対象となる電子基板１１が良品かどうか、もし
良品でない場合には、どの部分の信号が異常であるかを
検査するようにしたので、内部仕様不明のゲートアレイ
素子やファームウェアをブラックボックス化して取り扱
いながら、電子基板に不具合点があるとき、これを簡単
に発見することができる。
【００３５】
【発明の効果】以上説明したように本発明によれば、内
部仕様不明のゲートアレイ素子やファームウェアをブラ
ックボックス化して取り扱いながら、電子基板に不具合
点があるとき、これを簡単に発見することができる。
部仕様不明のゲートアレイ素子やファームウェアをブラ
ックボックス化して取り扱いながら、電子基板に不具合
点があるとき、これを簡単に発見することができる。
【図１】本発明による電子基板の修理方法の一実施例を
適用したテスト機器の一例を示すブロック図である。
適用したテスト機器の一例を示すブロック図である。
【図２】図１に示すテスト機器の使用例を示すタイミン
グ図である。
グ図である。
１ テスト機器 ２ タイマ回路 ３ リセット回路 ４ ディレー回路 ５ カウンタ回路 ６ リセット信号出力プローブ ７ クロック信号入力プローブ ８ 信号入力プローブ １０ 電子基板（良品基板） １１ 電子基板（検査対象基板） １２ クロック信号発生回路 １３ リセット回路
Claims (1)
- 【請求項１】 デジタル回路素子を搭載した電子基板を
検査するとき、良品と分かっている電子基板上のチェッ
クポイントを流れる信号と検査対象電子基板上の同チェ
ックポイントを流れる信号とを比較して良否を判定する
検査装置であって、 前記電子基板内蔵のクロック信号発生回路から着脱自在
に接続されるプローブを介してクロック信号を取り込ん
で動作するタイマ回路と、及びデイレー回路と、 前記タイマ回路が前記クロック信号の計時動作を開始す
るときにリセット信号を生成し、これを着脱自在に接続
されるプローブを介して前記電子基板のリセット回路へ
供給するリセット回路と、 前記ディレー回路が前記クロック信号を取り込んで遅延
して発信するカウント開始信号を受け、前記電子基板上
のチェックポイントに流れるパルス信号の計数を開始
し、前記タイマ回路が前記クロック信号の計時動作を行
って所定時間経過したとき発信するストップ信号を受け
て前記パルス信号の計数を終えるカウンタ回路と、 を備えていることを特徴とする電子基板検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24905492A JP3268845B2 (ja) | 1992-09-18 | 1992-09-18 | 電子基板検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24905492A JP3268845B2 (ja) | 1992-09-18 | 1992-09-18 | 電子基板検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06102315A JPH06102315A (ja) | 1994-04-15 |
| JP3268845B2 true JP3268845B2 (ja) | 2002-03-25 |
Family
ID=17187328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24905492A Expired - Lifetime JP3268845B2 (ja) | 1992-09-18 | 1992-09-18 | 電子基板検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3268845B2 (ja) |
-
1992
- 1992-09-18 JP JP24905492A patent/JP3268845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06102315A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737701B2 (en) | Method and tester for verifying the electrical connection integrity of a component to a substrate | |
| CN107807323B (zh) | 电路板健康状况监测方法，检测装置以及检测系统 | |
| JP2002340987A (ja) | 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法 | |
| JP3268845B2 (ja) | 電子基板検査装置 | |
| US6721920B2 (en) | Systems and methods for facilitating testing of pad drivers of integrated circuits | |
| US6815972B2 (en) | Method of determining disconnection location in a circuit | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| US5572669A (en) | Bus cycle signature system | |
| JP3247321B2 (ja) | 電子ユニットの検査方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| RU2413273C1 (ru) | Автоматизированное устройство неразрушающего контроля работоспособности и диагностики неисправностей радиоэлектронной аппаратуры | |
| JP3645748B2 (ja) | 半田不良検査装置 | |
| RU2028643C1 (ru) | Устройство для контроля цифровых блоков | |
| JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
| JP2004239925A (ja) | 電子回路検査装置 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
| JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JPS58123470A (ja) | 受動部品の検査装置 | |
| JPS63173978A (ja) | プリント板検査方法 | |
| Schambeck | Reliability testing of electronic parts | |
| JP2000046913A (ja) | 実装基板の波形測定方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |