JP3264173B2 - 電子部品の接合方法 - Google Patents
電子部品の接合方法Info
- Publication number
- JP3264173B2 JP3264173B2 JP07353196A JP7353196A JP3264173B2 JP 3264173 B2 JP3264173 B2 JP 3264173B2 JP 07353196 A JP07353196 A JP 07353196A JP 7353196 A JP7353196 A JP 7353196A JP 3264173 B2 JP3264173 B2 JP 3264173B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- adhesive
- electronic component
- anaerobic adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、接着剤を用いて電
子部品に備えられたバンプを基板の回路パターンに接合
する電子部品の接合方法に関するものである。
子部品に備えられたバンプを基板の回路パターンに接合
する電子部品の接合方法に関するものである。
【０００２】
【従来の技術】近年、電子部品には下面に金属からなる
バンプを備えたものが出現し、この電子部品のバンプを
導電性を有する接着剤を用いて基板の回路パターンに接
合する工法が実用化するに至っている。
バンプを備えたものが出現し、この電子部品のバンプを
導電性を有する接着剤を用いて基板の回路パターンに接
合する工法が実用化するに至っている。
【０００３】次に図２を参照しながら、従来の電子部品
の接合方法について説明する。図２（ａ）において、１
はガラスエポキシ又はセラミックスなどからなる基板、
２，３は基板１の表面に形成された回路パターンであ
り、これらの回路パターン２，３には接着剤４が塗布さ
れている。また５は半導体チップを主体とする電子部品
であり、その下面には複数のバンプ６，７が突設されて
いる。
の接合方法について説明する。図２（ａ）において、１
はガラスエポキシ又はセラミックスなどからなる基板、
２，３は基板１の表面に形成された回路パターンであ
り、これらの回路パターン２，３には接着剤４が塗布さ
れている。また５は半導体チップを主体とする電子部品
であり、その下面には複数のバンプ６，７が突設されて
いる。
【０００４】そして、従来の電子部品の接合方法では、
図２（ｂ）に示すように、バンプ６，７を接着剤４に接
触させ、１５０°Ｃ以上に加温して接着剤４を硬化させ
る。これにより、バンプ６，７を回路パターン２，３に
固着させると共に、両者を電気的に接続するというもの
である。
図２（ｂ）に示すように、バンプ６，７を接着剤４に接
触させ、１５０°Ｃ以上に加温して接着剤４を硬化させ
る。これにより、バンプ６，７を回路パターン２，３に
固着させると共に、両者を電気的に接続するというもの
である。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
電子部品の接合方法では、接着剤４として銀あるいは
銀，パラジウムを含有する熱硬化性接着剤を用いてお
り、この接着剤４の硬化温度は１５０°Ｃ以上というよ
うに、室温に対して相当高い。また、基板１と電子部品
５とにおいて、線膨張係数に大きな差がある。もちろ
ん、基板１の方が電子部品５よりもはるかに熱的な変形
を起こしやすい。
電子部品の接合方法では、接着剤４として銀あるいは
銀，パラジウムを含有する熱硬化性接着剤を用いてお
り、この接着剤４の硬化温度は１５０°Ｃ以上というよ
うに、室温に対して相当高い。また、基板１と電子部品
５とにおいて、線膨張係数に大きな差がある。もちろ
ん、基板１の方が電子部品５よりもはるかに熱的な変形
を起こしやすい。
【０００６】このため、図２（ｂ）に示すように、硬化
温度に達して接着剤４が硬化した後、室温に戻すと、電
子部品５はほとんど変形しないが基板１はかなり変形し
て反ってしまう。したがって図２（ｃ）あるいは図２
（ｃ）のＡ部を拡大した図２（ｄ）に示すように、基板
１と電子部品５の接合部にあたるところの、硬化した接
着剤４と回路パターン２との界面付近で接着剤４が破断
してしまい、接合不良を発生することがあった。
温度に達して接着剤４が硬化した後、室温に戻すと、電
子部品５はほとんど変形しないが基板１はかなり変形し
て反ってしまう。したがって図２（ｃ）あるいは図２
（ｃ）のＡ部を拡大した図２（ｄ）に示すように、基板
１と電子部品５の接合部にあたるところの、硬化した接
着剤４と回路パターン２との界面付近で接着剤４が破断
してしまい、接合不良を発生することがあった。
【０００７】そこで本発明は、接合不良を抑制できる電
子部品の接合方法を提供することを目的とする。
子部品の接合方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の電子部品の接合
方法は、電子部品の下面に形成されたバンプを基板の回
路パターンに接合する電子部品の接合方法であって、バ
ンプと回路パターンとの間に導電性嫌気接着剤を介在さ
せ、導電性嫌気接着剤を硬化させるようにし、且つ前記
バンプ及び前記回路パターンは、前記導電性嫌気接着剤
の硬化を促進する触媒となる金属から構成されているも
のである。
方法は、電子部品の下面に形成されたバンプを基板の回
路パターンに接合する電子部品の接合方法であって、バ
ンプと回路パターンとの間に導電性嫌気接着剤を介在さ
せ、導電性嫌気接着剤を硬化させるようにし、且つ前記
バンプ及び前記回路パターンは、前記導電性嫌気接着剤
の硬化を促進する触媒となる金属から構成されているも
のである。
【０００９】
【発明の実施の形態】請求項１では、電子部品の下面に
形成されたバンプを基板の回路パターンに接合する電子
部品の接合方法であって、バンプと回路パターンとの間
に導電性嫌気接着剤を介在させ、導電性嫌気接着剤を硬
化させるようにし、且つ前記バンプ及び前記回路パター
ンは、前記導電性嫌気接着剤の硬化を促進する触媒とな
る金属から構成されているので、従来技術に比べより低
温で接着剤による接合を行うことができ、温度差に起因
する接着剤の破断現象を少なくすることができる。
形成されたバンプを基板の回路パターンに接合する電子
部品の接合方法であって、バンプと回路パターンとの間
に導電性嫌気接着剤を介在させ、導電性嫌気接着剤を硬
化させるようにし、且つ前記バンプ及び前記回路パター
ンは、前記導電性嫌気接着剤の硬化を促進する触媒とな
る金属から構成されているので、従来技術に比べより低
温で接着剤による接合を行うことができ、温度差に起因
する接着剤の破断現象を少なくすることができる。
【００１０】次に図面を参照しながら、本発明の実施の
形態について説明する。図１は、本発明の一実施の形態
における電子部品の接合方法の工程説明図である。本形
態では、電子部品８の下面に銅からなるバンプ９を突設
してあり、図１（ｃ）に示すように基板１１の回路パタ
ーン１２も銅から構成している。
形態について説明する。図１は、本発明の一実施の形態
における電子部品の接合方法の工程説明図である。本形
態では、電子部品８の下面に銅からなるバンプ９を突設
してあり、図１（ｃ）に示すように基板１１の回路パタ
ーン１２も銅から構成している。
【００１１】さてまず図１（ａ）に示すようにバンプ９
を下向きにして、バンプ９の下部に導電性嫌気接着剤１
０を塗布する。この導電性嫌気接着剤１０としては、例
えば次表の成分を有するものが好適である。
を下向きにして、バンプ９の下部に導電性嫌気接着剤１
０を塗布する。この導電性嫌気接着剤１０としては、例
えば次表の成分を有するものが好適である。
【００１２】
【表１】
【００１３】この導電性嫌気接着剤１０の硬化温度は、
基板１１としてガラスエポキシ基板を用いた際の基板１
１のガラス転移温度（約１２０°Ｃ）よりも低い。ま
た、基板１１としてセラミックス基板を用いると、セラ
ミックス基板はガラスエポキシ基板よりも熱的変形を起
こしにくいので、一層好適である。即ち、本発明の基板
１１としては、ガラスエポキシ基板、セラミックス基板
のいずれを用いてもよい。
基板１１としてガラスエポキシ基板を用いた際の基板１
１のガラス転移温度（約１２０°Ｃ）よりも低い。ま
た、基板１１としてセラミックス基板を用いると、セラ
ミックス基板はガラスエポキシ基板よりも熱的変形を起
こしにくいので、一層好適である。即ち、本発明の基板
１１としては、ガラスエポキシ基板、セラミックス基板
のいずれを用いてもよい。
【００１４】そして、図１（ｃ）に示すように、矢印Ｎ
１で示すように、電子部品８を下向きに押圧して、バン
プ９の下部に塗布された導電性嫌気接着剤１０を回路パ
ターン１２に押し付ける。これにより、空気が遮断さ
れ、導電性嫌気接着剤１０の内部は空気に触れない状態
となり硬化を開始する。
１で示すように、電子部品８を下向きに押圧して、バン
プ９の下部に塗布された導電性嫌気接着剤１０を回路パ
ターン１２に押し付ける。これにより、空気が遮断さ
れ、導電性嫌気接着剤１０の内部は空気に触れない状態
となり硬化を開始する。
【００１５】ここで、図１（ｃ）の状態において、室温
のまま導電性嫌気接着剤１０を硬化させてもよい。この
ようにしても、回路パターン１２及びバンプ９が銅から
構成されており、銅から生成するイオンは導電性嫌気接
着剤１０の硬化を促進する触媒としての作用を奏するか
らである。このような金属としては、銅の他に、ニッケ
ル，アルミニウムなどがあり、ニッケル等の金属を用い
てもよい。
のまま導電性嫌気接着剤１０を硬化させてもよい。この
ようにしても、回路パターン１２及びバンプ９が銅から
構成されており、銅から生成するイオンは導電性嫌気接
着剤１０の硬化を促進する触媒としての作用を奏するか
らである。このような金属としては、銅の他に、ニッケ
ル，アルミニウムなどがあり、ニッケル等の金属を用い
てもよい。
【００１６】さらに導電性嫌気接着剤１０の硬化を促進
するには、温度を室温以上基板１１のガラス転移温度
（約１２０°Ｃ）以下に加温する。上述した導電性嫌気
接着剤１０を用いると、従来の電子部品の接合方法のよ
うに、ガラス転移温度を超えない高温まで加熱しなくと
もよい。したがって、室温に戻しても基板１１が大きく
反るようなことはなく、接着剤の破断を防止できる。
するには、温度を室温以上基板１１のガラス転移温度
（約１２０°Ｃ）以下に加温する。上述した導電性嫌気
接着剤１０を用いると、従来の電子部品の接合方法のよ
うに、ガラス転移温度を超えない高温まで加熱しなくと
もよい。したがって、室温に戻しても基板１１が大きく
反るようなことはなく、接着剤の破断を防止できる。
【００１７】
【発明の効果】本発明の電子部品の接合方法は、電子部
品の下面に形成されたバンプを基板の回路パターンに接
合する電子部品の接合方法であって、バンプと回路パタ
ーンとの間に導電性嫌気接着剤を介在させ、導電性嫌気
接着剤を硬化させるので、基板の熱的変形が問題となら
ない低温で接合を行うことができ、接合不良を抑制する
ことができる。
品の下面に形成されたバンプを基板の回路パターンに接
合する電子部品の接合方法であって、バンプと回路パタ
ーンとの間に導電性嫌気接着剤を介在させ、導電性嫌気
接着剤を硬化させるので、基板の熱的変形が問題となら
ない低温で接合を行うことができ、接合不良を抑制する
ことができる。
【図１】（ａ）本発明の一実施の形態における電子部品
の接合方法の工程説明図 （ｂ）本発明の一実施の形態における電子部品の接合方
法の工程説明図 （ｃ）本発明の一実施の形態における電子部品の接合方
法の工程説明図
の接合方法の工程説明図 （ｂ）本発明の一実施の形態における電子部品の接合方
法の工程説明図 （ｃ）本発明の一実施の形態における電子部品の接合方
法の工程説明図
【図２】（ａ）従来の電子部品の接合方法の工程説明図 （ｂ）従来の電子部品の接合方法の工程説明図 （ｃ）従来の電子部品の接合方法の工程説明図 （ｄ）従来の電子部品の接合方法の工程説明図
８ 電子部品 ９ バンプ １０ 導電性嫌気接着剤 １１ 基板 １２ 回路パターン
フロントページの続き (56)参考文献 特開 平３−44945（ＪＰ，Ａ) 特開 昭58−196280（ＪＰ，Ａ) 特開 平３−54888（ＪＰ，Ａ) 特開 平８−330309（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (3)
- 【請求項１】電子部品の下面に形成されたバンプを基板
の回路パターンに接合する電子部品の接合方法であっ
て、前記バンプと前記回路パターンとの間に導電性嫌気
接着剤を介在させ、前記導電性嫌気接着剤を硬化させる
ようにし、且つ前記バンプ及び前記回路パターンは、前
記導電性嫌気接着剤の硬化を促進する触媒となる金属か
ら構成されていることを特徴とする電子部品の接合方
法。 - 【請求項２】前記硬化は、室温以上であり前記基板のガ
ラス転移温度以下で行われることを特徴とする請求項１
記載の電子部品の接合方法。 - 【請求項３】前記基板は有機基板であって、前記導電性
嫌気接着剤の硬化温度が前記基板のガラス転移温度より
も小さいことを特徴とする請求項１記載の電子部品の接
合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07353196A JP3264173B2 (ja) | 1996-03-28 | 1996-03-28 | 電子部品の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07353196A JP3264173B2 (ja) | 1996-03-28 | 1996-03-28 | 電子部品の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266227A JPH09266227A (ja) | 1997-10-07 |
| JP3264173B2 true JP3264173B2 (ja) | 2002-03-11 |
Family
ID=13520918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07353196A Expired - Fee Related JP3264173B2 (ja) | 1996-03-28 | 1996-03-28 | 電子部品の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264173B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003269066A1 (en) * | 2002-05-16 | 2003-12-02 | Agency For Science, Technology And Research | Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip |
| JP2007231966A (ja) * | 2006-02-27 | 2007-09-13 | Hitachi Powdered Metals Co Ltd | 焼結動圧軸受の製造方法 |
| CN105551987A (zh) * | 2015-12-09 | 2016-05-04 | 南通富士通微电子股份有限公司 | 一种覆晶薄膜（cof）封装方法 |
| CN105405825A (zh) * | 2015-12-09 | 2016-03-16 | 南通富士通微电子股份有限公司 | 一种覆晶薄膜封装结构 |
| CN105551986A (zh) * | 2015-12-09 | 2016-05-04 | 南通富士通微电子股份有限公司 | 一种覆晶薄膜(cof)封装方法 |
-
1996
- 1996-03-28 JP JP07353196A patent/JP3264173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266227A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| US4381602A (en) | Method of mounting an I.C. chip on a substrate | |
| JPH1070362A (ja) | 基板を結合する方法および構造 | |
| JPH08507656A (ja) | 半導体パッケージにおいて熱循環を低減する素子および方法 | |
| JP3264173B2 (ja) | 電子部品の接合方法 | |
| JPH10223686A (ja) | 半導体実装方法 | |
| JPH0727924B2 (ja) | 実装体の製造方法 | |
| US5817542A (en) | Method for bonding electronic components | |
| JP3269390B2 (ja) | 半導体装置 | |
| US5923535A (en) | Electronic device assembly | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| JPH0338737B2 (ja) | ||
| JP2830504B2 (ja) | 半導体装置実装用基板 | |
| JPH0661304A (ja) | 半導体素子のボンディング方法 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP2705653B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP3388547B2 (ja) | 部品実装方法 | |
| JP2943912B2 (ja) | 半導体装置及びその製造方法 | |
| JP2705658B2 (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2003258030A (ja) | 電子部品実装方法 | |
| JPH07321148A (ja) | 半導体装置の実装方法及び半導体装置の実装体 | |
| JPH1140607A (ja) | 半導体装置の製造方法と封止部材の製造方法 | |
| JP2780523B2 (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |