JP3260775B2 - 画像形成装置の高圧電源回路 - Google Patents
画像形成装置の高圧電源回路Info
- Publication number
- JP3260775B2 JP3260775B2 JP12747491A JP12747491A JP3260775B2 JP 3260775 B2 JP3260775 B2 JP 3260775B2 JP 12747491 A JP12747491 A JP 12747491A JP 12747491 A JP12747491 A JP 12747491A JP 3260775 B2 JP3260775 B2 JP 3260775B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- circuit
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Developing For Electrophotography (AREA)
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子写真式のプリンタ
ー・複写機等、画像形成装置の現像器に現像バイアス用
交流を供給する画像形成装置の高圧電源回路に関するも
のである。
ー・複写機等、画像形成装置の現像器に現像バイアス用
交流を供給する画像形成装置の高圧電源回路に関するも
のである。
【０００２】
【従来の技術】従来、現像バイアス用の交流電源は、低
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波よりデューティを３：７もしくは４：６
にした偏デューティの矩形波の方が、現像の諸特性が優
れていることがわかってきたため、トランスの偏磁をさ
け、トランスを小型化するために、本出願人は高周波コ
ンバータで負荷容量を充電し、高耐圧トランジスタで放
電することによって任意のデューティの矩形波を得る方
式を提案した。また重畳用の直流バイアスは、ＤＣ−Ｄ
Ｃコンバータによって別途独立に構成され、交流高圧出
力用のトランスの２次巻線の低圧側へ結合されるのが一
般的であった。
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波よりデューティを３：７もしくは４：６
にした偏デューティの矩形波の方が、現像の諸特性が優
れていることがわかってきたため、トランスの偏磁をさ
け、トランスを小型化するために、本出願人は高周波コ
ンバータで負荷容量を充電し、高耐圧トランジスタで放
電することによって任意のデューティの矩形波を得る方
式を提案した。また重畳用の直流バイアスは、ＤＣ−Ｄ
Ｃコンバータによって別途独立に構成され、交流高圧出
力用のトランスの２次巻線の低圧側へ結合されるのが一
般的であった。
【０００３】
【発明が解決しようとする課題】従来、重畳用の直流バ
イアスを交流トランスから発生させる試みがされてきた
が、交流出力を発生させる前に、直流出力を発生させる
ことができなかったために、現実的には殆どの場合、直
流高圧専用のＤＣ−ＤＣコンバータを必要としていた。
また、現像バイアスの立ち上げに関しては、急激に交流
波形を立ち上げると、交流波形のピーク・ツー・ピーク
の電圧が直流電圧に加算されたり、逆に引き下げたりす
る場合が生じるため、感光体にトナーを付着させてかぶ
り画像を引き起こしたり、２成分トナーでは、逆に、感
光体にキャリアーを引いたりするといった問題が生じる
恐れがあった。 また、通常、帯電をオンしてから現像バ
イアスを立ち上げるが、帯電電位が十分に立ち上がって
いない状態で直流電圧を急激に立ち上げると、帯電電位
との電圧差が大きくなって上述と同様の問題を生じる恐
れがあった。
イアスを交流トランスから発生させる試みがされてきた
が、交流出力を発生させる前に、直流出力を発生させる
ことができなかったために、現実的には殆どの場合、直
流高圧専用のＤＣ−ＤＣコンバータを必要としていた。
また、現像バイアスの立ち上げに関しては、急激に交流
波形を立ち上げると、交流波形のピーク・ツー・ピーク
の電圧が直流電圧に加算されたり、逆に引き下げたりす
る場合が生じるため、感光体にトナーを付着させてかぶ
り画像を引き起こしたり、２成分トナーでは、逆に、感
光体にキャリアーを引いたりするといった問題が生じる
恐れがあった。 また、通常、帯電をオンしてから現像バ
イアスを立ち上げるが、帯電電位が十分に立ち上がって
いない状態で直流電圧を急激に立ち上げると、帯電電位
との電圧差が大きくなって上述と同様の問題を生じる恐
れがあった。
【０００４】この発明は、上記従来技術の問題点を解消
するために成されたもので、交流バイアス発生用および
直流バイアス発生用に各々専用のコンバータトランスを
備えることなく、現像器用のバイアス電源を発生、供給
することができ、また小型高性能そしてコストダウンが
可能であり、交流成分又は直流成分の出力の立ち上がり
を容易にソフトスタートにすることができる画像形成装
置の高圧電源回路を提供することを目的とするものであ
る。
するために成されたもので、交流バイアス発生用および
直流バイアス発生用に各々専用のコンバータトランスを
備えることなく、現像器用のバイアス電源を発生、供給
することができ、また小型高性能そしてコストダウンが
可能であり、交流成分又は直流成分の出力の立ち上がり
を容易にソフトスタートにすることができる画像形成装
置の高圧電源回路を提供することを目的とするものであ
る。
【０００５】
【課題を解決するための手段】このため、この発明に係
る画像形成装置の高圧電源回路は、昇圧用の高周波コン
バータと、該コンバータを駆動する駆動回路と、前記コ
ンバータの出力を整流平滑する第一の整流平滑回路と、
前記コンバータの出力を整流平滑する第二の整流平滑回
路と、前記第一の整流平滑回路に充電された電圧を放出
し、該第一の整流平滑回路の出力電圧を低下させる電子
スイッチと、前記第一の整流平滑回路の出力電圧を検出
する電圧検出手段と、該電圧検出手段からの検出結果と
予め定められた基準信号とを比較するコンパレータと、
前記第二の整流平滑回路の電圧を所望の電圧値に変換制
御するシリーズレギュレータと、前記コンパレータから
の信号に応答し、前記駆動回路と前記電子スイッチとを
所定のシーケンスに基づいて制御する制御手段とを有
し、前記電子スイッチの動作によって前記第一の整流平
滑回路の出力に交流電圧を生じさせる一方、前記シリー
ズレギュレータの出力と前記交流電圧とを結合して出力
させるよう構成した高圧電源回路であって、前記制御手
段が、少なくとも直流電圧出力の立ち上がりを制御する
第一のシーケンスと、所望の交流電圧を出力する第二の
シーケンスとを有し、前記第一のシーケンスにおける電
圧の立ち上がりが、前記第二のシーケンスにおける交流
波形の立ち上がりより、充分遅くなるように制御するこ
とを特徴とする構成によって、前記の目的を達成しよう
とするものである。
る画像形成装置の高圧電源回路は、昇圧用の高周波コン
バータと、該コンバータを駆動する駆動回路と、前記コ
ンバータの出力を整流平滑する第一の整流平滑回路と、
前記コンバータの出力を整流平滑する第二の整流平滑回
路と、前記第一の整流平滑回路に充電された電圧を放出
し、該第一の整流平滑回路の出力電圧を低下させる電子
スイッチと、前記第一の整流平滑回路の出力電圧を検出
する電圧検出手段と、該電圧検出手段からの検出結果と
予め定められた基準信号とを比較するコンパレータと、
前記第二の整流平滑回路の電圧を所望の電圧値に変換制
御するシリーズレギュレータと、前記コンパレータから
の信号に応答し、前記駆動回路と前記電子スイッチとを
所定のシーケンスに基づいて制御する制御手段とを有
し、前記電子スイッチの動作によって前記第一の整流平
滑回路の出力に交流電圧を生じさせる一方、前記シリー
ズレギュレータの出力と前記交流電圧とを結合して出力
させるよう構成した高圧電源回路であって、前記制御手
段が、少なくとも直流電圧出力の立ち上がりを制御する
第一のシーケンスと、所望の交流電圧を出力する第二の
シーケンスとを有し、前記第一のシーケンスにおける電
圧の立ち上がりが、前記第二のシーケンスにおける交流
波形の立ち上がりより、充分遅くなるように制御するこ
とを特徴とする構成によって、前記の目的を達成しよう
とするものである。
【０００６】また、この発明に係る画像形成装置の高圧
電源回路は、昇圧用の高周波コンバータと、該コンバー
タを駆動する駆動回路と、前記コンバータの出力を整流
平滑する第一の整流平滑回路と、前記コンバータの出力
を整流平滑する第二の整流平滑回路と、前記第一の整流
平滑回路に充電された電圧を放出し、該第一の整流平滑
回路の出力電圧を低下させる電子スイッチと、前記第一
の整流平滑回路の出力電圧を検出する電圧検出手段と、
入力されたデジタル制御信号に基づいて電圧信号を出力
するＤ／Ａコンバータと、前記電圧検出手段からの検出
結果と前記Ｄ／Ａコンバータからの電圧信号とを比較す
るコンパレータと、前記第二の整流平滑回路の電圧を所
望の電圧値に変換制御するシリーズレギュレータと、前
記コンパレータからの信号に応答し、前記駆動回路と前
記電子スイッチとを所定のシーケンスに基づいて制御
し、前記Ｄ／Ａコンバータにデジタル制御信号を出力す
る制御手段とを有し、前記電子スイッチの動作によって
前記第一の整流平滑回路の出力に交流電圧を生じさせる
一方、前記シリーズレギュレータの出力と前記交流電圧
とを結合して出力させるよう構成した高圧電源回路であ
って、前記制御手段が、少なくとも前記交流電圧を出力
するシーケンスを有し、該シーケンスにおける交流電圧
の振幅が、該交流電圧の出力開始から該交流電圧の周期
に比して比較的長い時間で、徐々に増大し所定の振幅に
至るよう、前記Ｄ／Ａコンバータ、及び前記電子スイッ
チ、前記駆動回路を前記コンパレータの出力に基づいて
制御するステップを有することを特徴とする構成によっ
て、前記の目的を達成しようとするものである。
電源回路は、昇圧用の高周波コンバータと、該コンバー
タを駆動する駆動回路と、前記コンバータの出力を整流
平滑する第一の整流平滑回路と、前記コンバータの出力
を整流平滑する第二の整流平滑回路と、前記第一の整流
平滑回路に充電された電圧を放出し、該第一の整流平滑
回路の出力電圧を低下させる電子スイッチと、前記第一
の整流平滑回路の出力電圧を検出する電圧検出手段と、
入力されたデジタル制御信号に基づいて電圧信号を出力
するＤ／Ａコンバータと、前記電圧検出手段からの検出
結果と前記Ｄ／Ａコンバータからの電圧信号とを比較す
るコンパレータと、前記第二の整流平滑回路の電圧を所
望の電圧値に変換制御するシリーズレギュレータと、前
記コンパレータからの信号に応答し、前記駆動回路と前
記電子スイッチとを所定のシーケンスに基づいて制御
し、前記Ｄ／Ａコンバータにデジタル制御信号を出力す
る制御手段とを有し、前記電子スイッチの動作によって
前記第一の整流平滑回路の出力に交流電圧を生じさせる
一方、前記シリーズレギュレータの出力と前記交流電圧
とを結合して出力させるよう構成した高圧電源回路であ
って、前記制御手段が、少なくとも前記交流電圧を出力
するシーケンスを有し、該シーケンスにおける交流電圧
の振幅が、該交流電圧の出力開始から該交流電圧の周期
に比して比較的長い時間で、徐々に増大し所定の振幅に
至るよう、前記Ｄ／Ａコンバータ、及び前記電子スイッ
チ、前記駆動回路を前記コンパレータの出力に基づいて
制御するステップを有することを特徴とする構成によっ
て、前記の目的を達成しようとするものである。
【０００７】
【０００８】
【０００９】
【実施例】以下、本発明に係る画像形成装置の高圧電源
回路を実施例により説明する。図１は、本発明の一実施
例の構成概要を示ブロック図であリ、図２は第１実施例
のブロック図、図３は第１実施例の電圧波形図である。
回路を実施例により説明する。図１は、本発明の一実施
例の構成概要を示ブロック図であリ、図２は第１実施例
のブロック図、図３は第１実施例の電圧波形図である。
【００１０】Ｔ１は昇圧用の高周波コンバータトランス
（以下コンバータトランスという）、Ｐ１は画像形成装
置の現像器（図示せず）への出力端子である。
（以下コンバータトランスという）、Ｐ１は画像形成装
置の現像器（図示せず）への出力端子である。
【００１１】ＯＳはコンバータトランスＴ１を駆動する
コンバータトランス駆動回路、ＤＧはコンバータトラン
スＴ１からの出力を分岐した直流バイアス発生回路、Ａ
ＧはコンバータトランスＴ１からの出力を分岐した交流
バイアス発生回路である。そして、直流バイアス発生回
路ＤＧからの出力と交流バイアス発生回路ＡＧからの出
力とを結合して出力端子Ｐ１から出力する構成となって
いる。
コンバータトランス駆動回路、ＤＧはコンバータトラン
スＴ１からの出力を分岐した直流バイアス発生回路、Ａ
ＧはコンバータトランスＴ１からの出力を分岐した交流
バイアス発生回路である。そして、直流バイアス発生回
路ＤＧからの出力と交流バイアス発生回路ＡＧからの出
力とを結合して出力端子Ｐ１から出力する構成となって
いる。
【００１２】１はマイクロコンピュータ（以下ＣＰＵと
いう）およびメモリ等の周辺装置よりなる制御手段であ
り、実施例の電源装置の制御を行なうと共に図示してな
い複写装置（プリンタ）本体のシーケンスコントローラ
とバスライン或は通信ポートで接続されてシーケンス信
号の授受をも行なう。
いう）およびメモリ等の周辺装置よりなる制御手段であ
り、実施例の電源装置の制御を行なうと共に図示してな
い複写装置（プリンタ）本体のシーケンスコントローラ
とバスライン或は通信ポートで接続されてシーケンス信
号の授受をも行なう。
【００１３】６は第１のカウンタであり前記ＣＰＵの基
準クロックを周波数Ｆ１、例えば１００ＫＨｚにカウン
トダウンする。７は第２のカウンタであり第１のカウン
タ６の出力を繰返し周波数Ｆ２、例えば２ＫＨｚにカウ
ントダウンすると共に所定のパルス幅、例えばデューテ
ィ比３０％の信号波を作り出し、制御装置１に入力して
交流バイアス発生回路ＡＧの制御用に用いられる。
準クロックを周波数Ｆ１、例えば１００ＫＨｚにカウン
トダウンする。７は第２のカウンタであり第１のカウン
タ６の出力を繰返し周波数Ｆ２、例えば２ＫＨｚにカウ
ントダウンすると共に所定のパルス幅、例えばデューテ
ィ比３０％の信号波を作り出し、制御装置１に入力して
交流バイアス発生回路ＡＧの制御用に用いられる。
【００１４】２はコンバータトランスＴ１の一次側のス
イッチング素子Ｑ１を制御するパルス幅変調駆動回路で
ある。
イッチング素子Ｑ１を制御するパルス幅変調駆動回路で
ある。
【００１５】コンバータトランスＴ１二次側の昇圧出力
は、整流素子Ｄ１，Ｄ２によって２分割され、整流素子
Ｄ１はグランドへの放電用の高耐圧トランジスタで構成
した電子スイッチＱ２と出力端子Ｐ１への結合コンデン
サＣ２を有する交流バイアス発生回路ＡＧに給電し、整
流素子Ｄ２は平滑コンデンサＣ３およびシリーズレギュ
レータ１０そして出力端子Ｐ１への結合抵抗Ｒ４を有す
る直流バイアス発生回路ＤＧに給電する。
は、整流素子Ｄ１，Ｄ２によって２分割され、整流素子
Ｄ１はグランドへの放電用の高耐圧トランジスタで構成
した電子スイッチＱ２と出力端子Ｐ１への結合コンデン
サＣ２を有する交流バイアス発生回路ＡＧに給電し、整
流素子Ｄ２は平滑コンデンサＣ３およびシリーズレギュ
レータ１０そして出力端子Ｐ１への結合抵抗Ｒ４を有す
る直流バイアス発生回路ＤＧに給電する。
【００１６】４は交流バイアス発生回路ＡＧの出力を検
出する電圧検出回路であり、抵抗Ｒ２，Ｒ３により構成
してある。
出する電圧検出回路であり、抵抗Ｒ２，Ｒ３により構成
してある。
【００１７】３は電圧検出回路４で検出した交流バイア
ス発生回路ＡＧの電圧と基準電圧５とを比較する比較器
であり、その出力は制御手段１に入力される。
ス発生回路ＡＧの電圧と基準電圧５とを比較する比較器
であり、その出力は制御手段１に入力される。
【００１８】次に図３を参照して、第１実施例の動作を
説明する。同図に示す（イ）は直流バイアスオン、
（ロ）は交流バイアスオンのタイミングを示す。（ハ）
はパルス幅変調駆動回路２の出力であり、基本周波数は
前記Ｆ１であり、パルス幅変調および駆動出力のオンオ
フは制御手段１によって制御される。
説明する。同図に示す（イ）は直流バイアスオン、
（ロ）は交流バイアスオンのタイミングを示す。（ハ）
はパルス幅変調駆動回路２の出力であり、基本周波数は
前記Ｆ１であり、パルス幅変調および駆動出力のオンオ
フは制御手段１によって制御される。
【００１９】（ニ）は交流バイアス発生回路ＡＧの電子
スイッチＱ２のコレクタ電圧、（ホ）は直流バイアス発
生回路ＤＧのシリーズレギュレータ１０の出力、（ヘ）
は電子スイッチＱ２を駆動する制御手段１からの駆動信
号を示す。
スイッチＱ２のコレクタ電圧、（ホ）は直流バイアス発
生回路ＤＧのシリーズレギュレータ１０の出力、（ヘ）
は電子スイッチＱ２を駆動する制御手段１からの駆動信
号を示す。
【００２０】直流バイアスのみオンの時には、図３の
（イ）（ロ）に示すように電子スイッチＱ２はオフした
ままである。整流素子Ｄ１の整流出力は、結合コンデン
サＣ２を介して出力端子Ｐ１に接続される容量負荷であ
る現像器を充電していく。そして整流素子Ｄ１の整流出
力は、電圧検出回路４で所定比に分割されて比較器３で
基準電圧５と比較され、制御手段１のＣＰＵを介してパ
ルス幅変調駆動回路２を制御して、図３（ニ）に示すよ
うに電子スイッチＱ２のコレクタ電圧を所定値Ｖ１に保
つ。
（イ）（ロ）に示すように電子スイッチＱ２はオフした
ままである。整流素子Ｄ１の整流出力は、結合コンデン
サＣ２を介して出力端子Ｐ１に接続される容量負荷であ
る現像器を充電していく。そして整流素子Ｄ１の整流出
力は、電圧検出回路４で所定比に分割されて比較器３で
基準電圧５と比較され、制御手段１のＣＰＵを介してパ
ルス幅変調駆動回路２を制御して、図３（ニ）に示すよ
うに電子スイッチＱ２のコレクタ電圧を所定値Ｖ１に保
つ。
【００２１】整流素子Ｄ２の整流出力は、平滑コンデン
サＣ３を充電しシリーズレギュレータ１０で図３（ホ）
に示すように所定の電圧Ｖ２に変換され、結合抵抗Ｒ４
で交流バイアス発生回路ＡＧの出力と結合されるが、こ
の場合は出力端子Ｐ１からは直流電圧Ｖ２が出力され
る。
サＣ３を充電しシリーズレギュレータ１０で図３（ホ）
に示すように所定の電圧Ｖ２に変換され、結合抵抗Ｒ４
で交流バイアス発生回路ＡＧの出力と結合されるが、こ
の場合は出力端子Ｐ１からは直流電圧Ｖ２が出力され
る。
【００２２】次に交流出力が必要なタイミングになる
と、電子スイッチＱ２が図３（ヘ）に示す繰返し周波数
Ｆ２、デューティ比３０％の信号でオンオフ制御され
る。電子スイッチＱ２オン時にはスイッチング素子Ｑ１
の駆動は停止される。電子スイッチＱ２がオフすると整
流素子Ｄ１の整流出力は再び結合コンデンサＣ２を介し
て、出力端子Ｐ１に接続された負荷容量を充電してい
く。
と、電子スイッチＱ２が図３（ヘ）に示す繰返し周波数
Ｆ２、デューティ比３０％の信号でオンオフ制御され
る。電子スイッチＱ２オン時にはスイッチング素子Ｑ１
の駆動は停止される。電子スイッチＱ２がオフすると整
流素子Ｄ１の整流出力は再び結合コンデンサＣ２を介し
て、出力端子Ｐ１に接続された負荷容量を充電してい
く。
【００２３】出力端子Ｐ１の出力電圧は、電圧検出回路
４で所定比に分圧され比較器３に入力される。比較器３
は基準電圧５と比較し、比較結果を制御装置１のＣＰＵ
に出力する。出力端子Ｐ１からの出力が所定レベルに達
すると、パルス幅変調駆動回路２の出力は停止される。
パルス幅変調駆動回路２の出力が停止して、出力端子Ｐ
１の出力が放電によって閾値を越えると比較器３が反転
してパルス幅変調駆動回路２が再び出力を開始する。
４で所定比に分圧され比較器３に入力される。比較器３
は基準電圧５と比較し、比較結果を制御装置１のＣＰＵ
に出力する。出力端子Ｐ１からの出力が所定レベルに達
すると、パルス幅変調駆動回路２の出力は停止される。
パルス幅変調駆動回路２の出力が停止して、出力端子Ｐ
１の出力が放電によって閾値を越えると比較器３が反転
してパルス幅変調駆動回路２が再び出力を開始する。
【００２４】周波数Ｆ１，Ｆ２、スイッチング素子駆動
パルス幅変調，電子スイッチ駆動信号パルス幅等は、あ
らかじめ制御手段１を構成するＣＰＵ内の記憶装置ＲＯ
Ｍに記憶されているデータに基づいて決定され、制御さ
れる構成となっている。
パルス幅変調，電子スイッチ駆動信号パルス幅等は、あ
らかじめ制御手段１を構成するＣＰＵ内の記憶装置ＲＯ
Ｍに記憶されているデータに基づいて決定され、制御さ
れる構成となっている。
【００２５】上記の構成と制御により、コンバータトラ
ンスＴ１から交流バイアス発生回路ＡＧおよび直流バイ
アス発生回路ＤＧに高圧の高周波数電力を供給し、交流
バイアス電圧と直流バイアス電圧とを形成し結合して出
力端子Ｐ１から現像器に供給することができる。そし
て、出力電圧は電圧検出回路４で検出し制御手段１によ
り所定値に制御される。
ンスＴ１から交流バイアス発生回路ＡＧおよび直流バイ
アス発生回路ＤＧに高圧の高周波数電力を供給し、交流
バイアス電圧と直流バイアス電圧とを形成し結合して出
力端子Ｐ１から現像器に供給することができる。そし
て、出力電圧は電圧検出回路４で検出し制御手段１によ
り所定値に制御される。
【００２６】次に、本発明の第２実施例について説明す
る。図４は、第２実施例のブロック図であり、第１実施
例と同一または相当する部分は同一符号で示し、重複説
明を省略する。
る。図４は、第２実施例のブロック図であり、第１実施
例と同一または相当する部分は同一符号で示し、重複説
明を省略する。
【００２７】第２実施例は、第１実施例の基準電圧５を
制御手段１で制御するように構成したもので、制御手段
１からの制御信号出力をＤ／Ａコンバータ５でアナログ
に変換して比較器３に入力する。その他は第１実施例と
同様である。
制御手段１で制御するように構成したもので、制御手段
１からの制御信号出力をＤ／Ａコンバータ５でアナログ
に変換して比較器３に入力する。その他は第１実施例と
同様である。
【００２８】図５は第２実施例の電圧波形図であり、
（ニ）は交流バイアス発生回路ＡＧの電子スイッチＱ２
のコレクタ電圧、（ホ）は直流バイアス発生回路ＤＧの
シリーズレギュレータ１０の出力、（ヘ）は出力端子Ｐ
１の波形を示す。
（ニ）は交流バイアス発生回路ＡＧの電子スイッチＱ２
のコレクタ電圧、（ホ）は直流バイアス発生回路ＤＧの
シリーズレギュレータ１０の出力、（ヘ）は出力端子Ｐ
１の波形を示す。
【００２９】上記構成により、第２実施例は第１実施例
の効果に加えて、基準電圧を制御手段１により制御する
構成により比較器３の閾値を可変制御することができ、
図５に示すように直流出力、交流出力それぞれの立ち上
がりを容易にソフトスタートにすることができる。また
ソフトストップも同様に容易に可能である。
の効果に加えて、基準電圧を制御手段１により制御する
構成により比較器３の閾値を可変制御することができ、
図５に示すように直流出力、交流出力それぞれの立ち上
がりを容易にソフトスタートにすることができる。また
ソフトストップも同様に容易に可能である。
【００３０】図６は第３実施例のブロック図であり、第
２実施例と同一または相当する部分は同一符号で示し、
重複説明を省略する。
２実施例と同一または相当する部分は同一符号で示し、
重複説明を省略する。
【００３１】第３実施例は第２実施例のシリーズレギュ
レータ１０を制御手段１によって制御し、直流電圧のレ
ベルを制御できる構成にしたものである。制御手段１の
制御信号出力をＤ／Ａコンバータ５でアナログに変換し
て、シリーズレギュレータ１０の基準入力端子に入力し
てあり、発生する直流バイアス電圧を所要値に制御する
ことができる。
レータ１０を制御手段１によって制御し、直流電圧のレ
ベルを制御できる構成にしたものである。制御手段１の
制御信号出力をＤ／Ａコンバータ５でアナログに変換し
て、シリーズレギュレータ１０の基準入力端子に入力し
てあり、発生する直流バイアス電圧を所要値に制御する
ことができる。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、 １．交流バイアス用の大型のトランスと直流バイアス用
のトランスをまとめて、高周波の小型のコンバータトラ
ンスに置き換えることができるので、駆動回路が１個に
なることもあいまって大幅に小型化、コストダウンがで
きるとともに、交流成分又は直流成分の出力の立ち上が
りを容易にソフトスタートにすることができる。
ば、 １．交流バイアス用の大型のトランスと直流バイアス用
のトランスをまとめて、高周波の小型のコンバータトラ
ンスに置き換えることができるので、駆動回路が１個に
なることもあいまって大幅に小型化、コストダウンがで
きるとともに、交流成分又は直流成分の出力の立ち上が
りを容易にソフトスタートにすることができる。
【００３３】２．制御回路を比較器やパルス幅変調駆動
回路等の最小限の回路を除いて、ディジタル化すること
によって回路規模を小さくすることができ、コストやス
ペースの面で集積化の効果を最大限に発揮できる。
回路等の最小限の回路を除いて、ディジタル化すること
によって回路規模を小さくすることができ、コストやス
ペースの面で集積化の効果を最大限に発揮できる。
【００３４】３．出力の周波数、振幅、デューティ、コ
ンバータ周波数、負荷電流のリミッタ閾値等を制御手段
ＣＰＵのプログラミングによって容易に設定変更するこ
とができる。
ンバータ周波数、負荷電流のリミッタ閾値等を制御手段
ＣＰＵのプログラミングによって容易に設定変更するこ
とができる。
【００３５】４．出力周波数のオーバーシュートやリッ
プルを少なくするための、高精度で複雑な制御をコスト
やスペースを殆ど増やす事がなく実現できる。
プルを少なくするための、高精度で複雑な制御をコスト
やスペースを殆ど増やす事がなく実現できる。
【図１】 一実施例の概要ブロック図である。
【図２】 第１実施例のブロック図である。
【図３】 第１実施例の電圧波形図である。
【図４】 第２実施例のブロック図である。
【図５】 第２実施例の電圧波形図である。
【図６】 第３実施例のブロック図である。
ＡＧ 交流バイアス発生回路 ＤＧ 直流バイアス発生回路 ＯＳ コンバ−タトランス駆動回路 Ｐ１ 出力端子 Ｑ２ 電子スイッチ Ｔ１ 高周波コンバータトランス １ 制御手段 ２ パルス幅変調駆動回路 ３ 比較器 ４ 電圧検出回路 ６ 第１のカウンタ ７ 第２のカウンタ なお、図中、同一符号は同一または相当する部分を示
す。
す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03G 15/06 G03G 15/08 G03G 15/02 H02M 3/28 H02M 3/335
Claims (5)
- 【請求項１】 昇圧用の高周波コンバータと、該コンバ
ータを駆動する駆動回路と、前記コンバータの出力を整
流平滑する第一の整流平滑回路と、前記コンバータの出
力を整流平滑する第二の整流平滑回路と、前記第一の整
流平滑回路に充電された電圧を放出し、該第一の整流平
滑回路の出力電圧を低下させる電子スイッチと、前記第
一の整流平滑回路の出力電圧を検出する電圧検出手段
と、該電圧検出手段からの検出結果と予め定められた基
準信号とを比較するコンパレータと、前記第二の整流平
滑回路の電圧を所望の電圧値に変換制御するシリーズレ
ギュレータと、前記コンパレータからの信号に応答し、
前記駆動回路と前記電子スイッチとを所定のシーケンス
に基づいて制御する制御手段とを有し、前記電子スイッ
チの動作によって前記第一の整流平滑回路の出力に交流
電圧を生じさせる一方、前記シリーズレギュレータの出
力と前記交流電圧とを結合して出力させるよう構成した
高圧電源回路であって、前記制御手段が、少なくとも直
流電圧出力の立ち上がりを制御する第一のシーケンス
と、所望の交流電圧を出力する第二のシーケンスとを有
し、前記第一のシーケンスにおける電圧の立ち上がり
が、前記第二のシーケンスにおける交流波形の立ち上が
りより、充分遅くなるように制御することを特徴とする
画像形成装置の高圧電源回路。 - 【請求項２】 昇圧用の高周波コンバータと、該コンバ
ータを駆動する駆動回路と、前記コンバータの出力を整
流平滑する第一の整流平滑回路と、前記コンバータの出
力を整流平滑する第二の整流平滑回路と、前記第一の整
流平滑回路に充電された電圧を放出し、該第一の整流平
滑回路の出力電圧を低下させる電子スイッチと、前記第
一の整流平滑回路の出力電圧を検出する電圧検出手段
と、入力されたデジタル制御信号に基づいて電圧信号を
出力するＤ／Ａコンバータと、前記電圧検出手段からの
検出結果と前記Ｄ／Ａコンバータからの電圧信号とを比
較するコンパレータと、前記第二の整流平滑回路の電圧
を所望の電圧値に変換制御するシリーズレギュレータ
と、前記コンパレータからの信号に応答し、前記駆動回
路と前記電子スイッチとを所定のシーケンスに基づいて
制御し、前記Ｄ／Ａコンバータにデジタル制御信号を出
力する制御手段とを有し、前記電子スイッチの動作によ
って前記第一の整流平滑回路の出力に交流電圧を生じさ
せる一方、前記 シリーズレギュレータの出力と前記交流
電圧とを結合して出力させるよう構成した高圧電源回路
であって、前記制御手段が、少なくとも前記交流電圧を
出力するシーケンスを有し、該シーケンスにおける交流
電圧の振幅が、該交流電圧の出力開始から該交流電圧の
周期に比して比較的長い時間で、徐々に増大し所定の振
幅に至るよう、前記Ｄ／Ａコンバータ、及び前記電子ス
イッチ、前記駆動回路を前記コンパレータの出力に基づ
いて制御するステップを有することを特徴とする画像形
成装置の高圧電源回路。 - 【請求項３】 前記シリーズレギュレータは、入力信号
に基づいて所望の出力電圧を出力するよう構成したこと
を特徴とする請求項１または２記載の画像形成装置の高
圧電源回路。 - 【請求項４】 前記第一のシーケンスは、前記駆動回路
を所定のＰＷＭ信号で動作させるステップと、前記検出
手段からの検出結果が所定の電圧値となるまで前記電子
スイッチをオフさせるステップとを有することを特徴と
する請求項１ないし３何れかに記載の画像形成装置の高
圧電源回路。 - 【請求項５】 前記シリーズレギュレータは、前記制御
手段からの信号が入力されるよう構成したことを特徴と
する請求項１ないし４何れかに記載の画像形成装置の高
圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12747491A JP3260775B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の高圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12747491A JP3260775B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の高圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352179A JPH04352179A (ja) | 1992-12-07 |
| JP3260775B2 true JP3260775B2 (ja) | 2002-02-25 |
Family
ID=14960828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12747491A Expired - Fee Related JP3260775B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の高圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260775B2 (ja) |
-
1991
- 1991-05-30 JP JP12747491A patent/JP3260775B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04352179A (ja) | 1992-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9966865B2 (en) | Power supply apparatus and image forming apparatus | |
| US7426120B2 (en) | Switching control circuit having a valley voltage detector to achieve soft switching for a resonant power converter | |
| US6429709B1 (en) | Power converter circuit and method for controlling | |
| EP0529391A1 (en) | Voltage converter | |
| US6246596B1 (en) | Switching power supply | |
| US10536085B2 (en) | Power supply apparatus and image forming apparatus | |
| JP2017112797A (ja) | 電源装置及び画像形成装置 | |
| US5657220A (en) | Electrical power inverter | |
| US7088597B2 (en) | High voltage supply device for eliminating a surge voltage | |
| US6115268A (en) | Method and apparatus for supplying uninterrupted power | |
| US8373404B2 (en) | Negative lock loop and control method for a flyback voltage converter | |
| JP2003250229A (ja) | 充電制御装置および電圧変換装置 | |
| JP6029388B2 (ja) | 電源装置及び画像形成装置 | |
| JP3260775B2 (ja) | 画像形成装置の高圧電源回路 | |
| JP3100797B2 (ja) | 電源装置 | |
| JP2001045749A (ja) | スイッチング電源装置およびその動作方法 | |
| JPH04312351A (ja) | 電源装置 | |
| JP3260776B2 (ja) | 画像形成装置の電源回路 | |
| JP3612932B2 (ja) | 高圧電源装置 | |
| JPH04352180A (ja) | 画像形成装置の高圧電源回路 | |
| JPH10201230A (ja) | 直流高電圧電源の駆動回路 | |
| JP7545370B2 (ja) | 電源装置 | |
| JP3051488B2 (ja) | 電源装置 | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP3195603B2 (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| LAPS | Cancellation because of no payment of annual fees |