JP3051488B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3051488B2 JP3051488B2 JP3071949A JP7194991A JP3051488B2 JP 3051488 B2 JP3051488 B2 JP 3051488B2 JP 3071949 A JP3071949 A JP 3071949A JP 7194991 A JP7194991 A JP 7194991A JP 3051488 B2 JP3051488 B2 JP 3051488B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- switching element
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Developing For Electrophotography (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子写真方式のプリン
タ，複写機の現像バイアス用交流電源等の電源装置に関
するものである。
タ，複写機の現像バイアス用交流電源等の電源装置に関
するものである。
【０００２】
【従来の技術】従来、現像バイアス用の交流電源は、低
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波より、デューティを３：７もしくは４：
６にした偏デューティの矩形波の方が現像の諸特性が優
れていることがわかってきた。そこで、本出願人はトラ
ンスの偏磁を避け、トランスを小型化するために、高周
波コンバータで負荷容量を充電し、高耐圧トランジスタ
で放電することによって任意のデューティの矩形波を得
る方式を提案し、実用化してきた。
周波の昇圧用トランスを用いることが多かった。ところ
が近年、方形波より、デューティを３：７もしくは４：
６にした偏デューティの矩形波の方が現像の諸特性が優
れていることがわかってきた。そこで、本出願人はトラ
ンスの偏磁を避け、トランスを小型化するために、高周
波コンバータで負荷容量を充電し、高耐圧トランジスタ
で放電することによって任意のデューティの矩形波を得
る方式を提案し、実用化してきた。
【０００３】
【発明が解決しようとする課題】ところで従来は、高周
波ＤＣ−ＤＣコンバータで負荷容量を充電し、高耐圧の
スイッチング素子で該負荷容量を放電することによって
高速の立上がり，立下がりを持つ偏デューティの高圧パ
ルス出力を得ている。この方式における最も重要な部品
はスイッチング素子で、高耐圧，大電流、且つ高速のス
イッチング特性が要求される。現段階においては、高耐
圧のトランジスタが最適の素子であるが、高電圧領域で
のコレクタ電流の許容値は著しく制限され、所望の立下
がり速度を得るためには、高価な高耐圧トランジスタを
並列に複数個用いる必要がある。
波ＤＣ−ＤＣコンバータで負荷容量を充電し、高耐圧の
スイッチング素子で該負荷容量を放電することによって
高速の立上がり，立下がりを持つ偏デューティの高圧パ
ルス出力を得ている。この方式における最も重要な部品
はスイッチング素子で、高耐圧，大電流、且つ高速のス
イッチング特性が要求される。現段階においては、高耐
圧のトランジスタが最適の素子であるが、高電圧領域で
のコレクタ電流の許容値は著しく制限され、所望の立下
がり速度を得るためには、高価な高耐圧トランジスタを
並列に複数個用いる必要がある。
【０００４】さらに、トランジスタのｈｆｅのバラツキ
を考慮すると、コレクタ電流の最大許容範囲から十分マ
ージンを取る必要があり、トランジスタの能力を十分生
かすことができていない。
を考慮すると、コレクタ電流の最大許容範囲から十分マ
ージンを取る必要があり、トランジスタの能力を十分生
かすことができていない。
【０００５】本発明は、このような事情に鑑みてなされ
たもので、高耐圧スイッチング素子を多数用いずに高速
で立ち下がる出力を得ることのできる、容量負荷用の電
源装置を提供することを目的とするものである。
たもので、高耐圧スイッチング素子を多数用いずに高速
で立ち下がる出力を得ることのできる、容量負荷用の電
源装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、前記目的を達
成するため、電源装置をつぎの（１）〜（４）のとおり
に構成するものである。
成するため、電源装置をつぎの（１）〜（４）のとおり
に構成するものである。
【０００７】（１）コンバータトランスの２次側の出力
端に接続される容量性負荷を充電し た後放電させる電源
装置において、前記コンバータトランスの２次側の出力
を整流し、前記容量性負荷に電圧供給する整流回路と、
前記出力端とグランド間に接続されるスイッチング素子
と、前記スイッチング素子をオンオフ制御するととも
に、前記容量性負荷の放電のために前記スイッチング素
子のオン時前記コンバータトランスの動作を停止させ、
前記容量性負荷の充電電圧の低下に従い前記出力端から
前記スイッチング素子へ流れる放電電流のピーク値を徐
々に増加させるように前記スイッチング素子の駆動を制
御する制御手段と、を有することを特徴とする電源装
置。
端に接続される容量性負荷を充電し た後放電させる電源
装置において、前記コンバータトランスの２次側の出力
を整流し、前記容量性負荷に電圧供給する整流回路と、
前記出力端とグランド間に接続されるスイッチング素子
と、前記スイッチング素子をオンオフ制御するととも
に、前記容量性負荷の放電のために前記スイッチング素
子のオン時前記コンバータトランスの動作を停止させ、
前記容量性負荷の充電電圧の低下に従い前記出力端から
前記スイッチング素子へ流れる放電電流のピーク値を徐
々に増加させるように前記スイッチング素子の駆動を制
御する制御手段と、を有することを特徴とする電源装
置。
【０００８】（２）前記スイッチング素子はトランジス
タであり、前記制御手段は前記トランジスタのベースに
供給するベース電圧を徐々に増加させることを特徴とす
る前記（１）記載の電源装置。
タであり、前記制御手段は前記トランジスタのベースに
供給するベース電圧を徐々に増加させることを特徴とす
る前記（１）記載の電源装置。
【０００９】（３）前記制御手段は、前記ベース電圧を
増加させるためのデータを記憶した記憶手段を有するこ
とを特徴とする前記（２）記載の電源装置。
増加させるためのデータを記憶した記憶手段を有するこ
とを特徴とする前記（２）記載の電源装置。
【００１０】（４）前記出力端の電圧を検出する検出回
路を有し、前記制御手段は、前記検出回路により検出さ
れる電圧が低下することに応じて前記ベース電圧を増加
させることを特徴とする前記（２）記載の電源装置。
路を有し、前記制御手段は、前記検出回路により検出さ
れる電圧が低下することに応じて前記ベース電圧を増加
させることを特徴とする前記（２）記載の電源装置。
【００１１】
【実施例】以下本発明を実施例により詳しく説明する。
【００１２】（実施例１） 図１は実施例１である“現像バイアス用電源”のブロッ
ク図、図２はその各部の電圧波形図である。図１におい
て、１はマイクロコンピュータ（以下ＣＰＵと記す）で
メモリ（記憶手段）等の周辺装置も内部に含むものであ
る。該ＣＰＵ・１は図示されないプリンタ（複写機）本
体のシーケンスコントローラとバスライン或いは通信ポ
ートで接続され、シーケンス信号の授受を行う。第１の
カウンタ６は、ＣＰＵ・１の基準クロックを繰返し周波
数ｆ１（１００ＫＨz ）に逓減する。第２のカウンタ７
は、さらに繰返し周波数ｆ２（２ＫＨz ）でデューティ
７：３の低周波信号を作りだす。
ク図、図２はその各部の電圧波形図である。図１におい
て、１はマイクロコンピュータ（以下ＣＰＵと記す）で
メモリ（記憶手段）等の周辺装置も内部に含むものであ
る。該ＣＰＵ・１は図示されないプリンタ（複写機）本
体のシーケンスコントローラとバスライン或いは通信ポ
ートで接続され、シーケンス信号の授受を行う。第１の
カウンタ６は、ＣＰＵ・１の基準クロックを繰返し周波
数ｆ１（１００ＫＨz ）に逓減する。第２のカウンタ７
は、さらに繰返し周波数ｆ２（２ＫＨz ）でデューティ
７：３の低周波信号を作りだす。
【００１３】高周波コンバータトランスＴ１の１次側の
スイッチング素子Ｑ１は、ＰＷＭ回路２によって制御さ
れる。ＰＷＭ回路２の出力は、繰返し周波数ｆ１で、そ
のパルス幅はＣＰＵ・１によって制御される。
スイッチング素子Ｑ１は、ＰＷＭ回路２によって制御さ
れる。ＰＷＭ回路２の出力は、繰返し周波数ｆ１で、そ
のパルス幅はＣＰＵ・１によって制御される。
【００１４】コンバータトランスＴ１の２次側の昇圧出
力は、整流器Ｄ１で整流された後、図２の（ハ）に示す
ように、出力端子Ｐ１に接続された負荷容量を充電して
いく。
力は、整流器Ｄ１で整流された後、図２の（ハ）に示す
ように、出力端子Ｐ１に接続された負荷容量を充電して
いく。
【００１５】出力端子Ｐ１の出力は、電圧検出回路４で
所定比に分圧されコンパレータ３に入力される。コンパ
レータ３は、該電圧検出回路４の出力と基準電圧発生回
路５の出力を比較して比較結果をＣＰＵ・１に出力す
る。出力端子Ｐ１の出力が所定レベルに達すると、ＰＷ
Ｍ回路２の出力は停止される。
所定比に分圧されコンパレータ３に入力される。コンパ
レータ３は、該電圧検出回路４の出力と基準電圧発生回
路５の出力を比較して比較結果をＣＰＵ・１に出力す
る。出力端子Ｐ１の出力が所定レベルに達すると、ＰＷ
Ｍ回路２の出力は停止される。
【００１６】ＰＷＭ回路２の出力が停止して、出力端子
Ｐ１出力が放電によってしきい値以下になるとコンパレ
ータ３の出力が反転してＰＷＭ回路２が再び出力を開始
する。
Ｐ１出力が放電によってしきい値以下になるとコンパレ
ータ３の出力が反転してＰＷＭ回路２が再び出力を開始
する。
【００１７】高耐圧トランジスタＱ２は、図２の
（ハ），（ニ），（ホ）に示すように、第２のカウンタ
７の出力と同期してオン，オフされる。高耐圧トランジ
スタＱ２オン時はＰＷＭ回路２の出力は停止される。高
耐圧トランジスタＱ２オン時に、Ｄ／Ａコンバータ８
は、（ニ）に示すようにＣＰＵ・１のプログラミングに
よって高耐圧トランジスタＱ２の電流を出力端子１−グ
ランド間電圧の低下にしたがい増大するように変化させ
る。即ちＤ／Ａコンバータ８の出力電圧をＶｄとする
と、高耐圧トランジスタＱ２のコレクタ電流のピーク値
Ｉｐは、概略、 Ｉｐ＝Ｖｄ／Ｒ４ に押えられ、最大許容電流に対するマージンを小さくす
ることができる。よって（ハ）に示すように、従来例が
高耐圧トランジスタを２〜３個並列に接続して得ていた
出力を、本実施例では１個のトランジスタでより高速の
立下がりで得ることができる。
（ハ），（ニ），（ホ）に示すように、第２のカウンタ
７の出力と同期してオン，オフされる。高耐圧トランジ
スタＱ２オン時はＰＷＭ回路２の出力は停止される。高
耐圧トランジスタＱ２オン時に、Ｄ／Ａコンバータ８
は、（ニ）に示すようにＣＰＵ・１のプログラミングに
よって高耐圧トランジスタＱ２の電流を出力端子１−グ
ランド間電圧の低下にしたがい増大するように変化させ
る。即ちＤ／Ａコンバータ８の出力電圧をＶｄとする
と、高耐圧トランジスタＱ２のコレクタ電流のピーク値
Ｉｐは、概略、 Ｉｐ＝Ｖｄ／Ｒ４ に押えられ、最大許容電流に対するマージンを小さくす
ることができる。よって（ハ）に示すように、従来例が
高耐圧トランジスタを２〜３個並列に接続して得ていた
出力を、本実施例では１個のトランジスタでより高速の
立下がりで得ることができる。
【００１８】周波数ｆ１，ｆ２、出力デューティ、ＰＷ
Ｍ回路２の出力のパルス幅、Ｄ／Ａコンバータ８の制御
シーケンス等は、予めＣＰＵ・１内のメモリに記憶され
ているデータに基づいて決定される。なお、前述の決定
を一部ハードウエアにより行うこともできる。
Ｍ回路２の出力のパルス幅、Ｄ／Ａコンバータ８の制御
シーケンス等は、予めＣＰＵ・１内のメモリに記憶され
ているデータに基づいて決定される。なお、前述の決定
を一部ハードウエアにより行うこともできる。
【００１９】（実施例２） 図３は、実施例２のブロック図であり、図４は同実施例
の説明図である。本実施例は、実施例１における基準電
圧をＣＰＵ・１で制御するようにしたものである。ＣＰ
Ｕ・１の出力をＤ／Ａコンバータ２１でアナログに変換
してコンパレータ３及び高耐圧トランジスタＱ２のベー
スに入力する。
の説明図である。本実施例は、実施例１における基準電
圧をＣＰＵ・１で制御するようにしたものである。ＣＰ
Ｕ・１の出力をＤ／Ａコンバータ２１でアナログに変換
してコンパレータ３及び高耐圧トランジスタＱ２のベー
スに入力する。
【００２０】基準電圧をＣＰＵ・１で制御することで、
図４に示すようにコンパレータ３のしきい値を容易に切
換えることが可能になる。
図４に示すようにコンパレータ３のしきい値を容易に切
換えることが可能になる。
【００２１】図４にしきい値を複数設けてＰＷＭ回路２
の出力パルス幅を制御した例を示す。
の出力パルス幅を制御した例を示す。
【００２２】図４の（イ）で出力端子Ｐ１の出力がしき
い値Ｂに達すると、ＰＷＭ回路２のパルス幅を所定量だ
け短くする。このため負荷容量の充電カーブは、なだら
かになる。しきい値Ａに達するとＰＷＭ出力は停止され
る。（ロ）はしきい値を３つ設けてＰＷＭ回路２の出力
パルス幅を０まで含めて３レベルに切換えたものであ
る。高耐圧トランジスタＱ２のベースへのＤ／Ａ出力
は、図２に示すと同様に制御される。
い値Ｂに達すると、ＰＷＭ回路２のパルス幅を所定量だ
け短くする。このため負荷容量の充電カーブは、なだら
かになる。しきい値Ａに達するとＰＷＭ出力は停止され
る。（ロ）はしきい値を３つ設けてＰＷＭ回路２の出力
パルス幅を０まで含めて３レベルに切換えたものであ
る。高耐圧トランジスタＱ２のベースへのＤ／Ａ出力
は、図２に示すと同様に制御される。
【００２３】（実施例３） 図５は、実施例３の説明図である。本実施例の回路構成
は、図３と全く同じである。
は、図３と全く同じである。
【００２４】本実施例では、出力電圧に応じて高耐圧ト
ランジスタＱ２のコレクタ電流を制御しようとするもの
である。高耐圧トランジスタＱ２のオンのタイミングに
なると、コンパレータ３のしきい値を（イ）に示すよう
に、レベルＣへ切換える。電圧検出回路４の出力がレベ
ルＣを通過すると、コンパレータ３のしきい値をＤへ切
換えると共に高耐圧トランジスタＱ２へのＤ／Ａ出力を
１ステップ上げる。同様に、電圧出力がＤレベルを超え
るとしきい値をＦに切換えると共に、Ｑ２へのＤ／Ａ出
力をさらに１ステップ上げる。電圧出力が、Ｆレベルを
超えるとしきい値を０に切換え、Ｑ２へのＤ／Ａコンバ
ータ２１の出力を最大レベルに切換える。高周波コンバ
ータトランスＴ１の１次側のスイッチング素子Ｑ１は、
図５の（イ），（ロ）に示すように、実施例２と同様に
制御される。
ランジスタＱ２のコレクタ電流を制御しようとするもの
である。高耐圧トランジスタＱ２のオンのタイミングに
なると、コンパレータ３のしきい値を（イ）に示すよう
に、レベルＣへ切換える。電圧検出回路４の出力がレベ
ルＣを通過すると、コンパレータ３のしきい値をＤへ切
換えると共に高耐圧トランジスタＱ２へのＤ／Ａ出力を
１ステップ上げる。同様に、電圧出力がＤレベルを超え
るとしきい値をＦに切換えると共に、Ｑ２へのＤ／Ａ出
力をさらに１ステップ上げる。電圧出力が、Ｆレベルを
超えるとしきい値を０に切換え、Ｑ２へのＤ／Ａコンバ
ータ２１の出力を最大レベルに切換える。高周波コンバ
ータトランスＴ１の１次側のスイッチング素子Ｑ１は、
図５の（イ），（ロ）に示すように、実施例２と同様に
制御される。
【００２５】なお、以上の各実施例をつぎのａ，ｂ，ｃ
に示すように変形できる。
に示すように変形できる。
【００２６】ａ．実施例１〜実施例３において、コンバ
ータトランス２次側に負荷電流の検出回路を設け、その
検出出力を第２の基準電圧と第２のコンパレータで比較
して、コンバータ１次側制御用のＰＷＭ回路２の出力を
制限もしくは停止させる。
ータトランス２次側に負荷電流の検出回路を設け、その
検出出力を第２の基準電圧と第２のコンパレータで比較
して、コンバータ１次側制御用のＰＷＭ回路２の出力を
制限もしくは停止させる。
【００２７】ｂ．前記ａにおいて、第２の基準電圧や第
２のコンパレータを用いる代りに、アナログスイッチに
よって電圧検出出力と電流検出出力を時分割で切換え
て、コンパレータ３に入力し、基準電圧も同時にデータ
を切り換えてＤ／Ａコンバータ２１に入力する。
２のコンパレータを用いる代りに、アナログスイッチに
よって電圧検出出力と電流検出出力を時分割で切換え
て、コンパレータ３に入力し、基準電圧も同時にデータ
を切り換えてＤ／Ａコンバータ２１に入力する。
【００２８】ｃ．前記ａにおいて、負荷電流検出出力と
しきい値との比較は、スイッチング素子Ｑ１のオン時の
タイミング中にコンパレータ３で行われ、その他のタイ
ミングではコンパレータ３で電圧検出出力の比較が行わ
れる。
しきい値との比較は、スイッチング素子Ｑ１のオン時の
タイミング中にコンパレータ３で行われ、その他のタイ
ミングではコンパレータ３で電圧検出出力の比較が行わ
れる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
出力端を短絡するスイッチング素子の電流を、出力端−
グランド間電圧の低下にしたがい増大するようにしてい
るので、スイッチング素子の最大許容電流に対するマー
ジンを小さくでき、スイッチング素子を多数用いる必要
がなく、また高速で立下がる出力を得ることができる。
出力端を短絡するスイッチング素子の電流を、出力端−
グランド間電圧の低下にしたがい増大するようにしてい
るので、スイッチング素子の最大許容電流に対するマー
ジンを小さくでき、スイッチング素子を多数用いる必要
がなく、また高速で立下がる出力を得ることができる。
【００３０】請求項４記載の発明では、スイッチング素
子に印加されている電圧を検出して、スイッチング素子
の電流を制御しているので、前記マージンをより正確に
確保することができる。
子に印加されている電圧を検出して、スイッチング素子
の電流を制御しているので、前記マージンをより正確に
確保することができる。
【図１】 実施例１のブロック図
【図２】 実施例１の各部波形図
【図３】 実施例２のブロック図
【図４】 実施例２の説明図
【図５】 実施例３の説明図
１ マイクロコンピュータ Ｄ１ 整流器 Ｑ２ 高耐圧トランジスタ
Claims (4)
- 【請求項１】 コンバータトランスの２次側の出力端に
接続される容量性負荷を充電した後放電させる電源装置
において、 前記コンバータトランスの２次側の出力を整流し、前記
容量性負荷に電圧供給する整流回路と、 前記出力端とグランド間に接続されるスイッチング素子
と、 前記スイッチング素子をオンオフ制御するとともに、前
記容量性負荷の放電のために前記スイッチング素子のオ
ン時前記コンバータトランスの動作を停止させ、前記容
量性負荷の充電電圧の低下に従い前記出力端から前記ス
イッチング素子へ流れる放電電流のピーク値を徐々に増
加させるように前記スイッチング素子の駆動を制御する
制御手段と、 を有することを特徴とする電源装置。 - 【請求項２】 前記スイッチング素子はトランジスタで
あり、前記制御手段は前記トランジスタのベースに供給
するベース電圧を徐々に増加させることを特徴とする請
求項１記載の電源装置。 - 【請求項３】 前記制御手段は、前記ベース電圧を増加
させるためのデータを記憶した記憶手段を有することを
特徴とする請求項２記載の電源装置。 - 【請求項４】 前記出力端の電圧を検出する検出回路を
有し、前記制御手段は、前記検出回路により検出される
電圧が低下することに応じて前記ベース電圧を増加させ
ることを特徴とする請求項２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071949A JP3051488B2 (ja) | 1991-04-05 | 1991-04-05 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071949A JP3051488B2 (ja) | 1991-04-05 | 1991-04-05 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04308458A JPH04308458A (ja) | 1992-10-30 |
| JP3051488B2 true JP3051488B2 (ja) | 2000-06-12 |
Family
ID=13475247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071949A Expired - Fee Related JP3051488B2 (ja) | 1991-04-05 | 1991-04-05 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3051488B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686319B1 (en) | 1988-04-08 | 2004-02-03 | Her Majesty The Queen In Right Of New Zealand | Metal oxide materials |
-
1991
- 1991-04-05 JP JP3071949A patent/JP3051488B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686319B1 (en) | 1988-04-08 | 2004-02-03 | Her Majesty The Queen In Right Of New Zealand | Metal oxide materials |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04308458A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5641140B2 (ja) | スイッチング電源装置の制御回路およびスイッチング電源 | |
| US7778049B2 (en) | Switching power supply | |
| US6043633A (en) | Power factor correction method and apparatus | |
| US6396718B1 (en) | Switch mode power supply using transformer flux sensing for duty cycle control | |
| US6903536B2 (en) | PFC-PWM controller having interleaved switching | |
| US7088598B2 (en) | Power-mode control circuitry for power converters | |
| JP6959081B2 (ja) | ジッタ周波数を使用した傾斜期間変調を伴うスイッチング電力変換装置の制御装置 | |
| US9601992B2 (en) | System and method for suppressing a settling voltage in a switched mode power supply | |
| KR101658208B1 (ko) | 스위치-모드 전력 공급 장치용 소프트-버스트 회로 | |
| JP2006204091A (ja) | スイッチング電源から出る出力電力を制御するための方法と装置 | |
| US11703550B2 (en) | Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| US7049800B2 (en) | Switching mode voltage regulator and method thereof | |
| US6208089B1 (en) | Discharge-lamp lighting circuit | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3051488B2 (ja) | 電源装置 | |
| JP3233099B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH04312351A (ja) | 電源装置 | |
| TWI812189B (zh) | 電源供應器以及電子系統 | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JP3101696B2 (ja) | スイッチングレギュレータ | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JP3063811B2 (ja) | 直流−直流変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| LAPS | Cancellation because of no payment of annual fees |