JP3260311B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3260311B2 JP3260311B2 JP32893897A JP32893897A JP3260311B2 JP 3260311 B2 JP3260311 B2 JP 3260311B2 JP 32893897 A JP32893897 A JP 32893897A JP 32893897 A JP32893897 A JP 32893897A JP 3260311 B2 JP3260311 B2 JP 3260311B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- manufacturing
- forming
- insulating oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは、安定した電気特性を有する２層
ポリシリコン構造を備えた半導体装置の製造方法に関す
るものである。
方法に関し、詳しくは、安定した電気特性を有する２層
ポリシリコン構造を備えた半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】近年、半導体装置においては、微細化、
および低電圧駆動による低消費電力化が求められてい
る。そして、そのような要求に応じた特性を有する半導
体装置を得るために、様々な半導体装置の製造方法が研
究されており、安定した特性を有する半導体装置を確保
することが最重要視されている。
および低電圧駆動による低消費電力化が求められてい
る。そして、そのような要求に応じた特性を有する半導
体装置を得るために、様々な半導体装置の製造方法が研
究されており、安定した特性を有する半導体装置を確保
することが最重要視されている。
【０００３】以下、従来技術に係る半導体装置の製造方
法を図面に基づいて説明する。図３は、従来技術に係る
製造方法によって形成された半導体装置の断面図を示し
たものである。この図３において、半導体装置は、シリ
コン基板１０１上の適切な位置に、素子分離酸化膜１０
２が形成され、この素子分離酸化膜１０２の所定部位に
下部電極１０３が形成されている。そして、この下部電
極１０３上およびシリコン基板１０１上の適切な位置
に、絶縁酸化膜１０４が形成され、この絶縁酸化膜１０
４上に、ゲート電極１０５が形成されている。
法を図面に基づいて説明する。図３は、従来技術に係る
製造方法によって形成された半導体装置の断面図を示し
たものである。この図３において、半導体装置は、シリ
コン基板１０１上の適切な位置に、素子分離酸化膜１０
２が形成され、この素子分離酸化膜１０２の所定部位に
下部電極１０３が形成されている。そして、この下部電
極１０３上およびシリコン基板１０１上の適切な位置
に、絶縁酸化膜１０４が形成され、この絶縁酸化膜１０
４上に、ゲート電極１０５が形成されている。
【０００４】次に、以上のような構成を有する半導体装
置の製造方法について説明する。まず、シリコン基板１
０１表面の適切な位置を選択して、素子分離酸化膜１０
２を形成する。次いで、所定の素子分離酸化膜１０２上
に、Ｎ型不純物をイオン注入法によりドーピングしたポ
リシリコン膜によって、下部電極１０３を形成する。次
いで、下部電極１０３上およびシリコン基板１０１上の
所定位置に、絶縁酸化膜１０４を形成する。最後に、絶
縁酸化膜１０４を形成した後に、Ｎ型不純物を予め混入
させたポリシリコン膜をシリコン基板１０１の全面に形
成させ、それをフォトマスクにてパターン形成した後に
エッチングを行い、所定形状のゲート電極１０５を形成
する。
置の製造方法について説明する。まず、シリコン基板１
０１表面の適切な位置を選択して、素子分離酸化膜１０
２を形成する。次いで、所定の素子分離酸化膜１０２上
に、Ｎ型不純物をイオン注入法によりドーピングしたポ
リシリコン膜によって、下部電極１０３を形成する。次
いで、下部電極１０３上およびシリコン基板１０１上の
所定位置に、絶縁酸化膜１０４を形成する。最後に、絶
縁酸化膜１０４を形成した後に、Ｎ型不純物を予め混入
させたポリシリコン膜をシリコン基板１０１の全面に形
成させ、それをフォトマスクにてパターン形成した後に
エッチングを行い、所定形状のゲート電極１０５を形成
する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来技術に係る半導体装置の製造方法においては、不純
物の濃いポリシリコン膜（下部電極１０３）を形成した
後に絶縁酸化膜１０４を形成するので、絶縁酸化膜１０
４を形成する際に生じる処理温度によって、先に形成し
たポリシリコン膜（下部電極１０３）からの不純物の外
方拡散が始まり、この不純物が更にシリコン基板１０１
中に再拡散してしまう。すなわち、上記従来技術におい
ては、シリコン基板１０１中の不純物濃度が変動して、
不純物の抑制が困難となるので、トランジスタ特性を制
御できず、安定した電気的特性を有する半導体装置を得
ることが難しかった。
従来技術に係る半導体装置の製造方法においては、不純
物の濃いポリシリコン膜（下部電極１０３）を形成した
後に絶縁酸化膜１０４を形成するので、絶縁酸化膜１０
４を形成する際に生じる処理温度によって、先に形成し
たポリシリコン膜（下部電極１０３）からの不純物の外
方拡散が始まり、この不純物が更にシリコン基板１０１
中に再拡散してしまう。すなわち、上記従来技術におい
ては、シリコン基板１０１中の不純物濃度が変動して、
不純物の抑制が困難となるので、トランジスタ特性を制
御できず、安定した電気的特性を有する半導体装置を得
ることが難しかった。
【０００６】そこで、本発明は、このような課題を解決
するためになされたもので、シリコン基板表面への不純
物の再拡散を効果的に防止することによって、拡散領域
の不純物濃度の変動を制御して、安定した電気的特性を
有する半導体装置を製造するための半導体装置の製造方
法を提供することを目的とする。
するためになされたもので、シリコン基板表面への不純
物の再拡散を効果的に防止することによって、拡散領域
の不純物濃度の変動を制御して、安定した電気的特性を
有する半導体装置を製造するための半導体装置の製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、シリコン基板上に複数の素子分離酸化膜を
形成する第一の工程と、所定の前記素子分離酸化膜上に
第一のゲート電極としてのポリシリコン膜を形成する第
二の工程と、前記シリコン基板の全面に絶縁酸化膜を形
成する第三の工程と、前記絶縁酸化膜上の所定位置に第
二のゲート電極としてのポリシリコン膜を形成する第四
の工程とを有する半導体装置の製造方法において、前記
第三の工程における前記絶縁酸化膜を形成する際の酸化
処理の条件として、酸化処理を行う雰囲気の酸素導入量
がガス総流量の２０〜４０％であることを特徴とする。
本発明に係る半導体装置の製造方法によれば、酸化処理
時の酸素導入量を高めたことによって、酸化率を上昇さ
せることが可能となり、前記第一のポリシリコン膜に含
まれるＮ型不純物を、酸化処理雰囲気中に発散する前
に、前記絶縁酸化膜にて覆うことができる。そうする
と、前記第一のポリシリコン膜からのＮ型不純物の外方
拡散を防止して、前記シリコン基板表面へのＮ型不純物
の再拡散を効果的に防止することができる。したがっ
て、拡散領域の不純物濃度の変動を効果的に制御するこ
とが可能となるので、トランジスタ特性への影響を抑制
し、安定した電気的特性を有する半導体装置を得ること
ができる。
の本発明は、シリコン基板上に複数の素子分離酸化膜を
形成する第一の工程と、所定の前記素子分離酸化膜上に
第一のゲート電極としてのポリシリコン膜を形成する第
二の工程と、前記シリコン基板の全面に絶縁酸化膜を形
成する第三の工程と、前記絶縁酸化膜上の所定位置に第
二のゲート電極としてのポリシリコン膜を形成する第四
の工程とを有する半導体装置の製造方法において、前記
第三の工程における前記絶縁酸化膜を形成する際の酸化
処理の条件として、酸化処理を行う雰囲気の酸素導入量
がガス総流量の２０〜４０％であることを特徴とする。
本発明に係る半導体装置の製造方法によれば、酸化処理
時の酸素導入量を高めたことによって、酸化率を上昇さ
せることが可能となり、前記第一のポリシリコン膜に含
まれるＮ型不純物を、酸化処理雰囲気中に発散する前
に、前記絶縁酸化膜にて覆うことができる。そうする
と、前記第一のポリシリコン膜からのＮ型不純物の外方
拡散を防止して、前記シリコン基板表面へのＮ型不純物
の再拡散を効果的に防止することができる。したがっ
て、拡散領域の不純物濃度の変動を効果的に制御するこ
とが可能となるので、トランジスタ特性への影響を抑制
し、安定した電気的特性を有する半導体装置を得ること
ができる。
【０００８】また、本発明に係る半導体装置の製造方法
においては、前記第三の工程における前記絶縁酸化膜を
形成する際の酸化処理の条件として、酸化処理温度が８
００〜９００℃であることが好ましい。
においては、前記第三の工程における前記絶縁酸化膜を
形成する際の酸化処理の条件として、酸化処理温度が８
００〜９００℃であることが好ましい。
【０００９】さらに、本発明に係る半導体装置の製造方
法においては、前記第三の工程における前記絶縁酸化膜
を形成する際の酸化処理の条件として、前記ガス総流量
が１２〜２０リットルであることが好ましい。この好ま
しい例によれば、前記絶縁酸化膜の均一性の低下、およ
び膜質の劣化を抑制することができる。
法においては、前記第三の工程における前記絶縁酸化膜
を形成する際の酸化処理の条件として、前記ガス総流量
が１２〜２０リットルであることが好ましい。この好ま
しい例によれば、前記絶縁酸化膜の均一性の低下、およ
び膜質の劣化を抑制することができる。
【００１０】
【発明の実施の形態】以下、本発明の具体的な実施の形
態を図面に基づいて説明する。図１は、本発明の実施形
態に係る半導体装置の製造方法によって形成された半導
体装置の断面図を示したものである。
態を図面に基づいて説明する。図１は、本発明の実施形
態に係る半導体装置の製造方法によって形成された半導
体装置の断面図を示したものである。
【００１１】本実施形態に係る半導体装置は、図１に示
すように、シリコン基板１１上の適切な位置に、素子分
離酸化膜１２が形成され、この素子分離酸化膜１２の所
定部位に第一のゲート電極１３が形成されている。そし
て、この第一のゲート電極１３上およびシリコン基板１
１上の適切な位置に、絶縁酸化膜１４が形成され、この
絶縁酸化膜１４上に、第二のゲート電極１５が形成され
ている。
すように、シリコン基板１１上の適切な位置に、素子分
離酸化膜１２が形成され、この素子分離酸化膜１２の所
定部位に第一のゲート電極１３が形成されている。そし
て、この第一のゲート電極１３上およびシリコン基板１
１上の適切な位置に、絶縁酸化膜１４が形成され、この
絶縁酸化膜１４上に、第二のゲート電極１５が形成され
ている。
【００１２】次に、以上のような構成を有する半導体装
置の製造方法について説明する。図２は、本実施形態に
係る半導体装置の製造方法の各工程の断面図を示したも
のである。
置の製造方法について説明する。図２は、本実施形態に
係る半導体装置の製造方法の各工程の断面図を示したも
のである。
【００１３】図２（ａ）に示された第一の工程において
は、シリコン基板１１上に素子分離酸化膜１２を形成す
る。この第一の工程においては、まず、シリコン基板１
１上に熱酸化膜（図示省略）を形成する。次いで、熱酸
化膜上にＳｉ3Ｎ4膜を形成し、フォトマスクにてパター
ン形成を行う。次いで、フォトマスクにて形成したパタ
ーンをドライエッチングにて加工することによって、素
子分離酸化膜１２が形成される。
は、シリコン基板１１上に素子分離酸化膜１２を形成す
る。この第一の工程においては、まず、シリコン基板１
１上に熱酸化膜（図示省略）を形成する。次いで、熱酸
化膜上にＳｉ3Ｎ4膜を形成し、フォトマスクにてパター
ン形成を行う。次いで、フォトマスクにて形成したパタ
ーンをドライエッチングにて加工することによって、素
子分離酸化膜１２が形成される。
【００１４】図２（ｂ）に示された第二の工程において
は、素子分離酸化膜１２の所定位置に第一のゲート電極
１３を形成する。この第二の工程においては、まず、全
面に、ポリシリコン膜を堆積させる。次いで、イオン注
入によって、ポリシリコン膜に不純物を添加する。次い
で、不純物が注入されたポリシリコン膜に、フォトマス
クを用いてパターン形成する。次いで、フォトマスクに
て形成したパターンをエッチングにて加工することによ
って、第一のゲート電極１３が形成される。
は、素子分離酸化膜１２の所定位置に第一のゲート電極
１３を形成する。この第二の工程においては、まず、全
面に、ポリシリコン膜を堆積させる。次いで、イオン注
入によって、ポリシリコン膜に不純物を添加する。次い
で、不純物が注入されたポリシリコン膜に、フォトマス
クを用いてパターン形成する。次いで、フォトマスクに
て形成したパターンをエッチングにて加工することによ
って、第一のゲート電極１３が形成される。
【００１５】図２（ｃ）に示された第三の工程において
は、シリコン基板１１の全面に絶縁酸化膜２０を形成す
る。この第三の工程においては、絶縁酸化膜２０を形成
する際の酸化処理の条件として、まず第一に、酸化処理
を行う雰囲気の酸素導入量をガス総流量の２０〜４０％
の範囲内に設定し、第二に、酸化処理温度を８００〜９
００℃とする。
は、シリコン基板１１の全面に絶縁酸化膜２０を形成す
る。この第三の工程においては、絶縁酸化膜２０を形成
する際の酸化処理の条件として、まず第一に、酸化処理
を行う雰囲気の酸素導入量をガス総流量の２０〜４０％
の範囲内に設定し、第二に、酸化処理温度を８００〜９
００℃とする。
【００１６】このような条件で酸化処理を行えば、酸素
導入量を高めたことによって、酸化率を上昇させること
ができる。このように酸化率を上昇させれば、第一のゲ
ート電極（ポリシリコン膜）１３に含まれるＮ型不純物
を、雰囲気中に発散する前に、絶縁酸化膜２０にて覆う
ことができる。したがって、酸化処理時のＮ型不純物の
シリコン基板１１への再拡散を防止することが可能とな
り、トランジスタ特性への影響を最小限に止めることが
できる。また、絶縁酸化膜２０の均一性の低下、および
膜質の劣化を抑制することが可能となる。
導入量を高めたことによって、酸化率を上昇させること
ができる。このように酸化率を上昇させれば、第一のゲ
ート電極（ポリシリコン膜）１３に含まれるＮ型不純物
を、雰囲気中に発散する前に、絶縁酸化膜２０にて覆う
ことができる。したがって、酸化処理時のＮ型不純物の
シリコン基板１１への再拡散を防止することが可能とな
り、トランジスタ特性への影響を最小限に止めることが
できる。また、絶縁酸化膜２０の均一性の低下、および
膜質の劣化を抑制することが可能となる。
【００１７】図２（ｄ）に示された第四の工程において
は、絶縁酸化膜１４と第二のゲート電極１５とを形成す
る。この第四の工程においては、まず、あらかじめ不純
物を添加したポリシリコン膜を、絶縁酸化膜２０上に堆
積させる。次いで、所定形状のフォトマスクにてパター
ン形成する（本実施形態においては、第一のゲート電極
１３上の所定位置と、シリコン基板１１上の所定位置と
にパターン形成される）。次いで、フォトマスクにて形
成されたパターンをエッチングにて加工することによっ
て、絶縁酸化膜１４と、この絶縁酸化膜１４上の第二の
ゲート電極１５とが形成される。
は、絶縁酸化膜１４と第二のゲート電極１５とを形成す
る。この第四の工程においては、まず、あらかじめ不純
物を添加したポリシリコン膜を、絶縁酸化膜２０上に堆
積させる。次いで、所定形状のフォトマスクにてパター
ン形成する（本実施形態においては、第一のゲート電極
１３上の所定位置と、シリコン基板１１上の所定位置と
にパターン形成される）。次いで、フォトマスクにて形
成されたパターンをエッチングにて加工することによっ
て、絶縁酸化膜１４と、この絶縁酸化膜１４上の第二の
ゲート電極１５とが形成される。
【００１８】なお、本実施形態に係る半導体装置の製造
方法においては、第三の工程の酸化処理時におけるガス
総流量が増加すると、絶縁酸化膜の均一性を損なうおそ
れがある。したがって、本実施形態においては、酸化処
理時におけるガス総流量を１２〜２０Ｌ（リットル）と
することが好ましい。
方法においては、第三の工程の酸化処理時におけるガス
総流量が増加すると、絶縁酸化膜の均一性を損なうおそ
れがある。したがって、本実施形態においては、酸化処
理時におけるガス総流量を１２〜２０Ｌ（リットル）と
することが好ましい。
【００１９】以上のようにして、本実施形態において
は、シリコン基板１１上に、素子分離酸化膜１２と第一
のゲート電極１３と絶縁酸化膜１４と第二のゲート電極
とを有する、図１で示された半導体装置を得ることがで
きる。本実施形態に係る半導体装置の製造方法によれ
ば、上述したように、２層のポリシリコン膜（第一のゲ
ート電極１３、第二のゲート電極１５）を有する半導体
装置を製造する際の酸化処理工程（本実施形態の第三の
工程）時において、Ｎ2流量に対するＯ2の希釈率を２０
〜４０％とすることによって、１層目のポリシリコン膜
（第一のゲート電極１３）に含まれているＮ型不純物の
雰囲気中への発散を防止することができる。すなわち、
酸化処理時の酸化率を上げることによって、Ｎ型不純物
が発散する前に、これを酸化膜によって覆うことが可能
となるので、半導体装置の電気的特性を不安定にしてい
た原因の一つであるＮ型不純物のシリコン基板１１への
再拡散を、効果的に防止することができる。
は、シリコン基板１１上に、素子分離酸化膜１２と第一
のゲート電極１３と絶縁酸化膜１４と第二のゲート電極
とを有する、図１で示された半導体装置を得ることがで
きる。本実施形態に係る半導体装置の製造方法によれ
ば、上述したように、２層のポリシリコン膜（第一のゲ
ート電極１３、第二のゲート電極１５）を有する半導体
装置を製造する際の酸化処理工程（本実施形態の第三の
工程）時において、Ｎ2流量に対するＯ2の希釈率を２０
〜４０％とすることによって、１層目のポリシリコン膜
（第一のゲート電極１３）に含まれているＮ型不純物の
雰囲気中への発散を防止することができる。すなわち、
酸化処理時の酸化率を上げることによって、Ｎ型不純物
が発散する前に、これを酸化膜によって覆うことが可能
となるので、半導体装置の電気的特性を不安定にしてい
た原因の一つであるＮ型不純物のシリコン基板１１への
再拡散を、効果的に防止することができる。
【００２０】
【発明の効果】以上のように、本発明によれば、絶縁酸
化膜形成時の条件を設定することで、高不純物濃度ポリ
シリコン膜からの不純物の外方拡散を防止して、シリコ
ン基板表面への不純物の再拡散を効果的に防止すること
によって、拡散領域の不純物濃度の変動を制御して、ト
ランジスタ特性への影響を抑制し、安定した電気的特性
を有する半導体装置を製造するための半導体装置の製造
方法を得ることができる。
化膜形成時の条件を設定することで、高不純物濃度ポリ
シリコン膜からの不純物の外方拡散を防止して、シリコ
ン基板表面への不純物の再拡散を効果的に防止すること
によって、拡散領域の不純物濃度の変動を制御して、ト
ランジスタ特性への影響を抑制し、安定した電気的特性
を有する半導体装置を製造するための半導体装置の製造
方法を得ることができる。
【図１】本発明の実施形態に係る半導体装置の製造方法
によって形成された半導体装置の断面図
によって形成された半導体装置の断面図
【図２】本発明の実施形態に係る半導体装置の製造方法
における各工程の断面図
における各工程の断面図
【図３】従来の技術に係る半導体装置の製造方法によっ
て形成された半導体装置の断面図
て形成された半導体装置の断面図
１１ シリコン基板 １２ 素子分離酸化膜 １３ 第一のゲート電極（ポリシリコン膜） １４ 絶縁酸化膜 １５ 第二のゲート電極（ポリシリコン膜）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/336
Claims (3)
- 【請求項１】 シリコン基板上に複数の素子分離酸化膜
を形成する第一の工程と、所定の前記素子分離酸化膜上
に第一のゲート電極としてのポリシリコン膜を形成する
第二の工程と、前記シリコン基板の全面に絶縁酸化膜を
形成する第三の工程と、前記絶縁酸化膜上の所定位置に
第二のゲート電極としてのポリシリコン膜を形成する第
四の工程とを有する半導体装置の製造方法において、 前記第三の工程における前記絶縁酸化膜を形成する際の
酸化処理の条件として、酸化処理を行う雰囲気の酸素導
入量がガス総流量の２０〜４０％であることを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記第三の工程における前記絶縁酸化膜
を形成する際の酸化処理の条件として、酸化処理温度が
８００〜９００℃である請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記第三の工程における前記絶縁酸化膜
を形成する際の酸化処理の条件として、前記ガス総流量
が１２〜２０リットルである請求項１または２に記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32893897A JP3260311B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32893897A JP3260311B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162985A JPH11162985A (ja) | 1999-06-18 |
| JP3260311B2 true JP3260311B2 (ja) | 2002-02-25 |
Family
ID=18215783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32893897A Expired - Fee Related JP3260311B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260311B2 (ja) |
-
1997
- 1997-11-28 JP JP32893897A patent/JP3260311B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11162985A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3260311B2 (ja) | 半導体装置の製造方法 | |
| JP2002299613A (ja) | 縦型電界効果トランジスタ及び半導体装置の製造方法 | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JPH03297147A (ja) | 半導体装置の製造方法 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JP2768202B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JPH0621094A (ja) | 半導体装置の製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPH03125479A (ja) | 不揮発性記憶素子を有する半導体集積回路の製造方法 | |
| JPS63217655A (ja) | 半導体装置の製造方法 | |
| JPS59114869A (ja) | 多結晶シリコンの浮遊ゲ−トを有する不揮発性半導体記憶装置 | |
| JPS6074681A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| KR19980057095A (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| JPS63296374A (ja) | Ｍｏｓ型半導体装置 | |
| JPH02148851A (ja) | 半導体装置の製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JPS62248222A (ja) | 半導体装置の製造方法 | |
| JPH03224238A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |