JP3244001B2 - ワークの実装方法 - Google Patents

ワークの実装方法

Info

Publication number
JP3244001B2
JP3244001B2 JP17761896A JP17761896A JP3244001B2 JP 3244001 B2 JP3244001 B2 JP 3244001B2 JP 17761896 A JP17761896 A JP 17761896A JP 17761896 A JP17761896 A JP 17761896A JP 3244001 B2 JP3244001 B2 JP 3244001B2
Authority
JP
Japan
Prior art keywords
substrate
work
mounting
bumps
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17761896A
Other languages
English (en)
Other versions
JPH1022345A (ja
Inventor
満 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP17761896A priority Critical patent/JP3244001B2/ja
Publication of JPH1022345A publication Critical patent/JPH1022345A/ja
Application granted granted Critical
Publication of JP3244001B2 publication Critical patent/JP3244001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/749—Tools for reworking, e.g. for shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H01L2224/75823—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプを介して基
板にワークを実装するワークの実装方法に関するもので
ある。
【０００２】
【従来の技術】図１１は、従来の基板にチップを実装中
の側面図である。基板１の上面には電極２が形成されて
いる。またワークとしてのチップ３の下面にはバンプ４
が形成されている。チップ３を加圧ヘッド５のフローテ
ィング機構部６に真空吸着して保持し、バンプ４を電極
２に押し付けてチップ３を基板１に実装するようになっ
ている。
【０００３】
【発明が解決しようとする課題】基板１はガラエポ樹脂
やセラミックなどによりプレート状に形成されている
が、基板１の上面にはうねりによる高低差ｈが生じやす
い。したがって従来方法においては、高低差ｈが小さい
場合は、フローティング機構部６が首ふりしてチップ３
を基板１の上面にならわせることにより吸収し、すべて
のバンプ４を電極２に着地させることができる。しかし
ながら高低差ｈが大きくなるとフローティング機構部６
では高低差ｈを完全に吸収できず、その結果、すべての
バンプ４は電極２に着地できずに（図１１において、左
側から２番目と３番目のバンプ４を参照）導通不良の不
良品となってしまう問題点があった。
【０００４】したがって本発明は、基板の上面の大きな
うねりによる高低差に対応してワークの実装を行えるワ
ークの実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のワークの実装方
法は、上面にうねりによる高低差を有する基板にワーク
を実装するワーク実装方法であって、基板の複数個の電
極上に前記高低差よりも大きい高さを有するバンプを形
成する工程と、これらのバンプに平坦化ツールを押し付
けてこれらのバンプの上面の高さを同一レベルにする工
程と、ワークの下面に形成された電極を前記バンプに着
地させてワークを前記基板に搭載する工程と、を含むも
のである。
【０００６】
【発明の実施の形態】本発明によれば、基板の上面の大
きなうねりによる高低差に対応してワークの実装を行う
ことができる。
【０００７】以下、本発明の一実施の形態を図面を参照
しながら説明する。図１は本発明の実施の形態１のワー
クの実装装置の正面図である。また、図２、図３、図
４、図５、図６、図７は同ワークの実装工程図であっ
て、ワークの実装方法を工程順に示すものである。また
図８は、同基板が不良品の場合の説明図である。
【０００８】まず図１を参照して、ワークの実装装置の
全体構成を説明する。基板１１は搬送路１２に沿って右
方へピッチ送りされる。搬送路１２の上方には、ＰＳＤ
などの高さの計測手段１３を備えた可動テーブル１４、
ホーン１５やキャピラリツール１６などを備えたワイヤ
ボンダ１７、平坦化ツール１８を備えた平坦化手段１
９、ボンド塗布手段としてのディスペンサ２０、チップ
２１を真空吸着するダイコレット２２を備えたダイボン
ダ２３などが順に並設されている。２５はコンピュータ
であり、上記各手段に接続されている。図２に示すよう
に、基板１１の上面には電極２４が多数形成されてい
る。基板１１の上面にはうねりにより高低差ｈが生じて
いる。
【０００９】次に、図２〜図８を参照して、チップの実
装方法を説明する。まず図２に示すように、搬送路１２
を搬送されてきた基板１１を計測手段１３の直下で停止
させる。そこで計測手段１３を水平移動させながら、基
板１１の上面にレーザ光Ｒを照射し、その反射光を受光
することにより、基板１１の上面の高さを計測する。計
測値はコンピュータ２５に入力される。そしてコンピュ
ータ２５は基板１１の上面の最大の高低差ｈを計算し、
かつ次の工程で形成されるバンプの高さＨとこの高低差
ｈを比較する。そして、高低差ｈがバンプの高さＨより
も小さいときは、以下の作業が続行されるが、バンプの
高さＨよりも大きいときは以下の作業は中止され、この
基板１１は不良品としてラインから除外される。
【００１０】さて、図２の工程において高低差ｈはバン
プの高さＨ（図３）よりも小さく、基板１１は良品と判
定されると、基板１１は次のワイヤボンダ１７の下方へ
送られ、ワイヤボンディング手段により基板１１の電極
２４上にバンプ２８が次々に形成される。
【００１１】図３はその様子を示すものであって、キャ
ピラリツール１６の下端部から導出されたワイヤ２７の
下端部にトーチ２６を接近させ、トーチ２６に高電圧を
印加してワイヤ２７の下端部との間に電気的スパークを
発生させて、ワイヤ２７の下端部にボール２８’を形成
する。そしてキャピラリツール１６に下降・上昇動作を
行わせてボール２８’を電極２４にボンディングし、バ
ンプ２８を形成する。なおバンプ２８の高さＨはほぼ一
定であり、既知値としてコンピュータ２５のメモリに予
め入力されているので、上述した高低差ｈとの比較をコ
ンピュータ２５で行えるものである。次に基板１１は平
坦化手段１９の直下へ送られる。そしてそこで平坦化ツ
ール１８が下降してそのフラットな下面がすべてのバン
プ２８に押し付けられ（図４において、鎖線で示す平坦
化ツール１８を参照）、すべてのバンプ２８の高さは同
一レベルＬにされる（図５）。
【００１２】図８は、上記高低差ｈがバンプ２８の高さ
Ｈよりも大きい場合を示している。この場合、平坦化ツ
ール１８はすべてのバンプ２８に着地できないので、す
べてのバンプ２８の高さを同一レベルＬにすることはで
きず、後述するチップの搭載作業において、チップの電
極をすべてのバンプ２８に着地させることはできないこ
ととなる。よってこのような基板１１は、不良品として
上述したようにラインから除去する。なお図８では、平
坦化ツール１８は左側から２番目のバンプ２８に着地で
きず、このバンプ２８を平坦化できない。
【００１３】さて、バンプ２８の上面を平坦化された基
板１１は、ディスペンサ２０の直下へ送られる。そこで
ディスペンサ２０からボンド２９が吐出される（図
６）。ボンド２９はすべてのバンプ２８を覆うように基
板１１の上面に塗布される。次に基板１１はダイボンダ
２３の直下へ送られ、ダイコレット２２に真空吸着して
保持されたチップ２１が搭載される（図７）。チップ２
１の下面にはバンプ３０が突設されており、バンプ３０
を基板１１側のバンプ２８に着地させて搭載される。次
いでこの基板１１は加熱炉（図外）へ送られ、ボンド２
９を加熱して硬化させることにより全工程は終了する。
なおボンド２９を硬化させる方法としては、ダイコレッ
ト２２もしくは基板下受けブロック（図示せず）に加熱
用のヒータを取り付け、ダイボンダ２３で搭載と硬化を
一度に行ってもよい。
【００１４】図９および図１０は、本発明の実施の形態
２のワークの実装工程図である。図９および図１０は、
実施の形態１の図７の工程に対応している。この実施の
形態２では、実施の形態１の図６の工程において、ディ
スペンサ２０によりボンド２９を塗布したのに代えて、
異方性導電テープ（以下、ＡＣＦという）３２を平坦化
されたバンプ２８上に貼着している。そして図９に示す
ように、チップ２１の電極３３を基板１１のバンプ２８
に位置合わせして、図示しない加熱手段により熱を加え
つつ、ダイコレット２２でＡＣＦ３２を押し潰しながら
チップ２１を基板１１に搭載し、チップ２１の電極３３
を基板１１のバンプ２８に押し付ける（図１０）。する
と熱によってＡＣＦ３２は流動化した後、硬化し、チッ
プ２１は基板１１にボンディングされる。なおこのチッ
プ２１の電極３３にはバンプは形成されていない。
【００１５】本発明は上記実施の形態に限定されないの
であって、例えば計測手段をワイヤボンダに組み込み、
バンプを形成す直前に基板の上面の高低差を計測しても
よく、あるいはバンプはクリーム半田を用いるスクリー
ン印刷法や導電性ボールを用いる工法、さらにメッキ法
等により形成してもよいものである。
【００１６】
【発明の効果】本発明によれば、基板の上面の大きなう
ねりによる高低差に対応してワークの実装を行うことが
できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のワークの実装装置の正
面図
【図２】本発明の実施の形態１のワークの実装工程図
【図３】本発明の実施の形態１のワークの実装工程図
【図４】本発明の実施の形態１のワークの実装工程図
【図５】本発明の実施の形態１のワークの実装工程図
【図６】本発明の実施の形態１のワークの実装工程図
【図７】本発明の実施の形態１のワークの実装工程図
【図８】本発明の実施の形態１の基板が不良品の場合の
説明図
【図９】本発明の実施の形態２のワークの実装工程図
【図１０】本発明の実施の形態２のワークの実装工程図
【図１１】従来の基板にチップを実装中の側面図
【符号の説明】
１１ 基板 １３ 計測手段 １７ ワイヤボンダ １８ 平坦化ツール １９ 平坦化手段 ２０ ディスペンサ ２１ ワーク ２３ ダイボンダ ２４ 電極 ２８ バンプ ２９ ボンド ３０ バンプ ３２ ＡＣＦ ３３ 電極

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】上面にうねりによる高低差を有する基板に
    ワークを実装するワーク実装方法であって、基板の複数
    個の電極上に前記高低差よりも大きい高さを有するバン
    プを形成する工程と、これらのバンプに平坦化ツールを
    押し付けてこれらのバンプの上面の高さを同一レベルに
    する工程と、ワークの下面に形成された電極を前記バン
    プに着地させてワークを前記基板に搭載する工程と、を
    含むことを特徴とするワークの実装方法。
JP17761896A 1996-07-08 1996-07-08 ワークの実装方法 Expired - Fee Related JP3244001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17761896A JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17761896A JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Publications (2)

Publication Number Publication Date
JPH1022345A JPH1022345A (ja) 1998-01-23
JP3244001B2 true JP3244001B2 (ja) 2002-01-07

Family

ID=16034161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17761896A Expired - Fee Related JP3244001B2 (ja) 1996-07-08 1996-07-08 ワークの実装方法

Country Status (1)

Country Link
JP (1) JP3244001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308732A (zh) * 2013-06-24 2016-02-03 皇家飞利浦有限公司 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1047956C (zh) * 1994-01-26 2000-01-05 北京大学 小麦醇溶蛋白的蛋白分子微胶囊制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308732A (zh) * 2013-06-24 2016-02-03 皇家飞利浦有限公司 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
CN105308732B (zh) * 2013-06-24 2018-11-27 亮锐控股有限公司 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构

Also Published As

Publication number Publication date
JPH1022345A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
US4970365A (en) Method and apparatus for bonding components leads to pads located on a non-rigid substrate
US5843798A (en) Method for manufacturing semiconductor device having step of forming electrode pins on semiconductor chip using electrode-pin forming mask, and method for testing semiconductor chip using electrode-pin forming mask
US7416970B2 (en) Method for manufacturing semiconductor device
KR102363436B1 (ko) 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법
JP3244001B2 (ja) ワークの実装方法
US11145617B2 (en) Semiconductor structure
JP2022519186A (ja) 電子機器
JP2793766B2 (ja) 導電ペースト転写方法
JPH118270A (ja) 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
US5899375A (en) Bump bonder with a discard bonding area
JP3368811B2 (ja) バンプ付きワークの実装方法
JPH1126502A (ja) バンプのレベリング方法
JP3055285B2 (ja) 中間基材のボンディング方法
JP3235192B2 (ja) 配線基板の接続方法
JP3253761B2 (ja) アウタリ−ドボンディング装置および方法
JPH05291260A (ja) バンプ形成方法
JPH06196531A (ja) 半導体装置およびその製造方法
JP2000340606A (ja) 半導体装置の製造方法およびそれを用いた半導体製造装置
JPH04324942A (ja) ワイヤボンディング方法
JPH09283568A (ja) 電子部品の接続方法
JPH1117103A (ja) バンプを備える基材同士の接合方法
JPH11186313A (ja) バンプ形成方法および装置
JPH06163730A (ja) 電子部品
JPH09148707A (ja) プリント基板と、その電子部品実装方法
JPH03257989A (ja) バンプの形成方法およびプリント基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees