JP3238543B2

JP3238543B2 - 画像処理方法および画像処理装置

Info

Publication number: JP3238543B2
Application number: JP21965093A
Authority: JP
Inventors: 洋介井澤; 浩一郎笛; 直司奥村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1992-09-04
Filing date: 1993-09-03
Publication date: 2001-12-17
Anticipated expiration: 2016-12-17
Also published as: JPH06195055A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、非標準の映像信号
（輝度信号）に対しバースト信号に同期したクロック信
号を用いて画像処理を行う画像処理方法および画像記憶
装置に関するものである。つまり、この発明は、非標準
の輝度信号をバーストロックされたクロック信号で動作
するメモリを用いて画像処理する画像処理装置、例え
ば、字幕処理やノイズ除去を実現するための画像処理装
置に関するものである。

【０００２】なお、非標準の映像信号とは、サブキャリ
ア周波数をｆ_SC、水平周波数をｆ_H、垂直周波数をｆ_V
としたときに、ｆ_SC≠(455/2) ｆ_H，ｆ_H≠(525/2) ｆ
_Vとなる信号で、代表的な例としては、ビデオテープレ
コーダ、ファミコン等の出力信号がある。

【０００３】

【従来の技術】近年、テレビジョン受像機（以下、テレ
ビと略す。）は半導体メモリ等の記憶装置を利用して画
像処理を行うことでテレビの画質および演繹性の向上を
図っている。ところで、図６に示すように非標準の映像
信号は、垂直同期信号ａ，水平同期信号ｂ，バースト信
号ｃ，画像信号ｄ等からなるが、垂直同期信号ａ，水平
同期信号ｂ等の映像信号中における相対位置，信号幅な
どが規格化されておらず、この非標準の映像信号に対し
バースト信号に同期したクロック信号を用いて画像処理
を行う方法（以下、バーストロック方式という。）の場
合、特に水平同期信号ｂの間隔が規格化されておらず、
その間隔が一定していない点が問題となる。

【０００４】以下、従来の画像処理方法および画像処理
装置について説明する。図４に従来のバーストロック方
式による画像処理方法を実施する画像処理装置の記憶装
置およびその周辺回路のブロック図を示す。図４におい
て、１は入力されたバースト信号に同期して一定の周期
毎に信号を発生するクロック発生回路である。２はクロ
ック発生回路１の出力信号と映像信号と垂直同期信号と
が入力される記憶装置である。このような構成におい
て、垂直同期信号が入力されると、記憶装置２は先頭ア
ドレスから映像信号（輝度信号）を入力する状態とな
り、この後、クロック発生回路１のクロック信号が入力
される毎に順次先頭アドレスから映像信号を記憶し、つ
ぎの垂直同期信号が記憶装置２に入力された時点で、入
力を終了し１画面分の映像信号としていた。

【０００５】図７に前述の従来のバーストロック方式に
よる画像処理方法を先入れ先出しメモリ（Ｆｉｒｓｔ
ＩｎＦｉｒｓｔＯｕｔメモリ；以下、ＦＩＦＯメモ
リと略す。）を用いて行う画像処理装置における記憶装
置およびその周辺回路の各部のタイムチャートを示す。
ここで、図７（ａ）は映像信号を示している。図中、垂
直同期信号とつぎの垂直同期信号の間の映像信号が１フ
ィールド分の映像信号となる。図７（ｂ）は映像信号中
の垂直同期信号から得られる垂直同期パルスであり、Ｆ
ＩＦＯメモリのライトリセットおよびリードリセットを
行う。図７（ｃ）はライトイネーブルパルスおよびリー
ドイネーブルパルスであり、常時「１」である。

【０００６】ここで、図１０に示すような構造のＦＩＦ
Ｏメモリ５０において垂直同期パルスをライトリセット
端子５３およびリードリセット端子５４に入力する。ま
た、映像信号を入力端子５１に入力し、ライトイネーブ
ルパルスをライトイネーブル端子５５に、リードイネー
ブルパルスをリードイネーブル端子５６にそれぞれ入力
する。これにより、ＦＩＦＯメモリ５０は、垂直同期パ
ルスが入力される毎に、つぎの垂直同期パルスが入力さ
れるまでＦＩＦＯメモリ５０の先頭番地から順次、ＦＩ
ＦＯメモリ５０に記憶された映像信号を読み出すととも
に、現在のフィールドの映像信号をＦＩＦＯメモリ５０
の先頭番地から書き込む。５２は出力端子である。

【０００７】以上の動作により、つぎの垂直同期信号が
入力されるまで映像信号の読み出しおよび書き込みを行
い１画面分の映像信号としている。図５に、前述の従来
例を改善したもので、平面座標上に映像信号を記憶する
画像処理装置の記憶装置およびその周辺回路のブロック
図を示す。図５において、１１は入力されたバースト信
号に同期して一定の周期毎に信号を発生するクロック発
生回路である。１２はクロック発生回路１１の信号と水
平同期信号と垂直同期信号とが入力されるアドレス発生
回路であり、前記クロック発生回路１１の信号が入力さ
れる毎に一方の次元（以下、ｘ軸とよぶ。）の現在のア
ドレス（以下、ｘという。）に一定の数を増減した値
（以下、１増加することとする。）をｘとし、他方の次
元（以下、ｙ軸とよぶ。）のアドレス（以下、ｙとい
う。）は変化させない値をｙとし、アドレス（ｘ，ｙ）
を信号として出力する。また、水平同期信号が入力され
た場合、ｘ軸のアドレスを初期値（以下、ｘの初期値を
１として扱う。）に設定し、かつｙ軸のアドレスに一定
の数を増減する（以下、１増加することとする。）。さ
らに、垂直同期信号が入力された場合、ｙ軸のアドレス
を初期値（以下、ｙの初期値を１として扱う。）に設定
する。

【０００８】１３はアドレス発生回路１２のアドレスと
映像信号（輝度信号）と垂直同期信号とが入力される記
憶装置であり、アドレス発生回路１２が出力したアドレ
スに映像信号を記憶する。１４はアドレス発生回路１２
と記憶装置１３のアドレス入力端子を結ぶアドレスライ
ンであり、記憶装置１３の容量に応じた数のラインが必
要となる。

【０００９】なお、記憶装置１３に入力される垂直同期
信号は、アドレスをリセットするためものである。これ
は、記憶装置１３に１フィールド分の情報を記憶させた
いためである。このような構成において、アドレス発生
回路１２に垂直同期信号が入力し、続いて第１番の水平
同期信号が入力すると、アドレス発生回路１２のアドレ
スがｘ軸およびｙ軸とも初期値のアドレス（１，１）に
設定される。また、クロック発生回路１１はバースト信
号に同期して一定の周期毎にクロック信号を発生する。

【００１０】このクロック発生回路１１の第１番のクロ
ック信号が記憶装置１３に入力されると、記憶装置１３
のアドレス（１，１）に映像信号を記憶する。クロック
発生回路１１の第２番のクロック信号が記憶装置１３に
入力されると、記憶装置１３はアドレス（１，２）に映
像信号を記憶する。上述の動作を繰り返し、第２番の水
平同期信号が入力されるまで、（１，１）から（１，ｘ
₁）まで一水平期間分の映像信号が記憶装置１３に記憶
される。なお、ｘの値は例えば、ＮＴＳＣ方式ではｘ＝
９１０±３０、ＰＡＬ方式ではｘ＝１１３５±３０程度
である。ｘの値が一定しないのは前述した通りである。

【００１１】つぎに、アドレス発生回路１２に第２番の
水平同期信号が入力されると、記憶装置１３はアドレス
（２，１）に映像信号の値を記憶し、クロック発生回路
１１のクロック信号が記憶装置１３に入力される毎にア
ドレス（２，２）〜（２，ｘ ₂）まで映像信号の値を記
憶する。以上の動作を繰り返し、つぎの垂直同期信号
が入力されるまで映像信号を記憶し、つぎの垂直同期信
号が入力された時点で、入力を終了し１画面分の映像信
号としていた。

【００１２】上述のように記憶された映像信号を１画面
分の映像信号として所定の信号処理を行うことで画像処
理を行っていた。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
バーストロック方式による画像処理方法では、水平同期
信号の間隔が一定しないなどにより、一水平期間内に記
憶する映像信号の数（以下、画素数という。）が異なる
こととなり、正確な画像処理が行えなかった。具体的に
述べると、例えば、ＦＩＦＯメモリを用いて非標準の映
像信号を画像処理した場合、水平同期信号間のサンプリ
ング数、つまり、１フレームのサンプリング数が異なる
ため、例えば図７（ａ）に示すような映像信号を処理し
た場合、図７（ｄ）に示すように、ＦＩＦＯメモリに記
憶されている１フィールド前の映像信号と現在のフレー
ムの映像信号との位置が一致せず正確な画像処理を行う
ことができないという問題を有していた。

【００１４】また前記従来の改善例では、アドレス発生
回路が必要であり、さらにアドレスを送信するために多
くのラインおよびピンが必要となるので、回路規模が大
きくなり、小型化が困難であるという問題点を有してい
た。この発明は、上記従来の問題点を解決するもので、
非標準の映像信号をバーストロック方式により画像処理
する方法において、回路規模を小さくでき、小型化が容
易であるとともに、正確な画像処理を行える画像処理方
法および画像処理装置を提供することである。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、本発明の画像処理方法は、水平走査期間毎に所定数
のサンプリング用のクロック信号を発生するクロック発
生回路と、クロック信号をバースト信号に同期させるた
めにクロック発生回路にバースト信号を供給するバース
ト信号供給手段と、非標準の映像信号のサンプリングデ
ータを記憶する記憶手段と、記憶手段に垂直同期信号を
供給する垂直同期信号供給手段と、クロック発生回路お
よび記憶手段に水平同期信号を供給する水平同期信号供
給手段とを備えた構成において、記憶手段に垂直同期信
号を入力した後、水平同期信号を入力するとともに、バ
ースト信号に同期したクロック信号でサンプリングされ
た映像信号データを、水平同期信号を起点として水平走
査期間毎に所定数記憶手段に入力し、次の垂直同期信号
が記憶手段に入力された時点で入力を終了して１画面分
の映像信号とし、垂直同期信号供給手段から垂直同期信
号が記憶手段に入力される毎に、１画面分の映像信号を
記憶手段に記憶するとともに、記憶手段に記憶された１
フィールド前の１画面分の映像信号を出力して、非標準
の映像信号に対し記憶手段に記憶された映像信号のみを
用いて信号処理を行う。

【００１６】また、本発明の画像処理装置は、水平走査
期間毎に所定数のサンプリング用のクロック信号を発生
するクロック発生回路と、クロック信号をバースト信号
に同期させるためにクロック発生回路にバースト信号を
供給するバースト信号供給手段と、非標準の映像信号の
サンプリングデータを順次記憶する先入れ先出しメモリ
と、先入れ先出しメモリに垂直同期信号を供給する垂直
同期信号供給手段と、クロック発生回路および先入れ先
出しメモリに水平同期信号を供給する水平同期信号供給
手段とを備え、水平同期信号の入力に応じて、水平同期
信号を起点として水平走査期間毎にバースト信号に同期
したクロック信号でサンプリングされた所定数の映像信
号データを先入れ先出しメモリに入力して、１垂直走査
期間毎に１画面分の映像信号を先入れ先出しメモリに記
憶するとともに、垂直同期信号供給手段から垂直同期信
号が先入れ先出しメモリに入力される毎に、先入れ先出
しメモリに記憶された１フィールド前の１画面分の映像
信号を出力し、入力された非標準の映像信号に対し先入
れ先出しメモリに記憶された映像信号のみを用いて信号
処理を行うようにしている。

【００１７】

【作用】この発明によれば、１画面分の映像信号のうち
水平同期信号から一定クロック数の間クロック信号に応
答して映像信号を記憶装置に記憶し、この記憶された映
像信号のみを用いて信号処理を行うので、アドレス発生
回路を必要とせず、アドレスを送信するためのラインお
よびピンも１個でよく回路規模を大幅に小さくできる。
また、正確な画像処理を行うことができ、さらに、水平
帰線期間の映像信号が画面上に現れるなどの不都合も生
じないものである。

【００１８】

【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図１にこの発明の第１の実施例の画像処理
装置の記憶装置およびその周辺回路のブロック図を示
す。図１において、２１は入力されたバースト信号に同
期して一定の周期毎にクロック信号を出力し、水平同期
信号が入力された後クロック数が一定値に達すると、ク
ロック信号の出力を停止するクロック発生回路である。
２２はクロック発生回路２１のクロック信号と映像信号
と垂直同期信号と水平同期信号とが入力される記憶装置
であり、垂直同期信号が入力されることで先頭アドレス
から映像信号を入力する状態となり、この後、クロック
発生回路２１のクロック信号が入力される毎に順次先頭
アドレスから映像信号を記憶する。

【００１９】このような構成において、記憶装置２２に
垂直同期信号が入力した後、水平同期信号が入力し、さ
らにクロック発生回路２１のクロック信号が入力する
と、記憶装置２２は先頭アドレスに映像信号を記憶す
る。さらに、記憶装置２２にクロック発生回路２１のク
ロック信号が入力される毎に現在アドレスのつぎのアド
レスに映像信号を記憶する。この動作をクロック発生回
路２１のクロック数が一定値に達するまで繰り返す。ク
ロック発生回路２１のクロック数が一定値を超えると、
クロック発生回路２１はクロック信号の出力を行わず、
記憶装置２２は映像信号の記憶を行わない。この後、ク
ロック発生回路２１に第２番の水平同期信号が入力され
るとクロック発生回路２１が初期化され、再び記憶装置
２２が以前に書き込みを中止したつぎのアドレスから映
像信号の記憶を行う。以上の動作をつぎの垂直同期信号
が記憶装置２２に入力されるまで行う。つぎの垂直同期
信号が記憶装置２２に入力された時点で、入力を終了し
１画面分の映像信号とする。

【００２０】これにより、１画面分の映像信号のうちす
べての水平同期信号について水平同期信号から一定クロ
ック数の間の画像信号のみを用いて画像処理を行うこと
ができ、さらに、映像信号の端をそろえつつ画像処理を
行うことができる。なお、記憶装置２２が記憶を行って
いない期間は図６に示す映像信号の水平帰線期間内に設
定されており、この間の映像信号は実際の画面に現れる
信号を含んでいないため画像処理に何らの影響を与える
ものではない。

【００２１】この実施例の画像処理装置によれば、１画
面分の映像信号のうち水平同期信号から一定クロック数
の間クロック信号に応答して映像信号を記憶装置２２に
記憶し、この記憶された映像信号のみを用いて信号処理
を行うので、アドレス発生回路を必要とせず、アドレス
を送信するためのラインおよびピンも１個でよく回路規
模を大幅に小さくできるとともに、正確な画像処理を行
うことができ、さらに、水平帰線期間の映像信号が画面
上に現れるなどの不都合も生じない。また、クロック発
生回路２１の設定値である一定クロック数を変えること
で種々のテレビジョン方式にも対応することができる。

【００２２】図８にこの発明の第２の実施例の構成図を
示し、図９に同じく第２の実施例における記憶装置およ
びその周辺回路の各部のタイムチャートを示す。図８に
示した画像処理装置は、ＦＩＦＯメモリ６１とタイミン
グ発生回路６２とで構成される。つぎに、図８および図
９を用いて動作について説明する。図９（ａ）は映像信
号である。図９（ｂ）は映像信号中の垂直同期信号から
得られた垂直同期パルスであり、ＦＩＦＯメモリ６１の
ライトリセットおよびリードリセットを行う。図９
（ｃ）はタイミング発生回路６２が出力するライトイネ
ーブルパルスおよびリードイネーブルパルスであり、水
平同期信号に同期し、かつ水平同期信号から一定クロッ
ク数の間「１」であり、一定クロック数の後つぎの水平
同期パルスまで「０」となる。

【００２３】図１０に示すようなＦＩＦＯメモリ５０に
おいて、垂直同期パルスをライトリセット端子５３およ
びリードリセット端子５４に入力する。また、映像信号
を入力端子５１に入力し、ライトイネーブルパルスをラ
イトイネーブル端子５５に、リードイネーブルパルスを
リードイネーブル端子５６に入力する。これにより、Ｆ
ＩＦＯメモリ５０は、垂直同期パルスが入力される毎
に、ＦＩＦＯメモリ５０の先頭番地から順次ＦＩＦＯメ
モリ５０に記憶されている１フィールド前の映像信号を
出力するとともに、現在のフィールドの映像信号をＦＩ
ＦＯメモリ５０の先頭番地から記憶する。５２は出力端
子である。

【００２４】この際、ライトイネーブルパルスおよびリ
ードイネーブルパルスが「１」である場合、ＦＩＦＯメ
モリ５０に映像信号を書き込みつつ、ＦＩＦＯメモリ５
０内の信号の読み出しを行う。ライトイネーブルパルス
およびリードイネーブルパルスが「０」である場合、Ｆ
ＩＦＯメモリ５０への映像信号の書き込み、およびＦＩ
ＦＯメモリ５０内の信号の読み出しは行わない。よっ
て、水平同期信号から一定クロック数の間のみＦＩＦＯ
メモリ５０が映像信号の書き込みおよび読み出しを行う
こととなる。

【００２５】なお、前述した一定クロック数はテレビジ
ョン方式によって定まり、例えば、ＮＴＳＣ方式では８
８０クロック、ＰＡＬ方式では１１０５クロックが主に
用いられている。また、一定クロック数の後、つぎの水
平同期信号までの間を映像信号における水平帰線期間内
とし、ＦＩＦＯメモリに対し読み出しおよび書き込みを
行わない期間には実際の映像信号を含まないようにする
ことは前述した通りである。

【００２６】これにより、図９（ｄ）に示すように水平
同期信号によって１フレーム毎の映像信号の位置合わせ
ができ、正確な画像処理を行うことができる。つぎに、
この発明を用いた実施例の画像処理装置を示す。図２は
この発明をカラーノイズリダクション（以下、ＣＮＲと
いう。）に用いた場合の画像処理装置の実施例のブロッ
ク図である。図２において、３１はこの発明の実施例の
画像処理装置（図１参照）であり、上述の動作を行う。
３２は減算器であり、記憶装置３１の出力信号と現映像
信号の差を出力する。３３は乗算器であり、減算器３２
の出力をｋ倍する。３４は減算器であり、映像信号と乗
算器３３の出力の差を出力する。

【００２７】このような構成により、まず、映像信号が
入力されると、記憶装置３１に１画面分の信号が記憶さ
れる。つぎに、先頭アドレスからデータを読み出し、減
算器３２によりその部分に対応した映像信号との差の値
を得る。さらに、減算器３４により、減算器３２の出力
値を乗算器３３によりｋ倍した値と映像信号の値との差
を求める。これにより、雑音は画面間に相関がなく、映
像信号は画像間に変化がなければ同一であるという性質
により、雑音を除去することができる。なお、ｎ枚の画
面の映像信号の平均を求めることで、雑音の電力は１／
ｎ、振幅は１／ｎ^1/2となる。

【００２８】また、乗算器３３の係数ｋは０＜ｋ＜１の
間で選択され、静止部ではｋを１に近づけるほど雑音を
低減でき、動画部ではｋを０に近づけるほど画像ぼけを
低減できる。図３はこの発明を字幕処理に用いた場合の
画像処理装置の実施例のブロック図である。図３におい
て、４１は字幕切り出し装置であり、映像信号のうち、
字幕部分の信号を切り出し、一時記憶するものである。
４２はこの発明の実施例の画像記憶装置（図１参照）で
あり、上述の動作を行う。４３は画像拡張装置であり、
画面比４：３の映像信号を画面比１６：９の映像信号に
拡張する装置である。４４は画像記憶装置４２の出力信
号と画像拡張装置４３の出力信号との和をとることがで
きる加算器である。

【００２９】以上の構成により、字幕の部分だけをメモ
リ（字幕切り出し装置４１と画像記憶装置４２）に記憶
し、一定時間遅延させるとともに、画面比４：３を１
６：９に延長した映像信号に加えることにより字幕処理
を行うことができる。

【００３０】

【発明の効果】この発明によれば、回路規模を大きくす
ることなく、正確な画像処理を行うことができ、さら
に、水平帰線期間の映像信号が画面上に現れることもな
い。また、クロック発生回路の設定値である一定クロッ
ク数を変えることで種々のテレビジョン方式にも対応す
ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例の画像処理装置におけ
る記憶装置およびその周辺回路のブロック図である。

【図２】この発明をカラーノイズリダクションに適用し
た画像処理装置の実施例のブロック図である。

【図３】この発明を字幕処理に適用した画像処理装置の
実施例のブロック図である。

【図４】従来のバーストロック方式による第１の画像処
理装置における記憶装置およびその周辺回路のブロック
図である。

【図５】従来のバーストロック方式による第２の画像処
理装置における記憶装置およびその周辺回路のブロック
図である。

【図６】テレビジョン映像信号の構成図である。

【図７】従来の画像処理装置における記憶装置およびそ
の周辺回路の各部のタイムチャートである。

【図８】この発明の第２の実施例の構成図である。

【図９】この発明の第２の実施例における記憶装置およ
びその周辺回路の各部のタイムチャートである。

【図１０】ＦＩＦＯメモリの構成図である。

【符号の説明】

２１クロック発生回路２２画像処理装置

フロントページの続き (56)参考文献特開平５−130569（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/00 - 5/42 G06T 1/60 H04N 5/04 H04N 5/14 H04N 9/89

Claims

(57)【特許請求の範囲】

【請求項１】水平走査期間毎に所定数のサンプリング
用のクロック信号を発生するクロック発生回路と、前記
クロック信号をバースト信号に同期させるために前記ク
ロック発生回路に前記バースト信号を供給するバースト
信号供給手段と、非標準の映像信号のサンプリングデー
タを記憶する記憶手段と、前記記憶手段に垂直同期信号
を供給する垂直同期信号供給手段と、前記クロック発生
回路および前記記憶手段に水平同期信号を供給する水平
同期信号供給手段とを備えた構成において、前記記憶手
段に垂直同期信号を入力した後、前記水平同期信号を入
力するとともに、前記バースト信号に同期したクロック
信号でサンプリングされた映像信号データを、前記水平
同期信号を起点として水平走査期間毎に所定数前記記憶
手段に入力し、次の垂直同期信号が前記記憶手段に入力
された時点で入力を終了して１画面分の映像信号とし、
前記垂直同期信号供給手段から前記垂直同期信号が前記
記憶手段に入力される毎に、１画面分の映像信号を前記
記憶手段に記憶するとともに、前記記憶手段に記憶され
た１フィールド前の前記１画面分の映像信号を出力し
て、前記非標準の映像信号に対し前記記憶手段に記憶さ
れた映像信号のみを用いて信号処理を行うことを特徴と
するバーストロック方式の画像処理方法。
【請求項２】水平走査期間毎に所定数のサンプリング
用のクロック信号を発生するクロック発生回路と、前記
クロック信号をバースト信号に同期させるために前記ク
ロック発生回路に前記バースト信号を供給するバースト
信号供給手段と、非標準の映像信号のサンプリングデー
タを順次記憶する先入れ先出しメモリと、前記先入れ先
出しメモリに垂直同期信号を供給する垂直同期信号供給
手段と、前記クロック発生回路および前記先入れ先出し
メモリに水平同期信号を供給する水平同期信号供給手段
とを備え、前記水平同期信号の入力に応じて、前記水平
同期信号を起点として水平走査期間毎に前記バースト信
号に同期したクロック信号でサンプリングされた所定数
の映像信号データを前記先入れ先出しメモリに入力し
て、１垂直走査期間毎に１画面分の映像信号を前記先入
れ先出しメモリに記憶するとともに、前記垂直同期信号
供給手段から前記垂直同期信号が前記先入れ先出しメモ
リに入力される毎に、前記先入れ先出しメモリに記憶さ
れた１フィールド前の前記１画面分の映像信号を出力
し、入力された前記非標準の映像信号に対し前記先入れ
先出しメモリに記憶された映像信号のみを用いて信号処
理を行うようにしたことを特徴とするバーストロック方
式の画像処理装置。