JP3234124B2

JP3234124B2 - エンジニアリングチェンジ用論理合成方法及び装置

Info

Publication number: JP3234124B2
Application number: JP07181295A
Authority: JP
Inventors: 三郎室賀
Original assignee: 三郎室賀
Priority date: 1995-03-29
Filing date: 1995-03-29
Publication date: 2001-12-04
Anticipated expiration: 2016-12-04
Also published as: JPH08287120A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、要求されるエンジニア
リングチェンジをトランジスタ回路の修正により処理し
得るコンピュータの論理ネットワークの合成装置、及
び、コンピュータの論理ネットワークの自動合成方法に
関する。

【０００２】

【従来の技術】コンピュータの設計において、通常、コ
ンピュータのシステム的な面、即ち、コンピュータアー
キテクチャが最初に設計される。次いで、論理ネットワ
ークが設計される。更に、トランジスタ回路が設計さ
れ、コンピュータに組み込まれる集積回路チップ上に配
置される。上記の設計手順において、多数の論理ゲート
を有する論理ネットワークを設計する場合に、人手によ
る設計は、膨大な設計時間、多数の設計ミス、及びその
他の理由により効率的ではない。従って、多数の論理ゲ
ートを必要とする論理ネットワークは、論理合成装置、
即ち、自動論理ネットワーク設計用のコンピュータプロ
グラムで設計される頻度が徐々に増している。論理ネッ
トワークの合成後に、かかる論理ネットワークに基づく
トランジスタ回路は、セルライブラリを使用して配置が
設計されることもあるが、ここにいう各セルはサブネッ
トワークに対応するサブ回路である。上記の論理ネット
ワークからトランジスタ回路への変換は、テクノロジー
マッピングと呼ばれる。次いで、トランジスタ回路は集
積回路チップに配置される。設計者は配置を始めると、
論理ネットワークを合成する際には予測し得なかった問
題点に気付くことがある。例えば、過大な遅延時間を伴
う著しく長い結線が存在し、誤って設計された論理ゲー
トが存在し、バッファを追加する必要があり、仕様変更
のため変更する必要のあるネットワークの出力関数が存
在し、或いは、変更する必要のある他のものが存在す
る。上記の問題点は訂正する必要がある。エンジニアリ
ングチェンジを必要とする場合の他の一例は、今迄使っ
て来たトランジスタ回路の修正である。修正のための変
更はエンジニアリングチェンジと呼ばれる。設計者は、
ある期間使用されたトランジスタ回路は優れた性能と共
に非常に高い信頼性で動作することを知っている上、そ
のトランジスタ回路使用には既に製造態勢が出来てい
る。そのため、設計者は今迄使って来たトランジスタ回
路を部分的に変更して利用することを望む。従って、設
計者はエンジニアリングチェンジを行うことが必要であ
る。

【０００３】かかるエンジニアリングチェンジの多くは
元の論理ネットワークを変更することにより行われる
が、トランジスタ回路を直接変更して行う（例えば、長
い結線にバッファを追加して結線上の遅延時間を短縮す
る）場合もある。上記の例の場合に、トランジスタ回路
の結線及び／又はゲートは、変更又は削除出来るものも
あるが（従って、ネットワークの出力関数には変更され
るものがある）、設計者は、既にトランジスタ回路の或
る部分は、その配置の作成と遅延時間の算出に長時間を
費やしているため、特定のセル（例えば、ゲートアレイ
用セル）内の結線及び／又はゲートを変更することを望
まないか、或いは、その他の理由によって、トランジス
タ回路のその部分は変更しないで済ませることを望む。
従って、設計者は、テクノロジーマッピングの後に上記
のトランジスタ回路が得られる新しい論理ネットワーク
を合成したいと考える。

【０００４】近年入手可能な論理合成装置は、上記エン
ジニアリングチェンジの機能がないため上記の目的には
使用し得ない。従来の論理合成装置において、論理ネッ
トワークは、ＡＮＤ（論理積）、ＯＲ（論理和）及びＮ
ＯＴ（否定）の如くの代数的操作（特に、人手による計
算）に便利な論理関数を表わす論理ゲートを、ＮＯＲ
（否定論理和）、ＮＡＮＤ（否定論理積）、及び／又
は、その他と共に使用して合成される。しかし、上記論
理ゲートは、一般的に、目標の電子回路に直接実現でき
ない。従って、論理ネットワークは、集積回路チップに
配置されるべき目標のトランジスタ回路にテクノロジー
マッピング（即ち、変換）される。論理ネットワークが
論理ゲート（物理的には実存しない概念的な実体であっ
て、一般的に論理ゲートとも呼ばれる）即ち、論理演算
の基本ユニットにより構成されるのと同様に、論理ネッ
トワークからテクノロジーマッピングされたトランジス
タ回路は、トランジスタゲート、即ち、トランジスタの
サブ回路によって実現される論理演算の基本ユニットか
ら構成される。代数的操作に都合の良い論理ゲートが論
理ネットワークの合成に使用される場合に、論理ゲート
とトランジスタゲートとの間に１対１の対応は通常存在
しない。目標の電子回路としてＣＭＯＳが使用される場
合に、例えば、ＡＮＤゲートはインバータが後に接続さ
れたＮＯＲゲートに変換される。従って、ＡＮＤゲート
は２個のトランジスタゲート、即ち、ＮＯＲゲートとイ
ンバータに対応し、論理ネットワークのゲート又は結線
は、トランジスタ回路のゲート又は結線と１対１には対
応しない。上記の如く１対１の対応が無いため、トラン
ジスタ回路で変更又は削除すべき結線又はゲートに対応
する論理ネットワークの結線又はゲートを識別すること
ができない。

【０００５】従来の論理合成に使用される上記の論理合
成装置は従来のエンジニアリングチェンジ用論理合成に
使用されており、例えば、新舎(Shinsha) 他による1989
年11月付けの米国特許第4,888,690 号明細書「インクリ
メンタル論理合成(Incremental Logic Synthesis Metho
d)」と、ＩＥＥＥ設計自動化コンファレンス予稿集、19
86年発行、ページ 391乃至 397に掲載の新舎他による
「ゲート論理構造の認定によるインクリメンタル論理合
成(Incremental Logic Synthesis Through GateLogic S
tructure Identification) 」と、1991年 5月7 〜10日
にノースカロライナ州のリサーチトライアングルパーク
にあるノースカロライナ・マイクロエレクトロニックセ
ンターで開催された論理合成に関する国際ワークショッ
プにおけるブランド(Brand) による「合成の管理(The T
arming of The Synthesis)」に開示されている。

【０００６】

【発明が解決しようとする課題】上記の従来技術による
論理合成において、エンジニアリングチェンジとしてネ
ットワークの出力の幾つかを変更することだけが許さ
れ、変更したくないトランジスタ回路の任意の部分を指
定するような汎用的なエンジニアリングチェンジは許さ
れていない。換言すれば、従来の論理合成装置は、論理
関数の元の組と論理関数の新しい組に対する二つの論理
ネットワークを合成するために使用されるが、この場
合、新しい組の論理関数の中に元の組の論理関数と同じ
ものが含まれている可能性がある。次いで、二つの論理
ネットワークは、同一のサブネットワーク（即ち、論理
ゲートと結線の局部論理ネットワーク）を有する箇所を
見つけるため比較される。第１の論理ネットワーク内の
上記の同一のサブネットワークに対する配置だけを第２
の論理ネットワークの配置に使用することが可能であ
る。かかる方法は、論理ネットワークの出力関数の一部
が変更される場合にだけ適用可能であり、第２の論理ネ
ットワークに対する配置に再利用すべき第１の論理ネッ
トワーク内のゲート及び結線の配置の任意の部分を指定
できる訳ではない。

【０００７】従来技術によるエンジニアリングチェンジ
用合成において論理ネットワークのあらゆる出力関数を
変更することなく配置の際に長すぎる（遅延時間は長く
なり過ぎる）ことが分かった特定の結線を削除するとい
うような他のエンジニアリングチェンジを処理すること
はできない。その理由は、一般的に、論理ネットワーク
のゲート及び結線は、テクノロジーマッピングが介在す
るため、対応するトランジスタ回路のゲート及び結線と
１対１に対応していないからである。

【０００８】従って、本発明は、上記の問題及び他の問
題を解決し、かつ、進歩を図る論理合成方法及び装置の
提供を目的とする。

【０００９】

【課題を解決するための手段】本発明の論理合成方法及
び装置は、設計者が変更したくない部分は変更すること
なく、対応するトランジスタ回路における必要なエンジ
ニアリングチェンジを行う新しい論理ネットワークを合
成する新規の機能を特徴とする。本発明のエンジニアリ
ングチェンジ用論理合成方法は、トランジスタゲートか
ら構成されるトランジスタ回路を論理ネットワークに変
換し、トランジスタ回路のトランジスタゲートの各々は
その出力関数と同じ出力関数を有する一つの対応する論
理ゲートに変換され；上記論理ネットワークの一部を変
更し、そのままにしておくべき上記トランジスタ回路の
部分に対応する上記論理ネットワークのその他の部分は
そのままにしておき；変更された上記一部と上記他の部
分から新しいトランジスタ回路を作成し、上記論理ネッ
トワークの一部に対しなされた上記の変更によって変わ
ったネットワークの関数を復元する段階からなる。

【００１０】本発明の論理合成方法によれば、上記関数
の復元は枝刈りとネットワーク変換により行われる。更
に本発明の論理合成方法は、トランジスタゲートから構
成されるトランジスタ回路を論理ネットワークに変換
し；エンジニアリングチェンジを必要とする上記論理ネ
ットワークの第１の部分と、そのままにしておくべき上
記トランジスタ回路の部分に対応する第２の部分と、上
記第１及び第２の部分の外側にある上記論理ネットワー
クを含む第３の部分を特定し；上記エンジニアリングチ
ェンジを行うため上記論理ネットワークの上記第１の部
分を変換し；上記論理ネットワークの上記第３の部分を
簡略化し、上記の変換段階の間に変更された可能性のあ
る上記論理ネットワークの関数を復元する段階よりな
る。

【００１１】

【作用】本発明の特徴である新規の機能は、論理合成に
おいて目標のトランジスタ回路のトランジスタゲートを
モデル化する論理ゲートを使用することにより実現され
ているので、ＡＮＤ、ＯＲ及びＮＯＴゲートのような代
数的操作に便利な論理ゲートを、場合によってはその他
の型のゲートと共に採用する従来技術による論理合成に
おいて必要とされるテクノロジーマッピングは本質的に
必要ではない。換言すれば、目標のトランジスタ回路の
配置がテクノロジーマッピングに含まれる可能性のある
設計の場合であってもテクノロジーマッピングの主要
部、即ち、ＡＮＤ、ＯＲ及びＮＯＴゲート（他の型のゲ
ートも含まれる可能性がある）により構成されるサブネ
ットワークを目標のトランジスタ回路のトランジスタに
変換することは必要ではない。エンジニアリングチェン
ジ用の論理合成に対し目標のトランジスタ回路のトラン
ジスタゲートをモデル化する論理ゲートを用いること
は、以下に説明する如く新規の技術であり、これによ
り、チップの設計者は再合成の際にそのままにしておく
トランジスタ回路の部分を指定できるようになる。

【００１２】設計者はエンジニアリングチェンジを行う
ことを決める際に、もし可能であれば、トランジスタ回
路を直接変更することがあり（例えば、バッファを追加
する）、次いで、上記のトランジスタ回路の直接的な変
更と共に必要なエンジニアリングチェンジの施された優
れた論理ネットワークを見つけることを望む。本発明の
エンジニアリングチェンジ用論理合成装置によれば、最
初に、所定のトランジスタ回路の各トランジスタに対応
する論理ネットワークが得られ、出力関数がトランジス
タ回路のトランジスタゲートの出力関数に完全に一致す
る各々の論理ゲートが生成され、上記論理ゲートはトラ
ンジスタ回路のトランジスタゲートと完全に同一の構成
で接続される。次いで、設計者は、変更する必要（例え
ば、必要とされるエンジニアリングチェンジに従って結
線及び／又はゲートを削除する必要）のある上記論理ネ
ットワークの部分（即ち、第１の部分）を指定し、変更
する必要のない上記論理ネットワークの部分（即ち、第
２の部分）を指定する。上記第１の部分が変更される
と、一般的に論理ネットワークの出力関数の幾つかは対
応して変更される。エンジニアリングチェンジ用論理合
成装置は、上記第２の部分を除く論理ネットワーク（即
ち、第３の部分）において必要であれば新しいゲート及
び結線を追加し、第２の部分はそのままにして、第１の
部分は必要に応じて変更したままでそれ以上簡略化がで
きなくなるまで、以下の「枝刈り(pruning) 」と「ネッ
トワーク変換(network transformation)」とを繰り返す
ことにより、新しい論理ネットワークを合成する。

【００１３】「枝刈り」とは、冗長であることが分かっ
た結線又は論理ゲートを論理ネットワークから削除する
ことである。この場合、第２の部分の結線と場合によっ
てゲートは、それらが冗長であり設計者が削除すること
を許容するならば削除される。「ネットワーク変換」と
は、現在の論理ネットワークを新しい論理ネットワーク
に変換することである。変換の際に、第２の部分のゲー
ト間の結線と、第３の部分のあるゲートは必要に応じて
削除又は追加することが可能である（設計者はある結線
に対する削除又は追加を許容するかどうかを指定する必
要がある）。

【００１４】トランスダクション(transduction)法と呼
ばれる論理合成装置の基本的な処理を構成する枝刈り及
びネットワーク変換は、1989年発行のＩＥＥＥコンピュ
ータ学会論文誌、第38巻、ページ1404-1424 に掲載され
ている室賀(S. Muroga) 、上林(Y. Kambayashi) 、黎
(H.C. Lai)、カリネイ(J.N. Culliney) による「トラン
スダクション法−許容関数(Permissible Functions) に
基づく論理ネットワークの設計」と、1991年にカリフォ
ルニア州サンディエゴのアカデミック出版から発行され
たヨービッツ(M.C. Yobits) の編集によるコンピュータ
の進歩(Advancesin Computer)、第32巻、ページ31-103
に掲載の室賀による「VLSIチップのコンピュータ支援論
理合成」に詳細に記載されている。

【００１５】上記トランスダクション法においては、枝
刈りとネットワーク変換の繰り返しの間に、第１の部分
に必要とされる変更と、場合によってはネットワーク変
換とにより変更されたネットワークの出力関数は、元に
戻される。論理合成装置の動作が終了すると、枝刈りと
ネットワーク変換の繰り返しの間に、第１の部分に必要
とされる変更と、場合によってはネットワーク変換とに
より変更されたネットワークの出力関数は完全に元のネ
ットワークの出力関数に戻され、第１の部分は必要に応
じて変更され、第２の部分は元のままである。次いで、
必要とされる全てのエンジニアリングチェンジに対応す
るトランジスタ回路が生成される。また、ネットワーク
の出力関数の変更を含むエンジニアリングチェンジに対
しても、第１の部分は必要に応じて変更され、第２の部
分にはそのままにされているトランジスタ回路が得られ
る。

【００１６】エンジニアリングチェンジ用論理合成にト
ランスダクション法を使用することは、良好なトランジ
スタ回路を得る新規の技術である。

【００１７】

【実施例】従来の論理合成装置の動作を各ステップ毎に
図１に示す。ブロック１１において、論理ネットワーク
によって実現されるべき論理関数が論理合成装置に取り
込まれる。ブロック１２において、上記論理関数をネッ
トワークの出力として実現する論理ネットワークが、そ
の機能は代数的操作に便利であるＡＮＤ、ＯＲ及びＮＯ
Ｔゲートのような論理ゲートを使用して形成される。こ
こで、トランジスタゲートに直接変換し得る論理ゲート
を部分的に使用してもよい。ブロック１３において、こ
の論理ネットワークの簡略化は、簡略化（通常は、設計
の対象物に依存した論理ネットワークの面積又は遅延時
間の縮小）が行い得なくなるまで繰り返される。最終的
な論理ネットワークはブロック１４に示す如く得られ
る。次いで、最終的な論理ネットワークの一部又は全部
の論理ゲートはトランジスタゲートで直接には実現し得
ないので、ブロック１５において論理ネットワークがテ
クノロジーマッピングによってトランジスタ回路に変換
される。

【００１８】ここで、ＮＯＴゲートはインバータで実現
できるが、ＡＮＤ及びＯＲゲートは目標のトランジスタ
回路にトランジスタゲートとして実現し得ない。一般的
にテクノロジーマッピングを行うと、論理ネットワーク
とトランジスタ回路の間にゲート及び結線の非常に複雑
な対応が生ずる。その理由は、一般的に適当な接続構造
にある少数のＡＮＤ、ＯＲ及びＮＯＴゲートは、以下に
説明する如く、目標のトランジスタ回路で異なる接続構
造に変換されるものがあるからである。通常、テクノロ
ジーマッピングには、上記の適当な構造を見つけ出す処
理と、簡略化を行う処理とが含まれる。

【００１９】上記のトランジスタ回路は、速度と面積に
関し適当な配置を見つけるのに長い時間を費やして、集
積回路チップに配置される。図２はテクノロジーマッピ
ングを説明する図であり、図２の上段に示すＡＮＤゲー
トと、ＯＲゲートと、インバータとにより構成される論
理ネットワーク（さらに大きい論理ネットワークの一部
分と考えてもよい）は、ＡＮＤ及びＯＲゲートは目標の
トランジスタ回路にトランジスタゲートとして直接には
実現し得ないので、例えば、図２の下段に示すように同
一の出力関数Ｆを有するトランジスタ回路に変換され
る。しかし、図１のブロック１６に示す最終的なトラン
ジスタ回路は、接続構造に関しブロック１４の最終的な
論理ネットワークに一般的に一致しない。このことは図
２に示す簡単な例により明らかに示される。即ち、図２
の上段に示す論理ネットワークは５個の論理ゲートより
なるが、この論理ネットワークからテクノロジーマッピ
ングを用いて得られた図２の下段に示すトランジスタ回
路は異なる構造で接続された２個のトランジスタゲート
だけからなり、各論理ゲートは必ずしも対応するトラン
ジスタゲートを有する訳ではない。その上、ネットワー
クの入力変数Ｘ、Ｙ及びＺの中には、図２の論理ネット
ワークとトランジスタ回路の間で夫々その否定：

【００２０】

【外１】

【００２１】に置き換えられているものがある。図１に
示す従来の論理合成用の論理合成装置は図３に示す方法
で従来のエンジニアリングチェンジ用論理合成に適用さ
れ、かかる方法は、上述の新舎他による1989年11月付け
の米国特許第4,888,690 号明細書「インクリメンタル論
理合成」と、新舎他によるＩＥＥＥ設計自動化コンファ
レンス予稿集、1986年発行、ページ 391乃至 397に掲載
の「ゲート論理構造の認定によるインクリメンタル論理
合成」と、1991年 5月7 〜10日にノースカロライナ州の
リサーチトライアングルパークにあるノースカロライナ
・マイクロエレクトロニックセンターで開催された論理
合成に関する国際ワークショップにおけるブランドによ
る「合成の管理」に開示されている。

【００２２】図３の左側（ここで、同図の左側は図１と
同じであり、ブロック１１’乃至１６’は図１のブロッ
ク１１乃至１６と同じである）に示す如く（集積回路チ
ップに配置すべき、或いは、既に部分的又は全体的に配
置された）トランジスタ回路の設計後に、図３のブロッ
ク３１に示す如く、元の論理関数と同一の関数を幾つか
含む新しい論理関数に対し新しいトランジスタ回路を設
計する必要があるとしよう。理想的には、変更する必要
のないトランジスタゲートと結線はそのままの状態に保
ち（論理関数の中には元の論理関数と同一のものが含ま
れ、設計者はその配置に多大な時間を費やす可能性があ
る）、残りのトランジスタゲートと結線を再設計するこ
とにより新しい論理関数に対し新しい論理ネットワーク
を合成することが望まれる。しかし、ブロック１４’の
論理ネットワークの論理ゲート及び結線は、ブロック１
５’のテクノロジーマッピングにより得られるブロック
１６’のトランジスタ回路のゲート及び結線に１対１に
は対応しないので、上記の要請を実現することは極めて
難しい。従って、上述の新舎他による1989年11月付けの
米国特許第4,888,690 号明細書「インクリメンタル論理
合成」と、新舎他によるＩＥＥＥ設計自動化コンファレ
ンス予稿集、1986年発行、ページ 391乃至 397に掲載の
「ゲート論理構造の認定によるインクリメンタル論理合
成」と、1991年 5月7 〜10日にノースカロライナ州のリ
サーチトライアングルパークにあるノースカロライナ・
マイクロエレクトロニックセンターで開催された論理合
成に関する国際ワークショップにおけるブランドによる
「合成の管理」に記載されている従来のエンジニアリン
グチェンジ用論理合成方法によれば、新しい論理ネット
ワークは、図３のブロック３４において先に図３の左側
で使用された論理合成装置を使用して新しい論理関数に
対し設計される。次いで、ブロック１４’から得られる
元の論理ネットワークとブロック３４から得られる新し
い論理ネットワークは、ブロック３０において同一のサ
ブネットワークを認定するために比較される。次に、ブ
ロック３５において、ブロック３０の比較に基づいてテ
クノロジーマッピングが行われる。ブロック３６におい
て、新しいトランジスタ回路は、同一のサブネットワー
クに対し元のサブネットワークと同じ配置を使用するこ
とにより得られる。

【００２３】本発明によれば、目標のトランジスタ回路
のトランジスタゲートをモデル化する論理ゲートが論理
ネットワーク及び図１のブロック１１乃至１４（及び、
図３のブロック１１’乃至１４’）に対応する簡略化に
使用され、ブロック１５に対応するテクノロジーマッピ
ングは本質的に必要ではなく、図１のブロック１４に対
応する簡略化後の最終的な論理ネットワークのゲート及
び結線は、従来技術による１対１には対応しないエンジ
ニアリングチェンジ用論理合成とは異なり、トランジス
タ回路のゲート及び結線に１対１に対応する。従って、
本発明によれば、不所望の結線又はトランジスタゲート
は削除され、及び／又は、ゲート出力又はネットワーク
出力の論理関数はトランジスタ回路において変更されて
いる新しいチップを設計することが可能であり、ここ
で、設計者が任意に指定するトランジスタ回路の部分は
そのままにしておくことができる。一方、従来のエンジ
ニアリングチェンジ用論理合成において許されるエンジ
ニアリングチェンジは、幾つかのネットワーク出力の変
更に限られ、トランジスタ回路の変更をしたくない任意
の部分を指定すること、トランジスタ回路の不所望の結
線又はトランジスタゲートを削除するような他のエンジ
ニアリングチェンジ、及び、所望の結線又はゲートをそ
のままにしておくことは許されていない。

【００２４】図４は本発明による論理合成装置の動作を
説明する図である。合成装置はブロック４１において、
エンジニアリングチェンジのためのトランジスタ回路を
取り込む。ブロック４２において、上記トランジスタ回
路は、各トランジスタゲートに対し同一の出力関数（Ｏ
Ｒ及びＮＯＲ出力を有するＥＣＬゲートのようなある種
のトランジスタゲートの場合には複数の関数）を備えた
論理ゲートと、ブロック４１における元のトランジスタ
回路と同一接続構造とを有する対応する論理ネットワー
クに変換される。従って、論理ネットワークはゲート及
び結線に関しトランジスタ回路に１対１に対応する。次
いで、ブロック４３において、必要とされるエンジニア
リングチェンジに従って論理ネットワークにおいて修正
すべき部分は第１の部分として、そのままにしておく部
分は第２の部分としてユーザによって指定される。残り
の部分と第１の部分とを合わせた第３の部分は、新しい
論理ネットワークを合成するためにゲート及び結線が自
由に変更され、即ち、枝刈り及びネットワーク変換が繰
り返されるが、一旦エンジニアリングチェンジが行われ
た第１の部分は、ユーザが望む場合にはそのままにして
おかれる。このことは図５に示されている。同図におい
て、ネットワーク入力変数Ｘ₁，Ｘ₂，．．．，Ｘ_n及
びネットワーク出力関数Ｆ₁，Ｆ₂，．．．，Ｆ_Mを有
する論理ネットワークは、ゲート及び結線に関し元のト
ランジスタ回路に対し１対１に対応する。第１の部分は
ネットワーク出力関数Ｆ₁，Ｆ₂，．．．，Ｆ_Mの何れ
かを含んでもよく、論理ゲートは含んでも含まなくても
構わない。図４のブロック４４において、ブロック４３
に示される論理ネットワークは新しい論理ネットワーク
に変換され、エンジニアリングチェンジによる必要に応
じて第１の部分だけが変更される。論理ネットワークは
接続構造に関し元のトランジスタ回路に対し１対１に対
応するので、変更すべき元のトランジスタ回路における
ゲート及び結線に対応するゲート及び結線を容易に認定
することができ、上記変更は即座に行うことができる。
次いで、ブロック４５に示す如く、第２の部分はそのま
まにしておき、第１の部分のエンジニアリングチェンジ
により変更される可能性のある元のネットワークの出力
関数を復元するために必要があれば、新しいゲート又は
結線を追加しつつ、ブロック４６に示す如く、第２の部
分を除く論理ネットワーク（即ち、図５に斜線領域で示
す第３の部分）の簡略化（通常は、論理ネットワークの
面積又は遅延時間の縮小）を枝刈りとネットワーク変換
の繰り返しにより行い、これ以上簡略化出来ないまで続
ける。上記の枝刈り及びネットワーク変換は、上述の19
89年発行のＩＥＥＥコンピュータ学会論文誌、第38巻、
ページ1404-1424 に掲載されている室賀、上林、黎、カ
リネイによる「トランスダクション法−許容関数に基づ
く論理ネットワークの設計」に詳細に記載されている。

【００２５】尚、図５に示す如く、本発明によれば、上
記第１の部分はネットワーク出力関数Ｆ₁，
Ｆ₂，．．．，Ｆ_Mの何れかを含んでもよいので、従来
技術において実現されているネットワーク出力における
エンジニアリングチェンジを行うことも可能である。こ
の場合にネットワーク内部の結線及びゲートは、エンジ
ニアリングチェンジの直接的な対象ではないが変更する
必要がある。

【００２６】しかし、ブロック４６における論理ネット
ワークの簡略化は、上述の枝刈りとネットワーク変換の
繰り返しだけによって実現する必要なく、周知の如何な
る論理合成方法を混用して実現してもよい。例えば、互
に接続されている数個の論理ゲートを一つの複雑なゲー
トにまとめることが可能であり、かかる複雑なゲートの
出力関数に対しより簡単な論理表現を得た後に、元より
も簡単な新しい論理表現に従ってこの複雑なゲートを元
より少数の簡単なゲートに分解することが可能である。
このような枝刈りとネットワーク変換の繰り返し以外の
論理合成方法が使用され、トランジスタゲートで直接に
実現し得ない論理ゲートが現われる場合には、ブロック
４８において、全ての論理ゲートがトランジスタゲート
として直接に実現し得るような形に論理ネットワークを
テクノロジーマッピングすることが必要である。次い
で、ブロック４６に進み枝刈りとネットワーク変換の繰
り返しを行って簡略化を続けるか、或いは、ブロック４
７に進み簡略化を終了することが可能である。上記の如
く、簡略化のために異なる論理合成方法を組み合わせる
ことは、例えば、1991年 6月17日〜21日に開催された自
動設計コンファレンスの予稿集のページ458 - 463 に掲
載されているチェン（K.-C. Chen) 、松永(Y.Matsunag
a)、藤田(M. Fujita) と室賀による「ネットワーク最適
化の再合成法(AResynthesis Approach for Network Opt
imization) 」に記載されている。トランジスタゲート
で直接に実現し得ない論理ゲートが現われない場合に
は、テクノロジーマッピングを行う必要がないことに注
意すべきである。ブロック４６における簡略化の間に、
ユーザが許可するならば、第２の部分のあるゲートと第
３の部分のあるゲートとの結線が場合によってはゲート
と共に追加又は削除される（第２の部分に対するトラン
ジスタ回路が新しい結線を追加する余裕を残すことなく
既に非常に密に配置されている場合には実現し得な
い）。次いで、ブロック４７において、第３の部分に対
する最終的な論理ネットワークが得られる。ブロック４
９において、ブロック４５に示す第２の部分とブロック
４７における最終的な論理ネットワークが組み合わされ
最終的なトランジスタ回路を得る。ここで、第１の部分
において必要とされるエンジニアリングチェンジが行わ
れ、ユーザの指定に応じて削除又は追加された第３の部
分への結線を除いては第２の部分はそのままにされ、元
のネットワークの出力関数が得られる。

【００２７】図６は論理ネットワークの簡略化における
テクノロジーマッピング不要の重要性を簡略化方法と論
理ネットワークとの関係に対し示す図である。本発明に
よる場合は同図のケース１に対応する。ケース２は従来
より周知の方法に対応する。テクノロジーマッピングの
必要が簡略化方法と使用される論理ネットワークとに依
存する場合はケース３として示す。ケース３に対する手
法は今迄のところ知られていない。

【００２８】本発明によるネットワークの簡略化は、基
本的にはケース１に対応しているが、トランジスタゲー
トに基づく論理ネットワークをトランジスタゲートに基
づかない論理ネットワークに変換すること（即ち、トラ
ンジスタゲートを単純なゲート又は論理的表現に変換す
ること）によりケース２及び／又はケース３を組み合わ
せてもよい。ケース２又はケース３の何れを利用する場
合にも、トランジスタゲートに基づく論理ネットワーク
に戻すためにテクノロジーマッピングが必要である。

【００２９】図７は本発明の動作の一例を示す図であ
る。図７には、便宜上スタティックｎチャネル形ＭＯＳ
ＦＥＴ回路を示しているが、ＣＭＯＳ又はＥＣＬのよう
な他の型の電子回路も同様に扱うことが可能である。図
７に示す回路を使いたい人がトランジスタゲート６８か
らトランジスタゲート６１への結線６０１を削除し、ま
た結線６０２による信号の遅延時間を短縮することを求
めていると仮定する。結線６０２による遅延時間の短縮
は、図８に示す如く、インバータ７１及び７２の対をト
ランジスタ回路に直接追加するだけで実現し得る。従っ
て、エンジニアリングチェンジ用論理合成装置を使用す
る前にトランジスタ回路に直接行うことが可能なエンジ
ニアリングチェンジを行った後に、図８に示すトランジ
スタ回路が得られる。この回路は図４のブロック４１に
おいて取り扱われる回路に対応している。

【００３０】図４のブロック４２において、上記トラン
ジスタ回路は論理ネットワークに変換される。本発明に
よれば、トランジスタ回路の各トランジスタに対し、対
応するトランジスタゲートの出力関数に一致する出力関
数を有する一つの論理ゲートが生成される。従って、本
発明の本質を明らかにするために、トランジスタゲート
の符号は論理ゲートの符号として使用される。例えば、
従来の論理ゲート表現によれば、図８のトランジスタゲ
ート６６は図１０に示す論理ゲートの符号（ＮＯＴ演算
を表わす小さい丸が付随するＯＲゲート）によって表わ
される。しかし、本発明の開示において、図８のトラン
ジスタゲート６６に対する論理ゲートを表わすためにト
ランジスタゲートの符号を使用する。上記の如く本発明
では論理ゲートとトランジスタゲートは１対１に対応す
るので、最終的なトランジスタ回路が図４のブロック４
９で合成された論理ネットワークから実現される際に、
各論理ゲートの全ての入力は、図２に示したテクノロジ
ーマッピングの場合とは異なり、対応するトランジスタ
ゲートにおいてその否定に置き換えられることがないこ
とに注意が必要である。もう少し複雑な例として、図１
１に示すトランジスタゲートは、従来の論理ゲート表現
によれば、図１２に示す３個の論理ゲートを含む小形の
ネットワークにより表わされる。しかし、本発明の開示
によれば、本発明の重要な特徴を明らかにするため図１
１に示すトランジスタゲートは論理ゲートを表わすため
に使用される。図１１に示す如く、トランジスタゲート
の符号は、その論理ゲートの演算を考慮する場合には論
理ゲートを表わすために使用してもよく、一方、その内
部電圧及び電流を考慮する場合にはトランジスタゲート
を表わすために使用してもよい。図１１に示すトランジ
スタゲートが図１２に示す３個の論理ゲートを含む小形
のネットワークにより表わされる場合に、２個のＯＲゲ
ートと１個のＡＮＤゲートはネットワーク変換及び枝刈
りにおいてそれぞれ別個に処理し得ることを示すが、本
発明の合成装置によれば、少なくともそのままに残され
ている第２の部分において上記の処理は許容されない
が、ユーザが求める場合には第３の部分において上記の
処理を行うことが可能である。勿論、図１１のトランジ
スタゲートは、図１２の３個の論理ゲートがエンジニア
リングチェンジ用の本発明による論理合成装置の処理の
全体に亘り一つのブロックとして取り扱われる場合に
は、図１２に示す３個の論理ゲートを含む小形のネット
ワークによって表わしてもよい。一方、現在周知の従来
の論理合成装置は、その処理の全体に亘り上記３個の論
理ゲートの各々を別個の論理ゲートとして取り扱い、そ
の処理中に、例えば、図１２の論理ゲート１１１は、他
のトランジスタゲートから変換された他の論理ゲートと
共に一つの複雑な論理ゲートにまとめられる場合がある
ので、この複雑な論理ゲートは、この複雑なゲートの出
力関数に対し新しい簡単な論理表現が得られた後に、元
よりも少ない数の論理ゲートに分解されることがある。
本発明において、各トランジスタゲートを論理ゲートそ
のものとして取り扱うことは、第２の部分のゲートと第
３の部分のゲートの間で結線を追加又は削除する第２の
部分の論理ゲートに対し特に重要である。

【００３１】図４のブロック４３において各部分が特定
される。図８の点線の枠で示す如く、トランジスタゲー
ト６８は第１の部分に含まれ、ゲート６１、６２、６
３、６４、インバータ７１、７２、及び、それらの間の
結線は、第２の部分に含まれる。次いで、図４のブロッ
ク４４において、エンジニアリングチェンジの必要性に
応じ結線６０１が削除される。結線６０１はトランジス
タゲート６８の唯一のファンアウト接続であるので、ト
ランジスタゲート６８と、トランジスタゲート６４から
の入力結線６０３を削除することも可能である。トラン
ジスタゲート６８が結線６０１の他にファンアウト接続
を有する場合には、トランジスタゲート６８とその入力
用結線は、たとえ結線６０１が除去された後であっても
第１の部分に残されることに注意が必要である。従っ
て、一般的に、第１の部分は必要なエンジニアリングチ
ェンジを行った後も空になることはないであろう。その
上、一般的に、たとえ第１の部分でエンジニアリングチ
ェンジが行われたとしても、第１の部分のあるゲートと
第２の部分のあるゲートとの結線は、削除されるとは限
らないことに注意が必要である。第１の部分で必要とさ
れるエンジニアリングチェンジを行うことにより、ネッ
トワークの出力関数Ｆは一般的に変化する。この例には
一つのネットワーク出力しか示されていないが、論理ネ
ットワークが二つ以上の出力を有する場合に、ネットワ
ークの出力関数の中には変わらないものがあるかもしれ
ない。図８に点線で示す第３の部分（エンジニアリング
チェンジの後に第１の部分に残されるゲート及び結線を
含む可能性がある）を図４のブロック４６に従って枝刈
りとネットワーク変換の繰り返しによって簡略化する
（以下に説明する）ことにより、元の関数Ｆがネットワ
ークの出力ゲート６１で復元される。かくして、図４の
ブロック４９において、第２の部分の論理ネットワーク
と第３の部分の新しい論理ネットワークを組み合わせる
ことにより、図９に示す最終的なトランジスタ回路が得
られる。この回路において、第１の部分はエンジニアリ
ングチェンジが行われ（即ち、この例の場合には、第１
の部分は空である）、第２の部分はそのままに残され、
第２の部分と第３の部分の結線６０１及び６０３は削除
されている。図９のトランジスタ回路と、図８に示す最
初のトランジスタ回路とを比較すると、図８のトランジ
スタゲート６１及び６６だけが夫々、トランジスタが一
つ削除された図９のトランジスタゲート８１と、ネット
ワークの入力変数Ｘ₄を伴うトランジスタが一つだけ追
加された図９のトランジスタゲート８２に変更されてい
ることが分かる。第３の部分において、トランジスタゲ
ート６５及び６７と、そのファンイン及びファンアウト
接続は全く変更されていないことに注意が必要である。
その上、必要とされるエンジニアリングチェンジの一部
として本発明によるエンジニアリングチェンジ用論理合
成装置を使用する前に追加されたインバータ７１及び７
２はそのまま残されている。

【００３２】図４のブロック４６による簡略化の間に、
図８の第３の部分は処理され、結線６０３及びトランジ
スタゲート６８が結線６０１と共に削除される。第２の
部分のあるゲートと第３の部分のあるゲートとの間に図
９において新しい結線は追加されていないが、一般的
に、新しい結線を追加することによって、より優れた論
理ネットワークが得られることに注意することが重要で
ある。しかし、例えば、第２の部分に対する既設のトラ
ンジスタ回路の配置が非常に密であるか、又は、セルラ
イブラリが使用されている（セル内のゲートはゲートの
外部に対し新しいファンアウト接続を備えることが許容
されないことがある）場合には、常に上記の追加を行い
得る訳ではない。このような場合には、ユーザは追加の
許される場所を指定することが必要である。

【００３３】図４のブロック４５と４６の間で行われる
可能性のある第２の部分のあるゲートと第３の部分のあ
るゲートとの結線の追加又は削除は、トランスダクショ
ン法に基づいて行うことが可能であり、このトランスダ
クション法は、上述の1989年発行のＩＥＥＥコンピュー
タ学会論文誌、第38巻、ページ1404-1424 に掲載されて
いる室賀、上林、黎、カリネイによる「トランスダクシ
ョン法−許容関数に基づく論理ネットワークの設計」
と、1991年にカリフォルニア州サンディエゴのアカデミ
ック出版から発行されたヨービッツの編集によるコンピ
ュータの進歩、第32巻、ページ31-103に掲載の室賀によ
る「VLSIチップのコンピュータ支援論理合成」に詳細に
記載されている。換言すれば、第２の部分のあるゲート
と、第３の部分のあるゲートとの結線は、許容関数を使
用するネットワーク変換と枝刈りの繰り返しの間に追加
又は削除することが可能である。

【００３４】以下に、トランスダクション法による枝刈
りとネットワーク変換を繰り返し適用することにより、
論理ネットワークを簡略化する方法を説明する。最初
に、トランスダクション法の基本概念である許容関数を
結線又はゲートに定義することが必要である。図１３に
示す如く、２入力Ｘ₁及びＸ₂と、出力関数Ｆを有する
論理ネットワークを想定する。上記ネットワークの４個
のゲートは、１２１乃至１２４と番号を付け、ゲート及
び結線における出力値は括弧付きの横方向のベクトルで
示す。例えば、ゲート１２２からゲート１２１への結線
に付けられたベクトル（１００１）は、その結線におけ
る論理関数である。ベクトル（１００１）の第１番目の
要素１は、Ｘ₁＝０及びＸ₂＝０の場合に、この結線に
値１が現れることを示す。（１００１）の第２番目の要
素０は、Ｘ₁＝０及びＸ₂＝１の場合に、この結線に値
０が現れることを示す。（１００１）の第３番目の要素
０は、Ｘ₁＝１及びＸ₂＝０の場合に、この結線に値０
が現れることを示す。（１００１）の第４番目の要素１
は、Ｘ₁＝１及びＸ₂＝１の場合に、この結線に値１が
現れることを示す。ゲート１２１に付けられたベクトル
（０１０＊）は、ゲート１２１における出力関数であ
り、完全には値が指定されていない関数である。次に、
ゲート１２１における出力関数Ｆを変えることなく、ゲ
ート１２４からゲート１２１への結線で関数（００１
０）を他の関数で置換することができるかどうかを調べ
る。（００１＊）、（１０１＊）、（０００＊）及び
（１００＊）はそのような関数であることが容易に分か
り、これらは許容関数と呼ばれる。例えば、ゲート１２
４からゲート１２１への結線における許容関数の第１番
目の要素は、０又は１の何れでもよく、即ち、ドント・
ケア(don't-care)＊である。その理由は、ゲート１２１
はＮＯＲゲートであることから、ゲート１２２からゲー
ト１２１への結線で関数（１００１）の第１番目の要素
は１であり、それだけでＦ＝（０１０＊）の第１番目の
要素は０となるためである。上記の許容関数（００１
＊）、（１０１＊）、（０００＊）及び（１００＊）の
組は、一つのベクトル（＊０＊＊）だけで総合的に表わ
すことが可能であり、このベクトルにはゲート１２４か
らゲート１２１への結線における元の関数（００１０）
も含まれている。論理ネットワーク内の全ての結線とゲ
ートにおいて許容関数の組を算出する系統的な方法は、
上述の1989年発行のＩＥＥＥコンピュータ学会論文誌、
第38巻、ページ1404-1424 に掲載されている室賀、上
林、黎、カリネイによる「トランスダクション法−許容
関数に基づく論理ネットワークの設計」と、1991年にカ
リフォルニア州サンディエゴのアカデミック出版から発
行されたヨービッツの編集によるコンピュータの進歩、
第32巻、ページ31-103に掲載の室賀による「VLSIチップ
のコンピュータ支援論理合成」に詳細に記載されてい
る。

【００３５】ＮＯＲゲートに入力として接続されている
結線が、１の要素を含まないベクトル、例えば、（＊０
＊０．．．０）として表わされる許容関数の組を有する
場合に、かかる結線はネットワークの出力を少しも変え
ることなく削除することができる。これは、（０００
０．．．０）、即ち、全ての要素が０であるベクトルを
この結線で使用することが可能であるが、このような一
定値の０は上記ＮＯＲゲートの出力関数には寄与しない
からである。１の要素を含まない許容関数の組を有する
上記の結線を削除することを枝刈りと呼ぶ。例えば、図
１３においてゲート１２４からゲート１２１への結線
は、かかる結線において許容関数の組は（＊０＊＊）で
あるので枝刈りによって削除できる。

【００３６】ネットワーク変換とは、論理ゲート間の結
線の変更と、いくつかのゲートの併合と、ゲートを他の
ゲートで置換することである。許容関数はネットワーク
変換においても非常に役立つ。上記トランスダクション
法は以下のステップを繰り返すことにより論理ネットワ
ークを簡略化する。ステップ１：周知の何れかの方法で最初の論理ネットワ
ークを設計する。或いは、簡略化すべきネットワークを
最初のネットワークとして使用してもよい。

【００３７】ステップ２：上記ネットワークの冗長な部
分を枝刈り処理により削除する。ステップ３：許容関数を使用して現在のネットワークの
変換を実行する。ステップ４：それ以上改善し得なくなるまで、ステップ
２と３を繰り返す。かかるステップを図１４に示す。同図において、ゲート
置換、接続可能条件、切断可能条件、汎用ゲート併合、
及び、誤り補正と呼ばれる変換が利用される。以下に、
一例として、トランスダクション法を用いて図１５の
（ａ）に示す最初のネットワークを簡略化する方法を説
明する。変換（より正確に言うならば、「接続可能条
件」と呼ばれる変換）によりゲート１４３の出力をゲー
ト１４５に接続（太線で示す）して同図の（ｂ）に示す
ネットワークが得られる。枝刈り処理によって、ゲート
１４３からゲート１４１への結線（点線で示す）は削除
され、同図の（ｃ）に示す新しいネットワークが得ら
れ、ゲート１４６からゲート１４３への結線を削除する
ことにより同図の（ｄ）の新しいネットワークが得られ
る。次いで、変換（再び、「接続可能条件」）を用い
て、ゲート１４３の出力をゲート１４４に接続すること
により同図の（ｅ）に示す新しいネットワークが生成さ
れる。枝刈り処理によりゲート１４７からゲート１４４
への結線を削除し、次いで、ファンアウト接続のないゲ
ート１４７を削除することが可能になる。かくして、同
図の（ａ）に示す如く７個のトランジスタゲートと１３
本の結線（入力Ｘ ₁，Ｘ₂，Ｘ₃からの結線を含めて）
を有する最初のネットワークは、上記トランスダクショ
ン法を用いて、同図の（ｆ）に示す如く６個のゲートと
１１本の結線を有するネットワークに簡略化される。

【００３８】ネットワーク変換に許容関数を使用する利
点を図１６に示す。ゲート１５３及び１５４からのファ
ンアウト接続は、同図の（ａ）の論理ネットワークにお
いて夫々論理関数（０１００）及び（０１１０）を有
し、ゲート１５４からのファンアウト接続は許容関数
（０１＊０）を有すると想定する。関数（０１００）は
許容関数（０１＊０）に含まれている、即ち、（０１１
０）を（０１００）で置換することによりネットワーク
出力Ｆは変わらないので、ゲート１５４からゲート１５
２への接続は、ループを形成しない限り、同図の（ｂ）
に示す如くゲート１５３からゲート１５２への新しい結
線に置き換え得る。その上、ゲート１５４がこれ以外の
ファンアウト接続をもたない場合には、ゲート１５４を
削除することが可能である。許容関数を使用しない場合
には、ゲート１５４からゲート１５２への結線はゲート
１５３からゲート１５２への新しい結線で置換し得るこ
とを知ることは難しい（ゲート１５３の出力関数（０１
００）はゲート１５４の出力関数（０１１０）とは異な
る）。従って、許容関数を使用することにより、変換の
能力は著しく増強される。

【００３９】図４のブロック４６における簡略化はトラ
ンスダクション法だけを利用することを想定している。
しかし、トランスダクション法だけを用いて簡略化を続
ける場合に、論理ネットワークは、ミニマム（最良の状
態）或いはミニマム近傍のネットワークに到達せずに、
ローカルミニマムのネットワークに達する可能性があ
る。ローカルミニマムのネットワークに陥ることを回避
するため、簡略化を続ける際に、図１７に示す如く、ト
ランスダクション法以外の方法を使用してもよい。同図
において、ブロック２０１乃至２０４は、夫々、図１４
におけるブロック２０１乃至２０４と同じステップを示
す。しかし、かかる非トランスダクション法によれば、
トランジスタゲートとして実現し得ない論理ゲートが含
まれる可能性がある。従って、この非トランスダクショ
ン法の実行後に、テクノロジーマッピングを行う必要が
ある。次いで、図１７においてブロック２０６からブロ
ック２０２に進むことにより、テクノロジーマッピング
により得られた新しいトランジスタ回路を用いてトラン
スダクション法による簡略化を再開することができる。
簡略化を続ける必要が無い場合には、ブロック２０６か
らブロック２０２ではなく、ブロック２０７（即ち、図
４のブロック４７）に進んでもよい。

【００４０】枝刈り及びネットワーク変換の如くの処理
に関係するトランザクション法及びその拡張は、上述の
1989年発行のＩＥＥＥコンピュータ学会論文誌、第38
巻、ページ1404-1424 に掲載されている室賀、上林、
黎、カリネイによる「トランスダクション法−許容関数
に基づく論理ネットワークの設計」と、1991年にカリフ
ォルニア州サンディエゴのアカデミック出版から発行さ
れたヨービッツの編集によるコンピュータの進歩、第32
巻、ページ31-103に掲載の室賀による「VLSIチップのコ
ンピュータ支援論理合成」と、1989年発行のＩＥＥＥコ
ンピュータ支援設計国際会議予稿集、ページ552-555 に
掲載されているチェンと室賀による「サイロン−ドリー
ム(SYLON-DREAM) ：マルチレベルネットワーク合成装
置」と、1990年発行のＩＥＥＥコンピュータ設計国際会
議予稿集、ページ282-285 に掲載されているリムケッコ
と室賀による「サイロン−レデュース(SYLON-REDUCE)：
許容関数を利用するＭＯＳ形ネットワークの最適化アル
ゴリズム」と、1991年6 月17から21日にサンフランシス
コで開催された設計自動化コンファレンスの予稿集、ペ
ージ464-469 に掲載されているリムケッコと室賀による
「ＭＯＳ形ネットワークの論理の最適化」に詳細に記載
されている。

【００４１】図４に示すブロック４６の簡略化の際に論
理ネットワークの元の出力関数が復元された後に得られ
るすべての中間論理ネットワークは、上記のネットワー
クの全ての論理ゲートが以下の刊行物に記載されている
ような、制御下にある複雑さを有する（即ち、各論理ゲ
ートは適度に小さい遅延時間を伴うトランジスタゲート
として直接実現し得るようにトランジスタの接続構造、
及び／又は、各ゲート内のトランジスタの全数を指定す
る）場合には、テクノロジーマッピングを行うことなく
トランジスタ回路として実現することが可能である。

【００４２】図４のブロック４６の簡略化の際に各トラ
ンジスタゲートの複雑さを制御しない場合に、図１８に
示す如くの非常に複雑なトランジスタゲートが得られる
可能性がある。かかる複雑なゲートには直列或いは並列
に多数のＭＯＳＦＥＴ、或いは、全体として多数のＭＯ
ＳＦＥＴが含まれ、ゲートの遅延時間或いはゲートの面
積が著しく大きくなるので、上記の複雑なゲートは産業
界の集積回路には使用されない。産業界の設計者は、こ
のような複雑なゲートが存在する場合には、多数のより
単純なゲートに分解することが必要である。

【００４３】各トランジスタゲートの複雑さが制御され
た場合のみ、各トランジスタゲートを分解することな
く、最適の動作速度及び／又は最適の占有面積を有する
トランジスタが図４のブロック４９で得られる。その
上、エンジニアリングチェンジ用の論理合成装置の実行
の全体に亘り各ゲートの複雑さが制御下にある論理ゲー
トを使用することにより、図４のブロック４１における
最初のトランジスタ回路と比較してブロック４９におけ
る最終的なトランジスタ回路の変更は少なくなる利点が
ある。その上、上記の中間論理ネットワーク１０には図
４において得られる最終的な論理ネットワークとは異な
る接続構造を有するものが多数出てくるので、集積回路
チップに配置するのにより適切であるものを含む可能性
がある。従って、上記中間論理ネットワークは以下の節
に説明するインターフェースユニットとして利用でき、
これにより、ユーザは配置に最も適している論理ネット
ワークを選ぶことが可能である。さらに、各論理ゲート
の出力が負の関数を表わす場合に、各論理ゲートは負の
ゲートとして扱うことが可能である。

【００４４】変数ａ，ｂ，．．．，ｅの負の関数は、上
記変数の積和表現の否定として表わすことができる。例
えば、

【００４５】

【外２】

【００４６】は、

【００４７】

【外３】

【００４８】と同じ負の関数である。出力が負の関数を
表わす論理ゲートは負のゲートと呼ばれる。上記に関
し、1982年にJohn Wileyから発行された室賀著の「ＶＬ
ＳＩシステム設計」を参照のこと。産業上利用される殆
どの集積回路のトランジスタゲートは負の関数を表わし
ているので、以下及びその他の刊行物に記載されている
負のゲートを有する論理ネットワークの設計アルゴリズ
ムは、エンジニアリングチェンジ用論理合成装置に有効
に利用することができる。

【００４９】1989年発行のＩＥＥＥコンピュータ支援設
計国際会議予稿集、ページ552-555に掲載されているチ
ェンと室賀による「サイロン−ドリーム(SYLON-DREAM)
：マルチレベルネットワーク合成装置」。1990年発行
のＩＥＥＥコンピュータ設計国際会議予稿集、ページ28
2-285 に掲載されているリムケッコと室賀による「サイ
ロン−レデュース(SYLON-REDUCE)：許容関数を利用する
ＭＯＳ形ネットワークの最適化アルゴリズム」。

【００５０】1991年6 月17から21日にサンフランシスコ
で開催された設計自動化コンファレンスの予稿集、ペー
ジ464-469 に掲載されているリムケッコと室賀による
「ＭＯＳ形ネットワークの論理の最適化」。1991年にカ
リフォルニア州サンディエゴのアカデミック出版から発
行されたヨービッツの編集によるコンピュータの進歩、
第32巻、ページ31-103に掲載の室賀による「VLSIチップ
のコンピュータ支援論理合成」。

【００５１】ユーザは、通常、そのままにしておく必要
がある論理ネットワークの部分を正確に指定することが
できず、かつ、エンジニアリングチェンジを行った新し
い論理ネットワークに更にエンジニアリングチェンジが
必要であることが分かる場合があるので、論理ネットワ
ーク合成装置の繰り返し使用が簡単になるインターフェ
ースユニットが論理ネットワーク合成装置に含まれるな
らば、ユーザにとって非常に役立つであろう。かかるイ
ンターフェースユニットの重要な特徴は、論理ネットワ
ークの第３の部分において変更されていないゲートと結
線（例えば、図８において第１の部分の他には第３の部
分のトランジスタゲート６６だけが図９に示すトランジ
スタゲート８２に変えられ、トランジスタゲート６５及
び６７と、トランジスタゲート間の相互接続は変更され
ていないこと）を表示し、また図４のブロック４６にお
ける簡略化の際に得られた中間論理ネットワークとブロ
ック４５における論理ネットワークを、できればテクノ
ロジーマッピングと共に表示することである。

【００５２】ユーザの指定に基づく第１の部分のゲート
と第２の部分のゲートの間の結線の削除又は追加を伴う
可能性のあるエンジニアリングチェンジが第１の部分で
行われる際に、結線と共にゲートを第２の部分に追加す
ることを許容するため第２の部分を全くそのままにして
おく必要性は緩和してもよい。しかし、この場合は、上
記のゲートが第３の部分に追加されると考えることによ
り本発明の特殊な一例と見なすことができる。

【００５３】尚、図４の各ブロック又はあらゆる部分
は、コンピュータプログラム又はハードウェア装置の何
れでも実現することが可能である。

【００５４】

【発明の効果】近年の電子装置は屡々ＬＳＩ及びＶＬＳ
Ｉ回路を含む。このような回路には多数のゲートが含ま
れているため人手による設計の効率が低下するので、回
路を設計する際に論理合成を利用することが一般的に望
まれる。トランジスタ回路が実現された後に、回路を変
更すべき場合は屡々ある。このようなエンジニアリング
チェンジは、トランジスタを直接変更するか、或いは、
トランジスタ回路の基礎となる元の論理回路を変更する
ことを介して行われる。上記の変更は、回路の遅延時間
を短縮し、誤りのある論理ゲートを除去し、或いは、特
定の関数の変更等を行うために必要である。かかる場合
に、設計者はトランジスタ回路の一部はそのままにして
おくことを要求する。しかし、従来技術によれば、論理
回路とトランジスタ回路は殆ど類似しない、即ち、１対
１には対応しないので、論理回路を変更すると上記の要
求は満たされない。

【００５５】上記の如く、本発明によれば、最終的な論
理ネットワークはトランジスタ回路と１対１に対応して
いるので、最終的な論理ネットワークに対しテクノロジ
ーマッピングを行うことは本質的に必要ではない。従っ
て、変更の必要のないトランジスタ回路の部分はそのま
まに残すことができるので、エンジニアリングチェンジ
の効率が高まる利点がある。さらに、ゲートの複雑さを
制御することにより、トランジスタ回路の遅延時間、又
は占有面積の簡略化が可能となり、最適の動作速度及び
／又は最適の占有面積を有するトランジスタ回路が得ら
れる。

【図面の簡単な説明】

【図１】従来技術の論理ネットワークの合成方法を説明
するフローチャートである。

【図２】テクノロジーマッピングの説明図である。

【図３】従来技術によるエンジニアリングチェンジ用論
理設計方法を示す図である。

【図４】本発明によるエンジニアリングチェンジ用論理
ネットワークの合成方法のフローチャートである。

【図５】本発明によるエンジニアリングチェンジ用の論
理ネットワーク合成方法を説明する図である。

【図６】テクノロジーマッピング不要の重要性を説明す
る図である。

【図７】図４に示す方法の適用例を示す図である。

【図８】図４に示す方法の適用例を示す図である。

【図９】図４に示す方法の適用例を示す図である。

【図１０】図４のブロック４２におけるトランジスタゲ
ートに対応する従来の論理ゲート符号例を示す図であ
る。

【図１１】図４のブロック４２におけるトランジスタゲ
ートの論理ゲートへの変換の適用例を示す図である。

【図１２】図１１のトランジスタゲートに対応する論理
ゲート符号を示す図である。

【図１３】トランスダクション法における許容関数を示
す図である。

【図１４】トランスダクション法の動作を示す図であ
る。

【図１５】トランスダクション法の実施例を示す図であ
る。

【図１６】許容関数をネットワーク変換に使用する効果
を示す図である。

【図１７】トランスダクション法と非トランスダクショ
ン法を組み合わせた方法の実施例を示す図である。

【図１８】複雑さの制御を説明する複雑なゲートの例を
示す図である。

【符号の説明】

６１，６２，６３，６４，６５，６６，６７，６８，８
１，８２，１４１，１４２，１４３，１４４，１４５，
１４６，１４７，１５１，１５２，１５３，１５４，１
５５トランジスタゲート７１，７２インバータ１１１，１２１，１２２，１２３，１２４論理ゲー
ト６０１，６０２，６０３結線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平８−212246（ＪＰ，Ａ) 特開平４−367979（ＪＰ，Ａ) 特開昭62−72070（ＪＰ，Ａ) 特開平４−324579（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50

Claims

(57)【特許請求の範囲】

【請求項１】トランジスタゲートから構成されるトラ
ンジスタ回路を論理ネットワークに変換し、上記トラン
ジスタ回路の各々のトランジスタゲートは上記変換元の
トランジスタゲートの出力関数に一致する出力関数を有
する対応する一の論理ゲートに変換され；上記論理ネッ
トワークの一部を変更し、そのままにしておくべき上記
トランジスタ回路の部分に対応する上記論理ネットワー
クのその他の部分はそのままにしておき；変更された前
記一部と前記他の部分から新しいトランジスタ回路を作
成し、上記論理ネットワークの一部に対しなされた上記
の変更によって変えられたネットワークの関数を復元す
る段階からなる、論理ネットワークの合成方法。
【請求項２】前記関数の復元は枝刈りとネットワーク
変換により行われる請求項１記載の方法。
【請求項３】トランジスタゲートから構成されるトラ
ンジスタ回路を論理ネットワークに変換し、上記トラン
ジスタ回路の各々のトランジスタゲートは変換元の上記
トランジスタゲートの出力関数に一致する出力関数を有
する対応する一の論理ゲートに変換され；エンジニアリ
ングチェンジを必要とする上記論理ネットワークの第１
の部分と、そのままにしておくべき上記トランジスタ回
路の部分に対応する第２の部分と、前記第１及び第２の
部分の外側にある上記論理ネットワークを含む第３の部
分を特定し；上記エンジニアリングチェンジを行うため
上記論理ネットワークの上記第１の部分を変換し；上記
論理ネットワークの上記第３の部分を簡略化し、上記の
変換の間に変更されている可能性のある上記論理ネット
ワークの出力関数を復元する段階よりなる、論理ネット
ワークの合成方法。
【請求項４】前記エンジニアリングチェンジを伴う前
記第１の部分と、そのままにしておかれた前記第２の部
分と、簡略化された前記第３の部分を有する新しいトラ
ンジスタ回路を作成する段階を更に有する請求項３記載
の方法。
【請求項５】前記第３の部分に対する最終的な論理ネ
ットワークを生成するため、前記簡略化の際に該第３の
部分をテクノロジーマッピングする段階を更に有する請
求項４記載の方法。
【請求項６】前記簡略化は前記第２の部分の論理ゲー
トと前記第３の部分の論理ゲートの間の結線の修正を含
む請求項３記載の方法。
【請求項７】前記結線の修正は前記第２の部分の論理
ゲートと前記第３の部分の論理ゲートの間の結線の削除
を含む請求項６記載の方法。
【請求項８】前記結線の修正は前記第２の部分の論理
ゲートと前記第３の部分の論理ゲートの間の結線の追加
を含む請求項６記載の方法。
【請求項９】前記簡略化は枝刈り及びネットワーク変
換を含む請求項３記載の方法。
【請求項１０】トランジスタ回路の各々のトランジス
タゲートが上記変換元のトランジスタゲートの出力関数
に一致する出力関数を有する対応する一の論理ゲートに
変換されるよう上記トランジスタゲートを有するトラン
ジスタ回路を論理ネットワークに変換する手段と；上記
論理ネットワークの一部を変更し、そのままにしておく
べき上記トランジスタ回路の部分に対応する上記論理ネ
ットワークのその他の部分はそのままにしておく手段
と；変更された前記一部と前記他の部分から新しいトラ
ンジスタ回路を作成し、上記論理ネットワークの一部に
対しなされた上記の変更によって変えられたネットワー
クの関数を復元する手段と；上記論理ゲートの複雑さを
制御する手段とからなる論理合成装置。
【請求項１１】トランジスタ回路の各々のトランジス
タゲートが変換元の上記トランジスタゲートの出力関数
に一致する出力関数を有する対応する一の論理ゲートに
変換されるよう上記トランジスタゲートを有するトラン
ジスタ回路を論理ネットワークに変換する手段と；エン
ジニアリングチェンジを必要とする上記論理ネットワー
クの第１の部分と、そのままにしておくべき上記トラン
ジスタ回路の部分に対応する第２の部分と、前記第１及
び第２の部分の外側にある上記論理ネットワークを含む
第３の部分を特定する手段と；上記エンジニアリングチ
ェンジを行うため上記論理ネットワークの上記第１の部
分を変換する手段と；上記論理ネットワークの上記第３
の部分を簡略化し、上記の変換する段階の間に変更され
た可能性のある上記論理ネットワークの関数を復元する
手段と；上記論理ゲートの複雑さを制御する手段とから
なる論理合成装置。