JP2874031B2 - 組み合わせ回路の再設計方式 - Google Patents
組み合わせ回路の再設計方式Info
- Publication number
- JP2874031B2 JP2874031B2 JP2217102A JP21710290A JP2874031B2 JP 2874031 B2 JP2874031 B2 JP 2874031B2 JP 2217102 A JP2217102 A JP 2217102A JP 21710290 A JP21710290 A JP 21710290A JP 2874031 B2 JP2874031 B2 JP 2874031B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- designed
- logic
- already
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 データパスのマクロモジュール等の設計に利用され
る、組み合わせ回路の再設計方式に関し、 既設計回路と仕様が一部しか異ならない回路を設計す
る場合に、既設計回路を有効利用することで、高速に、
効率よく、高品質な回路を自動合成できるようにするこ
とを目的とし、 既設計の回路に対し、該回路と仕様の一部のみが異な
る新たな回路を設計する再設計方式において、前記仕様
が異なる部分のみの回路と前記既設計の回路とをマルチ
プレクサで接続した回路を初期回路とし、該初期回路を
前記既設計回路の中間論理を利用した論理簡単化プログ
ラムで簡単化することで最終的な回路を得るように構成
する。
る、組み合わせ回路の再設計方式に関し、 既設計回路と仕様が一部しか異ならない回路を設計す
る場合に、既設計回路を有効利用することで、高速に、
効率よく、高品質な回路を自動合成できるようにするこ
とを目的とし、 既設計の回路に対し、該回路と仕様の一部のみが異な
る新たな回路を設計する再設計方式において、前記仕様
が異なる部分のみの回路と前記既設計の回路とをマルチ
プレクサで接続した回路を初期回路とし、該初期回路を
前記既設計回路の中間論理を利用した論理簡単化プログ
ラムで簡単化することで最終的な回路を得るように構成
する。
本発明は、データパスのマクロモジュール等の自動設
計に利用される、組み合わせ回路の再設計方式に関す
る。
計に利用される、組み合わせ回路の再設計方式に関す
る。
現在は、ASIC（特定用途向け専用IC）の時代に入り、
論理設計支援がますます重要になってきている。本発明
は、このような論理設計を、自動合成により高速かつ高
効率で行うために創案されたものである。
論理設計支援がますます重要になってきている。本発明
は、このような論理設計を、自動合成により高速かつ高
効率で行うために創案されたものである。
これまで、例えば論理式から自動的に回路を生成する
論理合成ツール等が実用化され、使用されてきている
が、高品質な回路を自動合成するには、膨大な処理時間
が必要である。
論理合成ツール等が実用化され、使用されてきている
が、高品質な回路を自動合成するには、膨大な処理時間
が必要である。
また、よく使われる回路、例えばALU等では、人手設
計による高品質な回路も多く開発されている。そのよう
な回路では、それ以前に既に設計された回路に対し、仕
様の全く異なるものを設計する必要が生じることは、む
しろ稀であり、仕様の一部のみが異なる回路を設計する
場合がほとんどである。例えばデータパスのマクロモジ
ュールは、一般的に第５図に示すように、制御入力とデ
ータ入力を有し、制御入力で所定の回路機能を選択して
データ入力からのデータを処理するような構成となって
いるが、新たに設計する必要が生じる場合でも、従来あ
るマクロモジュールと比べ、ごく一部の回路機能が異な
るのみである場合がほとんどである。すなわち、制御入
力の一部のみの組み合わせに対する回路機能が異なる場
合が多い。
計による高品質な回路も多く開発されている。そのよう
な回路では、それ以前に既に設計された回路に対し、仕
様の全く異なるものを設計する必要が生じることは、む
しろ稀であり、仕様の一部のみが異なる回路を設計する
場合がほとんどである。例えばデータパスのマクロモジ
ュールは、一般的に第５図に示すように、制御入力とデ
ータ入力を有し、制御入力で所定の回路機能を選択して
データ入力からのデータを処理するような構成となって
いるが、新たに設計する必要が生じる場合でも、従来あ
るマクロモジュールと比べ、ごく一部の回路機能が異な
るのみである場合がほとんどである。すなわち、制御入
力の一部のみの組み合わせに対する回路機能が異なる場
合が多い。
人手設計の場合には、仕様が異なる部分のみを修正す
るような設計手法が取られることもあるが、自動合成で
は、仕様の一部のみが異なる場合でも、全てを一から合
成し直すことしかできず、既設計回路を活かすような効
率的な合成はできない。このように、仕様の一部のみが
異なる場合の再設計は、その必要性は大きいが、自動合
成では未だ対応できていない。
るような設計手法が取られることもあるが、自動合成で
は、仕様の一部のみが異なる場合でも、全てを一から合
成し直すことしかできず、既設計回路を活かすような効
率的な合成はできない。このように、仕様の一部のみが
異なる場合の再設計は、その必要性は大きいが、自動合
成では未だ対応できていない。
従来、組み合わせ回路の再設計については、再設計で
あることを意識する、つまり、既設計データを活用す
る、という立場から自動合成を行う手法は無かった。ま
た、順序回路に対しても、ごく特定の回路（例えばカウ
ンタ等）のみを対象とした再利用を行うシステムしかな
く、一般的な回路、すなわち仕様がごく近いモジュール
を何度も設計する機会が多いデータパスのマクロモジュ
ール一般を扱えるものはなかった。
あることを意識する、つまり、既設計データを活用す
る、という立場から自動合成を行う手法は無かった。ま
た、順序回路に対しても、ごく特定の回路（例えばカウ
ンタ等）のみを対象とした再利用を行うシステムしかな
く、一般的な回路、すなわち仕様がごく近いモジュール
を何度も設計する機会が多いデータパスのマクロモジュ
ール一般を扱えるものはなかった。
従って、既設計と仕様が一部しか異ならないもので
も、最初から完全に合成し直さなければならなかった。
そのため、自動論理合成により、ALU等の論理の複雑な
ものに対し高品質な回路を合成するには、膨大な時間が
かかってしまい、効率的な自動合成を行えないという問
題があった。
も、最初から完全に合成し直さなければならなかった。
そのため、自動論理合成により、ALU等の論理の複雑な
ものに対し高品質な回路を合成するには、膨大な時間が
かかってしまい、効率的な自動合成を行えないという問
題があった。
本発明は、既設計回路と仕様が一部しか異ならない回
路を設計する場合に、既設計回路を有効利用すること
で、高速に、効率よく、高品質な回路を自動合成できる
ようにすることを目的とする。
路を設計する場合に、既設計回路を有効利用すること
で、高速に、効率よく、高品質な回路を自動合成できる
ようにすることを目的とする。
既設計の回路と仕様が一部しか異ならない回路では、
既設計回路の大部分はそのまま利用できる可能性が高
い。つまり、既設計回路の中間論理のうち、多くは新設
計回路でも極めて有効に使えるはずである。また、現在
の自動論理合成の難しい点は、質の良い中間論理を見つ
けるのが難しいということにある。そこで、既設計の回
路の中間論理を効率的に利用する論理合成手法を適用す
ることにより、極めて高速に、質の高い回路を自動合成
することが可能となる。
既設計回路の大部分はそのまま利用できる可能性が高
い。つまり、既設計回路の中間論理のうち、多くは新設
計回路でも極めて有効に使えるはずである。また、現在
の自動論理合成の難しい点は、質の良い中間論理を見つ
けるのが難しいということにある。そこで、既設計の回
路の中間論理を効率的に利用する論理合成手法を適用す
ることにより、極めて高速に、質の高い回路を自動合成
することが可能となる。
本発明は、以上の点を考慮して成されたものであり、
その原理を第１図に、また、本発明の処理の流れを第２
図に示す。
その原理を第１図に、また、本発明の処理の流れを第２
図に示す。
本発明では、まず、既設計（これは、原則として、質
が良いとする）の回路１に対し、これとは回路機能が異
なる部分のみに対応する新たな回路２を、従来の何らか
の手法で生成する（第２図のステップS1）。既設計回路
１と仕様が一部のみしか異ならない場合には、この新た
に生成する回路２は、設計対象回路全体に比べ、かなり
小さく、従来の手法を用いても比較的高速に質のよい回
路を生成できる。
が良いとする）の回路１に対し、これとは回路機能が異
なる部分のみに対応する新たな回路２を、従来の何らか
の手法で生成する（第２図のステップS1）。既設計回路
１と仕様が一部のみしか異ならない場合には、この新た
に生成する回路２は、設計対象回路全体に比べ、かなり
小さく、従来の手法を用いても比較的高速に質のよい回
路を生成できる。
続いて、この新たに生成した回路２と、既設計回路１
とを、新仕様が既設計回路１と異なる部分のみに、新た
に生成した回路２を利用することになるように、マルチ
プレクサ３で接続し、新仕様を満たす初期回路４を作る
（第２図のステップS2）。
とを、新仕様が既設計回路１と異なる部分のみに、新た
に生成した回路２を利用することになるように、マルチ
プレクサ３で接続し、新仕様を満たす初期回路４を作る
（第２図のステップS2）。
最後に、この初期回路４を、既設計回路１の中間論理
を利用した論理回路簡単化プログラム（従来からあるプ
ログラムでよい）で簡単化することにより、最終的な回
路を得る（第２図のステップS3）。この最後の論理簡単
化プログラムで簡単化する処理により、既設計回路１中
の有用な部分回路は自動的に残り、不必要な回路は自動
的に削除される。
を利用した論理回路簡単化プログラム（従来からあるプ
ログラムでよい）で簡単化することにより、最終的な回
路を得る（第２図のステップS3）。この最後の論理簡単
化プログラムで簡単化する処理により、既設計回路１中
の有用な部分回路は自動的に残り、不必要な回路は自動
的に削除される。
なお、本発明は、第３図に示すようなシステム構成、
すなわち、設計データベース14に基づく仕様入力システ
ム11、論理合成システム12および実装設計（配置・配
線）システム13等からなるシステム構成における、上記
論理合成システム12内で使用される。
すなわち、設計データベース14に基づく仕様入力システ
ム11、論理合成システム12および実装設計（配置・配
線）システム13等からなるシステム構成における、上記
論理合成システム12内で使用される。
自動論理合成において、処理時間と合成品質に共に大
きく影響を及ぼすのは、中間論理の選択である。良い中
間論理を見つけることができれば、高速に高品質の回路
を自動合成できるが、使用した中間論理が悪い場合に
は、処理時間と合成品質が共に極めて悪くなる。その
点、既設計回路と使用が一部しか異ならない場合には、
既設計回路中の中間論理が、新設計回路の中間論理とし
ても極めて良い中間論理となることは、定性的な議論の
みでなく、後述する実施例に示すように実験的にも実証
されている。更に、新使用が既設計回路の使用と異なる
部分のみ新たに回路を生成するだけなので、回路の生成
時間は短く、しかも回路規模が比較的小さいため、高品
質なものを生成できる。
きく影響を及ぼすのは、中間論理の選択である。良い中
間論理を見つけることができれば、高速に高品質の回路
を自動合成できるが、使用した中間論理が悪い場合に
は、処理時間と合成品質が共に極めて悪くなる。その
点、既設計回路と使用が一部しか異ならない場合には、
既設計回路中の中間論理が、新設計回路の中間論理とし
ても極めて良い中間論理となることは、定性的な議論の
みでなく、後述する実施例に示すように実験的にも実証
されている。更に、新使用が既設計回路の使用と異なる
部分のみ新たに回路を生成するだけなので、回路の生成
時間は短く、しかも回路規模が比較的小さいため、高品
質なものを生成できる。
〔実施例〕 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
本実施例は、第１図に示した初期回路４の簡単化（第
２図のステップS3）の際に、トランスダクション法を用
いたものである。
２図のステップS3）の際に、トランスダクション法を用
いたものである。
本実施例では、まず、第２図のステップS1に示したよ
うに、既知の何らかの手法により、新仕様と既設計回路
１の異なる部分に対する回路２を生成する。これには、
設計品質に対する考慮は不要なため、高速な（しかし、
品質の悪い）アルゴリズム、例えば、ルールベースによ
る回路変換や、適当な論理の繰り出しのみによる回路生
成等を用いても差し支えない。
うに、既知の何らかの手法により、新仕様と既設計回路
１の異なる部分に対する回路２を生成する。これには、
設計品質に対する考慮は不要なため、高速な（しかし、
品質の悪い）アルゴリズム、例えば、ルールベースによ
る回路変換や、適当な論理の繰り出しのみによる回路生
成等を用いても差し支えない。
続いて、第２図のステップS2に示したように、既設計
回路１と新たに生成した回路２を、マルチプレクサ３を
通して接続し、初期回路４を生成する。
回路１と新たに生成した回路２を、マルチプレクサ３を
通して接続し、初期回路４を生成する。
最後に、仕様の近い既設計回路１の部分回路に基づ
き、初期回路４にトランスダクション法を適用すること
で、効率的に既設計回路１の部分回路を再利用する。こ
こで、トランスダクション法は、論理を考慮する多段回
路簡単化アルゴリズムの１つであり、例えば第４図に示
すような回路変換を、回路の論理を考慮することで実行
し、回路をより簡単なものへと変換していく。第４図に
よれば、回路の或るゲート（G2）からのネット（G2−
G4、G2−G5）を他のゲート（G1、G3）からのネット（G1
−G4、G3−G5）で代用することにより、回路中の他の部
分に冗長な部分を発生させ、結果的に回路を簡単化する
ことができる。本実施例では、このトランスダクション
法を利用することで、既設計回路１の有効な部分回路の
再利用による自動合成を実現すると共に、不必要な部分
回路の削除を行う。以上の処理により、最終的な回路が
得られる。
き、初期回路４にトランスダクション法を適用すること
で、効率的に既設計回路１の部分回路を再利用する。こ
こで、トランスダクション法は、論理を考慮する多段回
路簡単化アルゴリズムの１つであり、例えば第４図に示
すような回路変換を、回路の論理を考慮することで実行
し、回路をより簡単なものへと変換していく。第４図に
よれば、回路の或るゲート（G2）からのネット（G2−
G4、G2−G5）を他のゲート（G1、G3）からのネット（G1
−G4、G3−G5）で代用することにより、回路中の他の部
分に冗長な部分を発生させ、結果的に回路を簡単化する
ことができる。本実施例では、このトランスダクション
法を利用することで、既設計回路１の有効な部分回路の
再利用による自動合成を実現すると共に、不必要な部分
回路の削除を行う。以上の処理により、最終的な回路が
得られる。
本実施例によれば、既設計回路１中の中間論理を再利
用することで、高速に、効率よく、高品質な回路を自動
合成することができる。これを実証するため、例えば、
本実施例の手法と従来の手法をそれぞれ実験的に４ビッ
トALUの再設計に適用した場合における、それぞれの処
理時間と回路面積を比較してみる。なお、ここでは、制
御入力が全て１の場合のみ回路機能が異なるALUを新た
に設計するものとする。すると、従来の手法を用いた場
合は、1128秒の処理時間によって、面積は169の回路が
生成された（使用計算機、SUN4/260）のに対し、本実施
例の手法を用いると、43秒という非常に短い処理時間
で、面積は122という小規模の回路が生成された。この
面積122というのは、人手で全てを設計したものと同等
の品質である。
用することで、高速に、効率よく、高品質な回路を自動
合成することができる。これを実証するため、例えば、
本実施例の手法と従来の手法をそれぞれ実験的に４ビッ
トALUの再設計に適用した場合における、それぞれの処
理時間と回路面積を比較してみる。なお、ここでは、制
御入力が全て１の場合のみ回路機能が異なるALUを新た
に設計するものとする。すると、従来の手法を用いた場
合は、1128秒の処理時間によって、面積は169の回路が
生成された（使用計算機、SUN4/260）のに対し、本実施
例の手法を用いると、43秒という非常に短い処理時間
で、面積は122という小規模の回路が生成された。この
面積122というのは、人手で全てを設計したものと同等
の品質である。
このように本実施例では、既設計回路の中間論理を再
利用することで、処理時間を約25分の１に短縮でき、ま
た、合成結果も面積で28％程度向上させることが可能と
なる。
利用することで、処理時間を約25分の１に短縮でき、ま
た、合成結果も面積で28％程度向上させることが可能と
なる。
本発明によれば、既設計回路と仕様が一部しか異なら
ない設計を行う場合に、既設計回路を有効利用すること
で、高速かつ効率よく、高品質な回路を自動合成するこ
とができる。
ない設計を行う場合に、既設計回路を有効利用すること
で、高速かつ効率よく、高品質な回路を自動合成するこ
とができる。
第１図は本発明の原理図、 第２図は本発明における処理の流れを示すフローチャー
ト、 第３図は本発明が使用される環境を示す図、 第４図は多段回路簡単化アルゴリズムの１つであるトラ
ンスダクション法を説明するための図、 第５図は一般的なマクロモジュールの構造を示すブロッ
ク図である。 １……既設計回路、 ２……仕様が異なる部分に対応する新たな回路、 ３……マルチプレクサ、 ４……初期回路。
ト、 第３図は本発明が使用される環境を示す図、 第４図は多段回路簡単化アルゴリズムの１つであるトラ
ンスダクション法を説明するための図、 第５図は一般的なマクロモジュールの構造を示すブロッ
ク図である。 １……既設計回路、 ２……仕様が異なる部分に対応する新たな回路、 ３……マルチプレクサ、 ４……初期回路。
Claims (1)
- 【請求項１】既設計の回路（１）に対し、該回路（１）
と仕様の一部のみが異なる新たな回路を設計する再設計
方式において、仕様が異なる部分のみの回路（２）と前
記既設計の回路（１）とをマルチプレクサ（３）で接続
した回路を初期回路（４）とし、該初期回路（４）を前
記既設計回路（１）の中間論理を利用した論理簡単化プ
ログラムで簡単化することで最終的な回路を得ることを
特徴とする組み合わせ回路の再設計方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217102A JP2874031B2 (ja) | 1990-08-20 | 1990-08-20 | 組み合わせ回路の再設計方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217102A JP2874031B2 (ja) | 1990-08-20 | 1990-08-20 | 組み合わせ回路の再設計方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04100176A JPH04100176A (ja) | 1992-04-02 |
| JP2874031B2 true JP2874031B2 (ja) | 1999-03-24 |
Family
ID=16698882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217102A Expired - Lifetime JP2874031B2 (ja) | 1990-08-20 | 1990-08-20 | 組み合わせ回路の再設計方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874031B2 (ja) |
-
1990
- 1990-08-20 JP JP2217102A patent/JP2874031B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04100176A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Walker et al. | Behavioral transformation for algorithmic level IC design | |
| JP2001357090A (ja) | 論理合成方法及び論理合成装置 | |
| JPH03116281A (ja) | 論理合成装置 | |
| JP2874031B2 (ja) | 組み合わせ回路の再設計方式 | |
| JPH0430068B2 (ja) | ||
| JPH10134183A (ja) | 画像処理装置 | |
| JP2877023B2 (ja) | 論理回路分割方法 | |
| US20100017773A1 (en) | Method for Minimizing Impact of Design Changes For Integrated Circuit Designs | |
| US7082589B2 (en) | Method of generating a schematic driven layout for a hierarchical integrated circuit design | |
| JP2002222228A (ja) | 高位合成システム及び高位合成方法 | |
| JPH0620003A (ja) | 論理合成方法 | |
| JP3071882B2 (ja) | 論理回路合成装置 | |
| JP3106374B2 (ja) | 論理回路最適化装置 | |
| JPH04153780A (ja) | 論理回路の合成方法 | |
| JPH05314207A (ja) | 論理回路合成装置 | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JP2943317B2 (ja) | 論理合成方法 | |
| JP2835082B2 (ja) | 論理回路合成装置 | |
| JP2925160B2 (ja) | 論理合成方式 | |
| JPH04213167A (ja) | 回路設計方式 | |
| JPH0410167A (ja) | 論理回路の設計装置 | |
| JPH04195594A (ja) | ハードウェアモジュールの設計方法 | |
| JPH10326297A (ja) | 高位合成装置及びその記録媒体 | |
| JPH0883290A (ja) | 論理回路の展開方法 | |
| JP2004512577A (ja) | シーケンシャル・エレメントの統括的推論のための方法およびシステム |