JP3230987B2 - 電力変換器の制御装置 - Google Patents
電力変換器の制御装置Info
- Publication number
- JP3230987B2 JP3230987B2 JP11221696A JP11221696A JP3230987B2 JP 3230987 B2 JP3230987 B2 JP 3230987B2 JP 11221696 A JP11221696 A JP 11221696A JP 11221696 A JP11221696 A JP 11221696A JP 3230987 B2 JP3230987 B2 JP 3230987B2
- Authority
- JP
- Japan
- Prior art keywords
- power converter
- voltage
- control device
- coordinate system
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流電力を交流電
力に変換する電力変換器の制御装置に関する。
力に変換する電力変換器の制御装置に関する。
【０００２】
【従来の技術】従来の電力変換装置の制御装置の一例を
図面を参照して説明する。図10は制御対象となる電力変
換装置の主回路構成で、スイッチング素子10Ｕ，10Ｘ，
10Ｖ，10Ｙ，10Ｗ，10Ｚと、スイッチング素子10Ｕ，10
Ｘ，10Ｖ，10Ｙ，10Ｗ，10Ｚにそれぞれ逆並列に接続さ
れたダイオード11Ｕ，11Ｘ，11Ｖ，11Ｙ，11Ｗ，11Ｚと
からなり、電力変換装置のＵ，Ｖ，Ｗ相の出力電流を検
出する電流検出器12Ｕ，12Ｖ，12Ｗとが設けられてい
る。
図面を参照して説明する。図10は制御対象となる電力変
換装置の主回路構成で、スイッチング素子10Ｕ，10Ｘ，
10Ｖ，10Ｙ，10Ｗ，10Ｚと、スイッチング素子10Ｕ，10
Ｘ，10Ｖ，10Ｙ，10Ｗ，10Ｚにそれぞれ逆並列に接続さ
れたダイオード11Ｕ，11Ｘ，11Ｖ，11Ｙ，11Ｗ，11Ｚと
からなり、電力変換装置のＵ，Ｖ，Ｗ相の出力電流を検
出する電流検出器12Ｕ，12Ｖ，12Ｗとが設けられてい
る。
【０００３】直流側の電源ＶdcはＶdc／２づつに分け、
その中点の電位を零電位とする。図11は従来の制御装置
のブロック図である。図11の制御装置は、電流検出器12
Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉv ，
Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２相変
換回路20と、周波数ｆ1 で回転する位相信号θ1 を発生
させる位相信号発生回路21と、この位相信号発生回路21
からの位相信号θ1 を基に上記３相−２相変換回路20か
らの二相交流信号Ｉa ，Ｉb を回転座標系の電流信号Ｉ
d ，Ｉq に変換する静止座標系−回転座標系変換回路22
と、この静止座標系−回転座標系変換回路22からの電流
信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基に電
圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路23
と、この電流制御回路23からの電圧指令信号Ｖd *，Ｖq
* を振幅指令信号Ｖr * と位相角θ3 に変換する回転
座標系−極座標系変換回路24と、この回転座標系−極座
標系変換回路24からの振幅指令信号Ｖr * と位相角θ3
を基に電圧指令信号Ｖu * ，Ｖv * ，Ｖw * を演算する
極座標系−静止座標系変換回路25と、一定周波数の三角
波ＶTRを発生させる三角波発生回路26と、上記極座標系
−静止座標系変換回路25からの電圧指令信号Ｖu * ，Ｖ
v * ，Ｖw * と三角波発生回路26からの三角波ＶTRとを
比較しインバータ出力電圧Ｅu，Ｅv ，ＥW を決定する
比較回路27と、この比較回路27からのインバータ出力電
圧Ｅu ，Ｅv ，Ｅw を基に電力変換装置のスイッチング
素子のゲート信号Ｇu ，Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz
を発生させるゲートパルス発生回路28とからなり、電力
変換装置が直流電力を交流電力に変換を行なうようにゲ
ート信号を発生させる。
その中点の電位を零電位とする。図11は従来の制御装置
のブロック図である。図11の制御装置は、電流検出器12
Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉv ，
Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２相変
換回路20と、周波数ｆ1 で回転する位相信号θ1 を発生
させる位相信号発生回路21と、この位相信号発生回路21
からの位相信号θ1 を基に上記３相−２相変換回路20か
らの二相交流信号Ｉa ，Ｉb を回転座標系の電流信号Ｉ
d ，Ｉq に変換する静止座標系−回転座標系変換回路22
と、この静止座標系−回転座標系変換回路22からの電流
信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基に電
圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路23
と、この電流制御回路23からの電圧指令信号Ｖd *，Ｖq
* を振幅指令信号Ｖr * と位相角θ3 に変換する回転
座標系−極座標系変換回路24と、この回転座標系−極座
標系変換回路24からの振幅指令信号Ｖr * と位相角θ3
を基に電圧指令信号Ｖu * ，Ｖv * ，Ｖw * を演算する
極座標系−静止座標系変換回路25と、一定周波数の三角
波ＶTRを発生させる三角波発生回路26と、上記極座標系
−静止座標系変換回路25からの電圧指令信号Ｖu * ，Ｖ
v * ，Ｖw * と三角波発生回路26からの三角波ＶTRとを
比較しインバータ出力電圧Ｅu，Ｅv ，ＥW を決定する
比較回路27と、この比較回路27からのインバータ出力電
圧Ｅu ，Ｅv ，Ｅw を基に電力変換装置のスイッチング
素子のゲート信号Ｇu ，Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz
を発生させるゲートパルス発生回路28とからなり、電力
変換装置が直流電力を交流電力に変換を行なうようにゲ
ート信号を発生させる。
【０００４】次に図11に示す制御装置の各構成について
詳細に説明する。三相−二相変換回路20は、電流検出器
12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を以下の演算により、直交ａｂ座標の二相交流
信号Ｉa ，Ｉb に変換する。但し、ａ軸はＵ相方向とし
ｂ軸はａ軸より90°遅れた軸とする。
詳細に説明する。三相−二相変換回路20は、電流検出器
12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を以下の演算により、直交ａｂ座標の二相交流
信号Ｉa ，Ｉb に変換する。但し、ａ軸はＵ相方向とし
ｂ軸はａ軸より90°遅れた軸とする。
【０００５】
【数１】 位相信号発生回路21は、以下の演算により周波数ｆ1 で
回転する位相信号θ1を求める。
回転する位相信号θ1を求める。
【０００６】
【数２】 静止座標系−回転座標系変換回路22は、３相−２相変換
回路20からの二相交流信号Ｉa ，Ｉb を位相信号発生回
路21からの位相信号θ1 を基に以下の演算を行ない回転
座標系の電流信号Ｉd ，Ｉq に変換する。
回路20からの二相交流信号Ｉa ，Ｉb を位相信号発生回
路21からの位相信号θ1 を基に以下の演算を行ない回転
座標系の電流信号Ｉd ，Ｉq に変換する。
【０００７】
【数３】 電流制御回路23は、静止座標系−回転座標系変換回路22
からの電流信号Ｉd ，Ｉq と、電流指令値Ｉd * ，Ｉq
* とを基に以下の演算を行ない電圧指令信号Ｖd * ，Ｖ
q * を求める。
からの電流信号Ｉd ，Ｉq と、電流指令値Ｉd * ，Ｉq
* とを基に以下の演算を行ない電圧指令信号Ｖd * ，Ｖ
q * を求める。
【０００８】
【数４】 回転座標系−極座標系変換回路24は、電流制御回路23か
らの電圧指令信号Ｖd * ，Ｖq * を基に以下の演算を行
ない極座標系の振幅指令信号Ｖr * と位相角θ3 に変換
する。
らの電圧指令信号Ｖd * ，Ｖq * を基に以下の演算を行
ない極座標系の振幅指令信号Ｖr * と位相角θ3 に変換
する。
【０００９】
【数５】 極座標系−静止座標系変換回路25は、回転座標系−極座
標系変換回路24からの振幅指令信号Ｖr * と位相角θ3
とを基に以下の演算を行ない電圧指令信号Ｖu * ，Ｖv *
，Ｖw * を求める。
標系変換回路24からの振幅指令信号Ｖr * と位相角θ3
とを基に以下の演算を行ない電圧指令信号Ｖu * ，Ｖv *
，Ｖw * を求める。
【００１０】
【数６】 三角波発生回路26は以下の演算により周期がＴ1 の三角
波ＶTRを発生させる。
波ＶTRを発生させる。
【００１１】
【数７】 但し〔Ｘ〕はＸを越えない最大の整数
【００１２】比較回路27は極座標系−静止座標系変換回
路25からの電圧指令信号Ｖu * ，Ｖv * ，Ｖw * と三角
波発生回路26からの三角波ＶTRとを比較してインバータ
出力電圧Ｅu ，Ｅv ，Ｅw を求める。
路25からの電圧指令信号Ｖu * ，Ｖv * ，Ｖw * と三角
波発生回路26からの三角波ＶTRとを比較してインバータ
出力電圧Ｅu ，Ｅv ，Ｅw を求める。
【００１３】例えばＵ相については図12に示すようにＶ
u * ≦ＶTRのときにはＥu ＝＋Ｖdc／２となり、Ｖu *
＜ＶTRのときにはＥu ＝Ｖdc／２となる。同様にして、
Ｖ相、Ｗ相についても求められる。
u * ≦ＶTRのときにはＥu ＝＋Ｖdc／２となり、Ｖu *
＜ＶTRのときにはＥu ＝Ｖdc／２となる。同様にして、
Ｖ相、Ｗ相についても求められる。
【００１４】ゲートパルス発生回路28は、比較回路27か
らのインバータ出力電圧Ｅu ，Ｅv，Ｅw を基にスイッ
チング素子のゲート信号Ｇu ，Ｇx ，Ｇv ，ＧY ，Ｇ
w ，Ｇz を発生させる。
らのインバータ出力電圧Ｅu ，Ｅv，Ｅw を基にスイッ
チング素子のゲート信号Ｇu ，Ｇx ，Ｇv ，ＧY ，Ｇ
w ，Ｇz を発生させる。
【００１５】例えばＵ相については、インバータ出力電
圧が＋Ｖdc／２のときはＧu をＯＮ，ＧｘをＯＦＦと
し、インバータ電圧が−Ｖdc／２のときはＧu をＯＦ
Ｆ，ＧxをＯＮとする。Ｖ相、Ｗ相についても同様であ
る。以上の様にして従来は電力変換器の制御が行なわれ
ていた。
圧が＋Ｖdc／２のときはＧu をＯＮ，ＧｘをＯＦＦと
し、インバータ電圧が−Ｖdc／２のときはＧu をＯＦ
Ｆ，ＧxをＯＮとする。Ｖ相、Ｗ相についても同様であ
る。以上の様にして従来は電力変換器の制御が行なわれ
ていた。
【００１６】
【発明が解決しようとする課題】従来スイッチング素子
にＧＴＯを用いるような場合には、ＧＴＯの特性から、
ＧＴＯを一旦オンさせると一定時間オン状態を維持しな
ければならないという制約がある。つまり、必要最小限
のオン期間（オンパルス幅）を保つ必要があり、それよ
り狭いパルスを出力することはできない。
にＧＴＯを用いるような場合には、ＧＴＯの特性から、
ＧＴＯを一旦オンさせると一定時間オン状態を維持しな
ければならないという制約がある。つまり、必要最小限
のオン期間（オンパルス幅）を保つ必要があり、それよ
り狭いパルスを出力することはできない。
【００１７】例えば、図12において、電圧指令信号が大
きく三角波の上下の頂点に接近したときには、オンパル
ス幅が最小オンパルス幅より小さくなってしまうので、
変調度を制限しなければならず、電力用大容量ＧＴＯの
場合には、最小オンパルス幅が約200 μｓに達すること
もあり、これに抵触しないようにするためには、三角波
の周波数を500 Ｈｚとした場合、変調度は約0.8 が上限
となる。
きく三角波の上下の頂点に接近したときには、オンパル
ス幅が最小オンパルス幅より小さくなってしまうので、
変調度を制限しなければならず、電力用大容量ＧＴＯの
場合には、最小オンパルス幅が約200 μｓに達すること
もあり、これに抵触しないようにするためには、三角波
の周波数を500 Ｈｚとした場合、変調度は約0.8 が上限
となる。
【００１８】変調度の上限が約0.8 とすると、電力変換
装置の出力線間電圧のピーク値は（３1/2 ／２）×ｒ×
Ｖdcとなる（但し、ｒ：変調度、Ｖdc：直流電圧）。つ
まり、出力線間電圧のピーク値は直流電圧の約0.69倍が
上限となる。換言すれば必要な出力線間電圧のピーク値
を得るためには、そのピーク値の約1.45倍の高い直流電
圧が必要となる。
装置の出力線間電圧のピーク値は（３1/2 ／２）×ｒ×
Ｖdcとなる（但し、ｒ：変調度、Ｖdc：直流電圧）。つ
まり、出力線間電圧のピーク値は直流電圧の約0.69倍が
上限となる。換言すれば必要な出力線間電圧のピーク値
を得るためには、そのピーク値の約1.45倍の高い直流電
圧が必要となる。
【００１９】高い直流電圧に対応するために、スイッチ
ング素子の耐圧には限度があるため、スイッチング素子
を複数個直列に接続する必要があり、スイッチング素子
の使用数はそのまま価格に反映されるため電力変換装置
が高価になるという問題がある。よって、本発明では、
効率良く線間電圧を得ることができる電力変換装置の制
御装置を提供することを目的とする。
ング素子の耐圧には限度があるため、スイッチング素子
を複数個直列に接続する必要があり、スイッチング素子
の使用数はそのまま価格に反映されるため電力変換装置
が高価になるという問題がある。よって、本発明では、
効率良く線間電圧を得ることができる電力変換装置の制
御装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明の請求項１記載の
電力変換器の制御装置では、電圧指令値とフィードバッ
クした電力変換器の出力相電圧との差分の積分値が所定
値を越えると電力変換器の出力相電圧を切り換えること
により、相電圧指令値が大きくても最小オンパルス幅の
制約を受けにくくなる。
電力変換器の制御装置では、電圧指令値とフィードバッ
クした電力変換器の出力相電圧との差分の積分値が所定
値を越えると電力変換器の出力相電圧を切り換えること
により、相電圧指令値が大きくても最小オンパルス幅の
制約を受けにくくなる。
【００２１】本発明の請求項２記載の電力変換器の制御
装置では、相電圧指令値にバイアス電圧を加算し補正す
ることにより、電力変換器の出力電圧を約15％向上させ
ることができる。
装置では、相電圧指令値にバイアス電圧を加算し補正す
ることにより、電力変換器の出力電圧を約15％向上させ
ることができる。
【００２２】本発明の請求項３記載の電力変換器の制御
装置では、バイアス補正された電圧指令値とフィードバ
ックした電力変換器の出力相電圧との差分の積分値が所
定値を越えると電力変換器の出力相電圧を切り換えるこ
とにより、電力変換器の出力電圧を約15％向上させるこ
とができ、かつ、相電圧指令値が大きくても最小オンパ
ルス幅の制約を受けにくくなる。
装置では、バイアス補正された電圧指令値とフィードバ
ックした電力変換器の出力相電圧との差分の積分値が所
定値を越えると電力変換器の出力相電圧を切り換えるこ
とにより、電力変換器の出力電圧を約15％向上させるこ
とができ、かつ、相電圧指令値が大きくても最小オンパ
ルス幅の制約を受けにくくなる。
【００２３】本発明の請求項４記載の電力変換器の制御
装置では、請求項１乃至請求項３のいずれかに記載の電
力変換器の制御装置を巻線型誘導発電機の二次巻線を励
磁するインバータに適用することにより、同様の効果を
得ることができる。
装置では、請求項１乃至請求項３のいずれかに記載の電
力変換器の制御装置を巻線型誘導発電機の二次巻線を励
磁するインバータに適用することにより、同様の効果を
得ることができる。
【００２４】本発明の請求項５記載の電力変換器の制御
装置では、スイッチング素子の最小オンパルス幅を確保
するまで積分を続け、最小オンパルス幅が確保される
と、電力変換器の出力電圧を切り換えることにより、イ
ンバータの変調度をほぼ1.0 にすることができる。
装置では、スイッチング素子の最小オンパルス幅を確保
するまで積分を続け、最小オンパルス幅が確保される
と、電力変換器の出力電圧を切り換えることにより、イ
ンバータの変調度をほぼ1.0 にすることができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態の制御装置のブロック図である。第１の実施の形
態の制御装置の制御対象は従来と同じ図10の電力変換装
置で、図11に示した従来の制御回路と異なる点は、三角
波比較を行なっていた三角波発生回路26と比較回路27と
に代わり、誤差積分追従型ＰＷＭ回路30を用いた点であ
る。
て図面を参照して説明する。図１は本発明の第１の実施
の形態の制御装置のブロック図である。第１の実施の形
態の制御装置の制御対象は従来と同じ図10の電力変換装
置で、図11に示した従来の制御回路と異なる点は、三角
波比較を行なっていた三角波発生回路26と比較回路27と
に代わり、誤差積分追従型ＰＷＭ回路30を用いた点であ
る。
【００２６】第１の実施の形態の制御回路は、電流検出
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの振幅指令信号Ｖr * と位相角θ
3 を基に電圧指令信号Ｖu * ，Ｖv * ，Ｖw * を演算す
る極座標系−静止座標系変換回路25と、この極座標系−
静止座標系変換回路25からの電圧指令信号Ｖu * ，Ｖv
* ，Ｖw * とフィードバックしたインバータ出力電圧Ｅ
u ´，Ｅv ´，ＥW ´との差分を積分した値を基にイン
バータ出力電圧Ｅu，Ｅv ，Ｅw を求める誤差積分追従
型ＰＷＭ制御回路30と、この誤差積分追従型ＰＷＭ制御
回路30からのインバータ出力電圧Ｅu ，Ｅv ，Ｅw を基
に電力変換装置のスイッチング素子のゲート信号Ｇu ，
Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz を発生させるゲートパル
ス発生回路28とからなる。ここでは、従来と同一のもに
については同一符号を付し説明を省略する。
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの振幅指令信号Ｖr * と位相角θ
3 を基に電圧指令信号Ｖu * ，Ｖv * ，Ｖw * を演算す
る極座標系−静止座標系変換回路25と、この極座標系−
静止座標系変換回路25からの電圧指令信号Ｖu * ，Ｖv
* ，Ｖw * とフィードバックしたインバータ出力電圧Ｅ
u ´，Ｅv ´，ＥW ´との差分を積分した値を基にイン
バータ出力電圧Ｅu，Ｅv ，Ｅw を求める誤差積分追従
型ＰＷＭ制御回路30と、この誤差積分追従型ＰＷＭ制御
回路30からのインバータ出力電圧Ｅu ，Ｅv ，Ｅw を基
に電力変換装置のスイッチング素子のゲート信号Ｇu ，
Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz を発生させるゲートパル
ス発生回路28とからなる。ここでは、従来と同一のもに
については同一符号を付し説明を省略する。
【００２７】以下、誤差積分追従型ＰＷＭ制御回路30に
ついて説明する。図２は誤差積分追従型ＰＷＭ制御回路
30のブロック図である。ここではＵ相についてのみ記載
するが、Ｖ相、Ｗ相についても同様である。
ついて説明する。図２は誤差積分追従型ＰＷＭ制御回路
30のブロック図である。ここではＵ相についてのみ記載
するが、Ｖ相、Ｗ相についても同様である。
【００２８】誤差積分追従型ＰＷＭ制御回路30は、極座
標系−静止座標系、変換回路25からの電圧指令信号とフ
ィードバックしたインバータ出力電圧との差分を積分す
る積分回路31と、積分回路31からの出力と正の所定値と
の比較を行う比較器32と、積分回路31からの出力と負の
所定値との比較を行う比較器33と、比較器32の出力と比
較器33の出力との和を基にインバータ出力電圧を求める
出力電圧設定回路34とからなる。
標系−静止座標系、変換回路25からの電圧指令信号とフ
ィードバックしたインバータ出力電圧との差分を積分す
る積分回路31と、積分回路31からの出力と正の所定値と
の比較を行う比較器32と、積分回路31からの出力と負の
所定値との比較を行う比較器33と、比較器32の出力と比
較器33の出力との和を基にインバータ出力電圧を求める
出力電圧設定回路34とからなる。
【００２９】積分回路31は、極座標系−静止座標系変換
回路25からの電圧指令信号Ｖu * とフィードバックした
インバータ出力電圧Ｅu 'との差分を積分して積分量Ｓu
を求める。
回路25からの電圧指令信号Ｖu * とフィードバックした
インバータ出力電圧Ｅu 'との差分を積分して積分量Ｓu
を求める。
【００３０】
【数８】 比較器32は、積分回路31からの積分量Ｓu と正の所定値
Ａとを比較し、Ｓu ≧Ａならば＋１を出力し、Ｓu ＜Ａ
ならば０を出力する。
Ａとを比較し、Ｓu ≧Ａならば＋１を出力し、Ｓu ＜Ａ
ならば０を出力する。
【００３１】比較器33は、積分回路31からの積分量Ｓu
と負の所定値−Ａとを比較し、Ｓu≦−Ａならば−１を
出力し、Ｓu ＞−Ａならば０を出力する。出力電圧設定
回路34は、比較器32の出力と比較器33の出力との和Ｎu
を基にインバータ出力電圧Ｅu を以下のように決定す
る。
と負の所定値−Ａとを比較し、Ｓu≦−Ａならば−１を
出力し、Ｓu ＞−Ａならば０を出力する。出力電圧設定
回路34は、比較器32の出力と比較器33の出力との和Ｎu
を基にインバータ出力電圧Ｅu を以下のように決定す
る。
【００３２】Ｎu ＝＋１のとき、Ｅu ＝＋Ｖdc／２ Ｎu ＝０のとき、Ｅu は前回出力した値を出力 Ｎu ＝−１のとき、Ｅu ＝−Ｖdc／２ 次に図３を参照して、誤差積分追従型ＰＷＭ回路の動作
について説明する。
について説明する。
【００３３】電圧指令信号Ｖu * とフィードバックされ
たインバータ出力電圧Ｅu ´との差分の積分値Ｓu は時
刻０から時刻Ｔ1 までの間は負の許容値−Ａから正の許
容値Ａまで増加している。このとき、比較器32の出力と
比較器33の出力との和Ｎu は０であるので、時刻０から
時刻Ｔ1 までの間のインバータ出力電圧Ｅu は、時刻０
でのインバータ出力電圧と同じ−Ｖdc／２を出力する。
たインバータ出力電圧Ｅu ´との差分の積分値Ｓu は時
刻０から時刻Ｔ1 までの間は負の許容値−Ａから正の許
容値Ａまで増加している。このとき、比較器32の出力と
比較器33の出力との和Ｎu は０であるので、時刻０から
時刻Ｔ1 までの間のインバータ出力電圧Ｅu は、時刻０
でのインバータ出力電圧と同じ−Ｖdc／２を出力する。
【００３４】時刻Ｔ1 になると、差分の積分値Ｓu は正
の許容値Ａに達する。このとき、比較器32の出力と比較
器33の出力との和Ｎu は＋１であるので、時刻Ｔ1 のイ
ンバータ出力電圧Ｅu は＋Ｖdc／２を出力する。
の許容値Ａに達する。このとき、比較器32の出力と比較
器33の出力との和Ｎu は＋１であるので、時刻Ｔ1 のイ
ンバータ出力電圧Ｅu は＋Ｖdc／２を出力する。
【００３５】時刻Ｔ1 から時刻Ｔ2 までの間では、差分
の積分値Ｓu は、正の許容値Ａから負の許容値−Ａまで
減少している。このとき、比較器32の出力と比較器33の
出力との和Ｎu は０であるので、時刻Ｔ1 から時刻Ｔ2
までの間のインバータ出力電圧Ｅu は、時刻Ｔ1 でのイ
ンバータ出力電圧と同じ＋Ｖdc／２を出力する。
の積分値Ｓu は、正の許容値Ａから負の許容値−Ａまで
減少している。このとき、比較器32の出力と比較器33の
出力との和Ｎu は０であるので、時刻Ｔ1 から時刻Ｔ2
までの間のインバータ出力電圧Ｅu は、時刻Ｔ1 でのイ
ンバータ出力電圧と同じ＋Ｖdc／２を出力する。
【００３６】時刻Ｔ2 になると、差分の積分値Ｓu は負
の許容値−Ａに達する。このとき、比較器32の出力と比
較器33の出力との和Ｎu は−１であるので、時刻Ｔ2 の
インバータ出力電圧Ｅu は−Ｖdc／２を出力する。
の許容値−Ａに達する。このとき、比較器32の出力と比
較器33の出力との和Ｎu は−１であるので、時刻Ｔ2 の
インバータ出力電圧Ｅu は−Ｖdc／２を出力する。
【００３７】以上の様な動作を繰り返し誤差積分値追従
型ＰＷＭ回路30はインバータ出力電圧を出力する。次に
この様な動作によって得られるインバータ出力電圧の平
均値Ｅuaveが電圧指令信号の平均値Ｖu * ave に一致す
ることを確認する。まず、差分の積分値Ｓu が正の許容
値Ａに達するまでの時刻Ｔ1 は以下のようになる。
型ＰＷＭ回路30はインバータ出力電圧を出力する。次に
この様な動作によって得られるインバータ出力電圧の平
均値Ｅuaveが電圧指令信号の平均値Ｖu * ave に一致す
ることを確認する。まず、差分の積分値Ｓu が正の許容
値Ａに達するまでの時刻Ｔ1 は以下のようになる。
【００３８】
【数９】
【００３９】電圧指令値の平均値をＶu * ave とすると 同様にして差分の積分値Ｓu が負の許容値−Ａに達する
までの時刻Ｔ2 は以下のようになる。
までの時刻Ｔ2 は以下のようになる。
【００４０】
【数10】 そして、インバータ出力電圧の平均値Ｅuaveは以下のよ
うになる
うになる
【００４１】
【数11】 このように、誤差積分追従型ＰＷＭ回路では、電圧指令
信号とフィードバックしたインバータ出力電圧との差分
の積分値に基づきインバータ出力電圧を求めているた
め、電圧指令信号が大きいとインバータ出力電圧が＋Ｖ
dc／２のときには電圧指令信号との差が小さくなるた
め、積分値が負の許容値に達するまでの時間が長くな
り、スイッチング周波数が下がる。
信号とフィードバックしたインバータ出力電圧との差分
の積分値に基づきインバータ出力電圧を求めているた
め、電圧指令信号が大きいとインバータ出力電圧が＋Ｖ
dc／２のときには電圧指令信号との差が小さくなるた
め、積分値が負の許容値に達するまでの時間が長くな
り、スイッチング周波数が下がる。
【００４２】このため、従来の三角波比較ＰＷＭ制御に
比べて、電圧指令信号が大きくても最小パルス幅の制約
を受けにくくなる。しかし、電圧指令信号が非常に大き
いと最小オンパルス幅ｔLMT よりも狭いパルス幅ｔ1 を
出力することがある。このような場合には、指示通りの
狭いパルス幅ｔ1 は出力せず、最小オンパルス幅ｔLMT
に固定したパルスを出力することが考えられるが、そう
すると等価的に電圧指令信号をゆがませてしまうことに
なり、その結果、出力電圧波形が歪んでしまう。
比べて、電圧指令信号が大きくても最小パルス幅の制約
を受けにくくなる。しかし、電圧指令信号が非常に大き
いと最小オンパルス幅ｔLMT よりも狭いパルス幅ｔ1 を
出力することがある。このような場合には、指示通りの
狭いパルス幅ｔ1 は出力せず、最小オンパルス幅ｔLMT
に固定したパルスを出力することが考えられるが、そう
すると等価的に電圧指令信号をゆがませてしまうことに
なり、その結果、出力電圧波形が歪んでしまう。
【００４３】よって、このような場合には、ｔLMT −ｔ
1 の期間は、許容値を越えて差分の積分を継続し、ｔ
LMT になるとインバータ出力電圧を変更するようにす
る。この動作を図４を参照して説明する。
1 の期間は、許容値を越えて差分の積分を継続し、ｔ
LMT になるとインバータ出力電圧を変更するようにす
る。この動作を図４を参照して説明する。
【００４４】電圧指令信号Ｖu * とフィードバックされ
たインバータ出力電圧Ｅu ´との差分の積分値Ｓu は、
時刻ｔ1 になると正の許容値Ａに達する。しかし、最小
オンパルス幅ｔLMT が確保されていないので、インバー
タ出力電圧を変更せずに積分を継続させる。
たインバータ出力電圧Ｅu ´との差分の積分値Ｓu は、
時刻ｔ1 になると正の許容値Ａに達する。しかし、最小
オンパルス幅ｔLMT が確保されていないので、インバー
タ出力電圧を変更せずに積分を継続させる。
【００４５】そして、時刻ｔLMT になると、最小オンパ
ルス幅ｔLMT が確保されたので、インバータ出力電圧Ｅ
u は＋Ｖdc／２を出力する。次に差分の積分値Ｓu が負
の許容値−Ａに達するまではインバータ出力電圧Ｅu は
＋Ｖdc／２を出力する。
ルス幅ｔLMT が確保されたので、インバータ出力電圧Ｅ
u は＋Ｖdc／２を出力する。次に差分の積分値Ｓu が負
の許容値−Ａに達するまではインバータ出力電圧Ｅu は
＋Ｖdc／２を出力する。
【００４６】このようにして最小オンパルス幅ｔLMT を
確保するまでは許容値を越えてもインバータ出力電圧を
切換えず、積分を継続させ、最小オンパルス幅を確保し
た時点でインバータ出力電圧を切換えることによって、
最小オンパルス幅を確保でき、かつ、許容値を越えた分
だけ次の許容値に達するまでの時間が長くなるため、パ
ルス幅をｔLMT にしても波形が歪むことがない。
確保するまでは許容値を越えてもインバータ出力電圧を
切換えず、積分を継続させ、最小オンパルス幅を確保し
た時点でインバータ出力電圧を切換えることによって、
最小オンパルス幅を確保でき、かつ、許容値を越えた分
だけ次の許容値に達するまでの時間が長くなるため、パ
ルス幅をｔLMT にしても波形が歪むことがない。
【００４７】以上述べたように本発明の第１の実施の形
態の制御装置では、ＧＴＯの最小オンパルス幅の制約を
回避することができ、インバータの変調度を従来の0.8
からほぼ1.0 に高めることができる。
態の制御装置では、ＧＴＯの最小オンパルス幅の制約を
回避することができ、インバータの変調度を従来の0.8
からほぼ1.0 に高めることができる。
【００４８】よって、同じ直流電圧に対して得られるイ
ンバータの出力電圧は従来よりも25％向上する。すなわ
ち同じインバータの出力電圧を得るためには、直流母線
の直流電圧を下げることができるため、インバータのス
イッチング素子の数を減らすことができる。
ンバータの出力電圧は従来よりも25％向上する。すなわ
ち同じインバータの出力電圧を得るためには、直流母線
の直流電圧を下げることができるため、インバータのス
イッチング素子の数を減らすことができる。
【００４９】また、電圧指令が大きいときには変調周波
数が下がり、スイッチング回数を減らすことができるた
め、スイッチングに伴なう電力損失と発熱を低減するこ
とができる。
数が下がり、スイッチング回数を減らすことができるた
め、スイッチングに伴なう電力損失と発熱を低減するこ
とができる。
【００５０】次に第２の実施の形態について説明する。
図５は本発明の第２の実施例の形態の制御装置のブロッ
ク図である。第２の実施の形態の制御装置の制御対象は
従来と同じ図10の電力変換装置で、図11に示した従来の
制御装置と異なる点は極座標系−静止座標系変換回路25
に代わり、バイアス演算回路40と極座標系−静止座標系
変換回路41とを用いた点で、線間電圧が正弦波である状
態を保ちながら、元々の指令の線間電圧の２／√３にな
るように相電圧指令値を変換することで従来より高い出
力電圧を得ることを目的としている。
図５は本発明の第２の実施例の形態の制御装置のブロッ
ク図である。第２の実施の形態の制御装置の制御対象は
従来と同じ図10の電力変換装置で、図11に示した従来の
制御装置と異なる点は極座標系−静止座標系変換回路25
に代わり、バイアス演算回路40と極座標系−静止座標系
変換回路41とを用いた点で、線間電圧が正弦波である状
態を保ちながら、元々の指令の線間電圧の２／√３にな
るように相電圧指令値を変換することで従来より高い出
力電圧を得ることを目的としている。
【００５１】第２の実施の形態の制御回路は、電流検出
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの位相角θ3 を基にバイアス成分
Ｖbiasを求めるバイアス演算回路40と、上記回転座標系
−極座標系変換回路24からの振幅指令信号Ｖr * と位相
角θ3 と上記バイアス演算回路40からのバイアス成分Ｖ
biasとを基に電圧指令信号Ｖu2 * ，Ｖv2 * ，Ｖw2 *を演
算する極座標系−静止座標系変換回路41と、一定周波数
の三角波ＶTRを発生させる三角波発生回路26と、上記極
座標系−静止座標系変換回路25からの電圧指令信号Ｖu2
* ，Ｖv2 * ，Ｖw2 * と三角波発生回路26からの三角波Ｖ
TRとを比較しインバータ出力電圧Ｅu ，Ｅv ，ＥW を決
定する比較回路27と、この比較回路27からのインバータ
出力電圧Ｅu ，Ｅv ，Ｅw を基に電力変換装置のスイッ
チング素子のゲート信号Ｇu ，Ｇx ，Ｇv ，Ｇy ，Ｇ
w ，Ｇz を発生させるゲートパルス発生回路28とからな
る。ここでは、従来と同様のものについては同一符号を
付し説明を省略する。
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの位相角θ3 を基にバイアス成分
Ｖbiasを求めるバイアス演算回路40と、上記回転座標系
−極座標系変換回路24からの振幅指令信号Ｖr * と位相
角θ3 と上記バイアス演算回路40からのバイアス成分Ｖ
biasとを基に電圧指令信号Ｖu2 * ，Ｖv2 * ，Ｖw2 *を演
算する極座標系−静止座標系変換回路41と、一定周波数
の三角波ＶTRを発生させる三角波発生回路26と、上記極
座標系−静止座標系変換回路25からの電圧指令信号Ｖu2
* ，Ｖv2 * ，Ｖw2 * と三角波発生回路26からの三角波Ｖ
TRとを比較しインバータ出力電圧Ｅu ，Ｅv ，ＥW を決
定する比較回路27と、この比較回路27からのインバータ
出力電圧Ｅu ，Ｅv ，Ｅw を基に電力変換装置のスイッ
チング素子のゲート信号Ｇu ，Ｇx ，Ｇv ，Ｇy ，Ｇ
w ，Ｇz を発生させるゲートパルス発生回路28とからな
る。ここでは、従来と同様のものについては同一符号を
付し説明を省略する。
【００５２】以下、バイアス演算回路40と、極座標系−
静止座標系変換回路41とについて図６を用いて説明す
る。図６はバイアス演算回路40と極座標系−静止座標系
変換回路41の作用を表す波形図である。バイアス演算回
路40は回転座標系−極座標系変換回路24からの位相角θ
3 を入力とし、以下の演算により、バイアス成分Ｖbias
を求める。
静止座標系変換回路41とについて図６を用いて説明す
る。図６はバイアス演算回路40と極座標系−静止座標系
変換回路41の作用を表す波形図である。バイアス演算回
路40は回転座標系−極座標系変換回路24からの位相角θ
3 を入力とし、以下の演算により、バイアス成分Ｖbias
を求める。
【００５３】
【数12】
【００５４】このようにして60°周期のバイアス成分Ｖ
biasが求まる。極座標系−静止座標系変換回路41は、回
転座標系−極座標系変換回路24からの振幅指令信号Ｖr
* と位相角θ3 とバイアス演算回路40からのバイアス成
分Ｖbiasとを入力とし、以下の演算により、電圧指令信
号Ｖu2 * ，Ｖv2 * ，Ｖw2 * を求める。
biasが求まる。極座標系−静止座標系変換回路41は、回
転座標系−極座標系変換回路24からの振幅指令信号Ｖr
* と位相角θ3 とバイアス演算回路40からのバイアス成
分Ｖbiasとを入力とし、以下の演算により、電圧指令信
号Ｖu2 * ，Ｖv2 * ，Ｖw2 * を求める。
【００５５】
【数13】
【００５６】このようにして求められた電圧指令信号Ｖ
u2 * ，Ｖv2 * ，Ｖw2 * と三角波ＶTRとを比較し、インバ
ータ出力電圧を決定することによって、インバータの出
力線間電圧のピーク値をｒＶdcとすることができる。従
来の方法では、インバータの出力線間電圧のピーク値は
（３1/2 ／２）×ｒＶdcであったので、同じ直流電圧に
対して得られるインバータの出力電圧は従来よりも約15
％向上する。
u2 * ，Ｖv2 * ，Ｖw2 * と三角波ＶTRとを比較し、インバ
ータ出力電圧を決定することによって、インバータの出
力線間電圧のピーク値をｒＶdcとすることができる。従
来の方法では、インバータの出力線間電圧のピーク値は
（３1/2 ／２）×ｒＶdcであったので、同じ直流電圧に
対して得られるインバータの出力電圧は従来よりも約15
％向上する。
【００５７】すなわち、同じインバータの出力電圧を得
るためには、直流母線の直流電圧を下げることができる
ため、インバータのスイッチング素子の数を減らすこと
ができる。
るためには、直流母線の直流電圧を下げることができる
ため、インバータのスイッチング素子の数を減らすこと
ができる。
【００５８】次に第３の実施の形態について説明する。
図７は本発明の第３の実施の形態の制御装置のブロック
図である。第３の実施の形態の制御装置の制御対象は従
来と同じ図10の電力変換装置で、制御装置の構成は、第
１の実施の形態と第２の実施の形態とを組み合わせた構
成となっている。
図７は本発明の第３の実施の形態の制御装置のブロック
図である。第３の実施の形態の制御装置の制御対象は従
来と同じ図10の電力変換装置で、制御装置の構成は、第
１の実施の形態と第２の実施の形態とを組み合わせた構
成となっている。
【００５９】第３の実施の形態の制御回路は、電流検出
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの位相角θ3 を基にバイアス成分
Ｖbiasを求めるバイアス演算回路40と、上記回転座標系
−極座標系変換回路24からの振幅指令信号Ｖr * と位相
角θ3 と上記バイアス演算回路40からのバイアス成分Ｖ
biasとを基に電圧指令信号Ｖu2 * ，Ｖv2 * ，Ｖw2 *を演
算する極座標系−静止座標系変換回路41と、この極座標
系−静止座標系変換回路41からの電圧指令信号Ｖu2 * ，
Ｖv2 * ，Ｖw2 * とフィードバックしたインバータ出力電
圧Ｅu ´，Ｅv ´，ＥW ´との差分を積分した値を基に
インバータ出力電圧Ｅu ，Ｅv ，Ｅw を求める誤差積分
追従型ＰＷＭ制御回路30と、この誤差積分追従型ＰＷＭ
制御回路30からのインバータ出力電圧Ｅu ，Ｅv ，Ｅw
を基に電力変換装置のスイッチング素子のゲート信号Ｇ
u ，Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz を発生させるゲート
パルス発生回路28とからなる。
器12Ｕ，12Ｖ，12Ｗで検出された三相交流信号Ｉu ，Ｉ
v ，Ｉw を二相交流信号Ｉa ，Ｉb に変換する３相−２
相変換回路20と、周波数ｆ1 で回転する位相信号θ1 を
発生させる位相信号発生回路21と、この位相信号発生回
路21からの位相信号θ1 を基に上記３相−２相変換回路
20からの二相交流信号Ｉa ，Ｉb を回転座標系の電流信
号Ｉd ，Ｉq に変換する静止座標系−回転座標系変換回
路22と、この静止座標系−回転座標系変換回路22からの
電流信号Ｉd ，Ｉq と電流指令値Ｉd * ，Ｉq * とを基
に電圧指令信号Ｖd * ，Ｖq * を演算する電流制御回路
23と、この電流制御回路23からの電圧指令信号Ｖd * ，
Ｖq * を振幅指令信号Ｖr * と位相角θ3 に変換する回
転座標系−極座標系変換回路24と、この回転座標系−極
座標系変換回路24からの位相角θ3 を基にバイアス成分
Ｖbiasを求めるバイアス演算回路40と、上記回転座標系
−極座標系変換回路24からの振幅指令信号Ｖr * と位相
角θ3 と上記バイアス演算回路40からのバイアス成分Ｖ
biasとを基に電圧指令信号Ｖu2 * ，Ｖv2 * ，Ｖw2 *を演
算する極座標系−静止座標系変換回路41と、この極座標
系−静止座標系変換回路41からの電圧指令信号Ｖu2 * ，
Ｖv2 * ，Ｖw2 * とフィードバックしたインバータ出力電
圧Ｅu ´，Ｅv ´，ＥW ´との差分を積分した値を基に
インバータ出力電圧Ｅu ，Ｅv ，Ｅw を求める誤差積分
追従型ＰＷＭ制御回路30と、この誤差積分追従型ＰＷＭ
制御回路30からのインバータ出力電圧Ｅu ，Ｅv ，Ｅw
を基に電力変換装置のスイッチング素子のゲート信号Ｇ
u ，Ｇx ，Ｇv ，Ｇy ，Ｇw ，Ｇz を発生させるゲート
パルス発生回路28とからなる。
【００６０】図８はバイアス回路40と極座標系−静止座
標系変換回路41と誤差積分追従型ＰＷＭ制御回路30との
作用を表す波形図である。バイアス演算回路40は、60°
周期のバイアス成分Ｖbiasを求め、極座標系−静止座標
系変換回路41は、振幅指令信号Ｖr * と位相角θ3 とバ
イアス成分Ｖbiasとを基に電圧指令信号Ｖu2 * ，Ｖ
v2 * ，Ｖw2 * を求める。
標系変換回路41と誤差積分追従型ＰＷＭ制御回路30との
作用を表す波形図である。バイアス演算回路40は、60°
周期のバイアス成分Ｖbiasを求め、極座標系−静止座標
系変換回路41は、振幅指令信号Ｖr * と位相角θ3 とバ
イアス成分Ｖbiasとを基に電圧指令信号Ｖu2 * ，Ｖ
v2 * ，Ｖw2 * を求める。
【００６１】誤差積分追従型ＰＷＭ制御回路30は電圧指
令信号とフィードバックされたインバータ出力電圧との
差分を積分して、その積分値に基づいてインバータ出力
電圧を求める。
令信号とフィードバックされたインバータ出力電圧との
差分を積分して、その積分値に基づいてインバータ出力
電圧を求める。
【００６２】このように制御することにより、インバー
タの出力線間電圧のピーク値をｒＶdcとすることがで
き、かつ、ＧＴＯの最小オンパルス幅の制御を回避する
ことができ、インバータの変調度をほぼ1.0 に高めるこ
とができる。
タの出力線間電圧のピーク値をｒＶdcとすることがで
き、かつ、ＧＴＯの最小オンパルス幅の制御を回避する
ことができ、インバータの変調度をほぼ1.0 に高めるこ
とができる。
【００６３】よって、同じ直流電圧に対して得られるイ
ンバータの出力電圧は従来よりも約44％向上する。すな
わち、同じ出力インバータの出力電圧を得るためには、
直流母線の直流電圧を下げることができるため、インバ
ータのスイッチング素子の数を減らすことができる。
ンバータの出力電圧は従来よりも約44％向上する。すな
わち、同じ出力インバータの出力電圧を得るためには、
直流母線の直流電圧を下げることができるため、インバ
ータのスイッチング素子の数を減らすことができる。
【００６４】また、電圧指令が大きいときには変調周波
数が下がり、スイッチング回数を減らすことができるた
め、スイッチングに伴なう電力損失と発熱を低減するこ
とができる。
数が下がり、スイッチング回数を減らすことができるた
め、スイッチングに伴なう電力損失と発熱を低減するこ
とができる。
【００６５】第３の実施の形態では、中性点バイアス補
正を加えた電圧指令信号を基に誤差積分追従型ＰＷＭ制
御を行なっているが、特開昭63-136967 号公報にあるよ
うな二相制御を行なう電圧指令信号を基に誤差積分追従
型ＰＷＭ制御を行なっても同様の効果を得ることができ
る。
正を加えた電圧指令信号を基に誤差積分追従型ＰＷＭ制
御を行なっているが、特開昭63-136967 号公報にあるよ
うな二相制御を行なう電圧指令信号を基に誤差積分追従
型ＰＷＭ制御を行なっても同様の効果を得ることができ
る。
【００６６】以上の実施の形態では、制御対象を三相ブ
リッジインバータとして説明したが、中性点バイアス補
正制御と誤差積分追従型ＰＷＭ制御は、ＮＰＣインバー
タや単相インバータ等のインバータ全般に適用すること
ができる。
リッジインバータとして説明したが、中性点バイアス補
正制御と誤差積分追従型ＰＷＭ制御は、ＮＰＣインバー
タや単相インバータ等のインバータ全般に適用すること
ができる。
【００６７】例えば、図９に示すような可変速揚水発生
システムに使用されるＮＰＣインバータにも適用するこ
とができる。図９は可変速揚水発電システムの概略図
で、系統51に主変圧器52を介して接続された巻線型誘導
発電機53と、この巻線型誘導発電機53の二次巻線に接続
されたＮＰＣインバータ54と、ＮＰＣインバータ54の直
流母線に接続された直流コンデンサ55Ｐ，55Ｎと、直流
母線に直流電力を供給する直流電源56Ｐ，56Ｎと、ＮＰ
Ｃインバータ54の出力電流を検出する電流検出器57Ｕ，
57Ｖ，57Ｗと、巻線型誘導発電機53の１次側の位相角を
検出する第１の位相検出器58と、巻線型誘導発電機53の
２次側の位相角を検出する第２の位相検出器59と、電流
検出器57Ｕ，57Ｖ，57Ｗからのインバータの出力電流と
第１の位相検出器58と第２の位相検出器59の差分とを基
にＮＰＣインバータ54を制御するインバータ制御回路60
とからなる。
システムに使用されるＮＰＣインバータにも適用するこ
とができる。図９は可変速揚水発電システムの概略図
で、系統51に主変圧器52を介して接続された巻線型誘導
発電機53と、この巻線型誘導発電機53の二次巻線に接続
されたＮＰＣインバータ54と、ＮＰＣインバータ54の直
流母線に接続された直流コンデンサ55Ｐ，55Ｎと、直流
母線に直流電力を供給する直流電源56Ｐ，56Ｎと、ＮＰ
Ｃインバータ54の出力電流を検出する電流検出器57Ｕ，
57Ｖ，57Ｗと、巻線型誘導発電機53の１次側の位相角を
検出する第１の位相検出器58と、巻線型誘導発電機53の
２次側の位相角を検出する第２の位相検出器59と、電流
検出器57Ｕ，57Ｖ，57Ｗからのインバータの出力電流と
第１の位相検出器58と第２の位相検出器59の差分とを基
にＮＰＣインバータ54を制御するインバータ制御回路60
とからなる。
【００６８】このインバータ制御回路に、中性点バイア
ス補正制御と誤差積分追従型ＰＷＭ制御を適用すること
によって、本発明の第１の実施の形態乃至第３の実施の
形態と同様の効果を得ることができる。
ス補正制御と誤差積分追従型ＰＷＭ制御を適用すること
によって、本発明の第１の実施の形態乃至第３の実施の
形態と同様の効果を得ることができる。
【００６９】
【発明の効果】本発明の請求項１記載の電力変換器の制
御装置では、相電圧指令値とフィードバックした電力変
換器の出力相電力との差分の積分値が所定値を越えると
電力変換器の出力相電圧を切り換えることにより、相電
圧指令値が大きくても最小オンパルス幅の制約を受けに
くくなる。
御装置では、相電圧指令値とフィードバックした電力変
換器の出力相電力との差分の積分値が所定値を越えると
電力変換器の出力相電圧を切り換えることにより、相電
圧指令値が大きくても最小オンパルス幅の制約を受けに
くくなる。
【００７０】本発明の請求項２記載の電力変換器の制御
装置では、相電圧指令値にバイアス電圧を加算し補正す
ることにより、電力変換器の出力電圧を約15％向上させ
ることができる。
装置では、相電圧指令値にバイアス電圧を加算し補正す
ることにより、電力変換器の出力電圧を約15％向上させ
ることができる。
【００７１】本発明の請求項３記載の電力変換器の制御
装置では、バイアス補正された電圧指令値とフィードバ
ックした電力変換器の出力相電圧との差分の積分値が所
定値を越えると電力変換器の出力相電圧を切り換えるこ
とにより、電力変換器の出力電圧を約15％向上させるこ
とができ、かつ、相電圧指令値が大きくても最小オンパ
ルス幅の制約を受けにくくなる。
装置では、バイアス補正された電圧指令値とフィードバ
ックした電力変換器の出力相電圧との差分の積分値が所
定値を越えると電力変換器の出力相電圧を切り換えるこ
とにより、電力変換器の出力電圧を約15％向上させるこ
とができ、かつ、相電圧指令値が大きくても最小オンパ
ルス幅の制約を受けにくくなる。
【００７２】本発明の請求項４記載の電力変換器の制御
装置では、請求項１乃至請求項３のいずれかに記載の電
力変換器の制御装置を巻線型誘導発電機の二次巻線を励
磁するインバータに適用することにより、同様の効果を
得ることができる。
装置では、請求項１乃至請求項３のいずれかに記載の電
力変換器の制御装置を巻線型誘導発電機の二次巻線を励
磁するインバータに適用することにより、同様の効果を
得ることができる。
【００７３】本発明の請求項５記載の電力変換器の制御
装置では、スイッチング素子の最小オンパルス幅を確保
するまで積分を続け、最小オンパルス幅が確保される
と、電力変換器の出力電圧を切り換えることにより、イ
ンバータの変調度をほぼ1.0 にすることができる。
装置では、スイッチング素子の最小オンパルス幅を確保
するまで積分を続け、最小オンパルス幅が確保される
と、電力変換器の出力電圧を切り換えることにより、イ
ンバータの変調度をほぼ1.0 にすることができる。
【図１】本発明の第１の実施の形態のブロック図。
【図２】本発明の誤差積分追従型ＰＷＭ回路のブロック
図。
図。
【図３】誤差積分追従型ＰＷＭ回路の動作波形図。
【図４】誤差積分追従型ＰＷＭ回路の動作波形図。
【図５】本発明の第２の実施の形態のブロック図。
【図６】バイアス補正の波形図。
【図７】本発明の第３の実施の形態のブロック図。
【図８】バイアス補正及び誤差積分追従型ＰＷＭ制御の
波形図。
波形図。
【図９】可変速揚水発電システムの概略図。
【図10】電力変換器の主回路構成図。
【図11】従来の電力変換器の制御装置のブロック図。
【図12】三角波比較の説明図。
30…誤差積分追従型ＰＷＭ回路 40…バイアス演算回路 41…極座標系−静止座標系変換回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (5)
- 【請求項１】 電力変換器の出力電流を検出する電流検
出手段と、この電流検出手段からの出力電流に基づいて
前記電力変換器が発生すべき電圧の電圧指令値を演算す
る電圧指令演算手段とを有する電力変換器の制御装置に
おいて、前記電力変換器の出力相電圧を検出する電圧検
出手段と、前記電圧指令演算手段からの電圧指令値と前
記電圧検出手段からの出力相電圧の差分の積分値を求
め、この積分値と予め設定された所定値とを比較して、
前記積分値が前記所定値を越えると前記電力変換器の出
力相電圧を切り換える誤差積分追従型ＰＷＭ制御手段と
を具備したことを特徴とする電力変換器の制御装置。 - 【請求項２】 電力変換器の出力電流を検出する電流検
出手段と、この電流検出手段からの出力電流に基づいて
前記電力変換器が発生すべき電圧の電圧指令値を演算す
る電圧指令演算手段とを有する電力変換器の制御装置に
おいて、前記電圧指令演算手段からの電圧指令値に前記
電力変換器の周波数の３倍の周波数で変化し前記電力変
換器の出力線間電圧を２／√３倍とするバイアス電圧を
加算し、電圧指令値を補正するバイアス補正手段を具備
したことを特徴とする電力変換器の制御装置。 - 【請求項３】 請求項２記載の電力変換器の制御装置に
おいて、前記電力変換器の出力相電圧を検出する電圧検
出手段と、前記バイアス補正手段により補正された電圧
指令値と前記電圧検出手段からの出力相電圧の差分の積
分値を求め、この積分値と予め設定された所定値とを比
較して、前記積分値が前記所定値を越えると前記電力変
換器の出力相電圧を切り換える誤差積分追従型ＰＷＭ制
御手段とを具備したことを特徴とする電力変換器の制御
装置。 - 【請求項４】 請求項１乃至請求項３のいずれかに記載
の電力変換器の制御装置において、前記電力変換器は巻
線型誘導発電機の二次巻線を励磁するインバータである
ことを特徴とする電力変換器の制御装置。 - 【請求項５】 請求項１記載又は請求項３又は請求項４
の電力変換器の制御装置において、前記誤差積分追従型
ＰＷＭ制御手段は、積分値が所定値を越えても電力変換
器を構成するスイッチング素子の最小オンパルス幅が確
保されない場合には、最小オンパルス幅が確保されるま
で積分を続け、最小オンパルス幅が確保されると電力変
換器の出力電圧を切り換えることを特徴とする電力変換
器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221696A JP3230987B2 (ja) | 1996-05-07 | 1996-05-07 | 電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221696A JP3230987B2 (ja) | 1996-05-07 | 1996-05-07 | 電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298886A JPH09298886A (ja) | 1997-11-18 |
| JP3230987B2 true JP3230987B2 (ja) | 2001-11-19 |
Family
ID=14581173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11221696A Expired - Fee Related JP3230987B2 (ja) | 1996-05-07 | 1996-05-07 | 電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230987B2 (ja) |
-
1996
- 1996-05-07 JP JP11221696A patent/JP3230987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298886A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771522B2 (en) | Inverter parallel operation system | |
| EP1705789B1 (en) | Power inverter system and method of correcting supply voltage of the same | |
| US5321598A (en) | Three-phase active filter utilizing rotating axis transformation | |
| EP0013615B1 (en) | Apparatus for controlling a.c. motor | |
| US8164297B2 (en) | Power converter and motor driving system | |
| EP3796538B1 (en) | Capacitor size reduction and lifetime extension for cascaded h-bridge drives | |
| AU713034B2 (en) | Multilevel power converting apparatus | |
| EP1921740B1 (en) | Power converter control | |
| JP6797333B1 (ja) | 電力変換装置 | |
| JPH0779531A (ja) | アクティブフィルタ装置 | |
| US5065304A (en) | Controller for AC power converter | |
| WO2021181583A1 (ja) | 電力変換装置 | |
| JP3230987B2 (ja) | 電力変換器の制御装置 | |
| JPS58141699A (ja) | 電動機制御装置 | |
| JP3226788B2 (ja) | 電力変換装置 | |
| JP3222489B2 (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JPH0315273A (ja) | インバータ装置 | |
| JP2702936B2 (ja) | 電圧形インバータの制御方法及び装置 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPS6035892B2 (ja) | 電力変換装置 | |
| JPH10304568A (ja) | 電力補償装置 | |
| JP3259805B2 (ja) | 同期電動機の制御装置 | |
| JP2000125570A (ja) | 電力変換装置の制御装置 | |
| JP3110898B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |