JP3219881U - 発光素子パッケージ - Google Patents

発光素子パッケージ Download PDF

Info

Publication number
JP3219881U
JP3219881U JP2018004372U JP2018004372U JP3219881U JP 3219881 U JP3219881 U JP 3219881U JP 2018004372 U JP2018004372 U JP 2018004372U JP 2018004372 U JP2018004372 U JP 2018004372U JP 3219881 U JP3219881 U JP 3219881U
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
device package
lead frame
preform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018004372U
Other languages
English (en)
Inventor
嘉能 ▲黄▼
嘉能 ▲黄▼
Original Assignee
長華科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股▲ふん▼有限公司 filed Critical 長華科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3219881U publication Critical patent/JP3219881U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

【課題】予備成形体に凹溝が形成されることによって、リードフレームが外部の電気部品との電気的接続の信頼性を確保することができる発光素子パッケージを提供する。【解決手段】第１の面と、第１の面と平行している第２の面と、第１の面の外周縁と第２の面の外周縁とを連接する周面とを有するリードフレーム２と、第１の面と第２の面の少なくとも一部を露出させる外表面３１と、第１の面の露出する一部と連続している第１の表面３２と、第２の面と同一の平面にあるようになっている第２の表面３３とを有するように形成されていて、第２の表面３３には、複数の凹溝３４が、一端はリードフレーム２へ開口し、他端は外表面３１に開口するように延伸している予備成形体３と、第１の面に配置されている発光ユニット４とを備えている。【選択図】図１

Description

本考案は発光素子パッケージに関し、特にリードフレームと外部の電気部品との電気的接続の完全性を目視検査することができる発光素子パッケージに関する。
発光ダイオードは、発光色の多様さ、長寿命、小型化、低電圧駆動といった長所があるため、従来の光源の代替として信号機、道路照明灯、電光掲示板及びディスプレイのバックライトなどの多様な分野で広く応用されている。そのため、信頼性の高い発光素子パッケージが求められる。
ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ Ｌｅａｄｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐａｃｋａｇｅ）型パッケージは、外部と電気的な接続を行うリードフレームが外側に延出しない構成を有する半導体パッケージの一種である。その特徴によって、従来のＱＦＮ型パッケージを利用した発光素子パッケージは、高集積度化、薄型化、小型化に対応することができる。
しかしながら、上記従来の発光素子パッケージは、リードフレームのはんだ接合部が半導体パッケージの底部にあるため、半導体パッケージのリードフレームの外付け部品との接続後に、はんだ接合部の品質またははんだ接合部と外付け部品との電気的接続の完全性を検査することが困難である。そのため、発光素子パッケージのリードフレームの外部の電気部品との電気的な接続に係る歩留まりの向上及び信頼性の確保を図るために、発光素子パッケージの構造の設計には改善の余地がある。
よって、本考案は上記問題点に鑑みて、上記欠点を解決できる発光素子パッケージを提供することを目的とする。
上記目的を達成すべく、本考案は以下の発光素子パッケージを提供する。
即ち、第１の面と、第１の面の反対側にあって第１の面と平行している第２の面と、第１の面の外周縁と第２の面の外周縁とを連接する周面とを有するリードフレームと、
周りから周面の方へ覆う上、第１の面と第２の面のそれぞれの少なくとも一部を露出させ、且つ、周面と対応している外表面と、第１の面の露出する一部と連続している第１の表面と、第２の面と同一の平面にあるようになっている第２の表面とを有するように形成されていて、第２の表面には、複数の凹溝が、一端はリードフレームへ開口し、他端は外表面に開口するように延伸している予備成形体と、
第１の面の露出する一部に配置されている発光ユニットと、を備えている発光素子パッケージを提供する。
上記構成により、本考案に係る発光素子パッケージは、予備成形体が形成されることで、発光素子パッケージの側表面に金属が露出していないのみならず、発光素子パッケージのリードフレームと外部の電気部品との接続を行った場合、第２の表面における一端がリードフレームに開口し、他端が外表面に開口するように延伸している複数の凹溝を用いて、リードフレームと外部の電気部品との電気的接続の完全性を目視検査することができ、パッケージングプロセスにおいて品質確保が容易となる。
本考案に係る発光素子パッケージの第１の実施形態が示される正面側斜視図である。 第１の実施形態が示される背面側斜視図である。 図１におけるＩＩＩ−ＩＩＩ線に沿った断面の断面図である。 本考案の第１の実施形態に係る発光素子パッケージの製造方法が示される模式図である。 図４（ｅ）におけるＶ−Ｖ線に沿った断面の断面図である。 本考案に係る発光素子パッケージの第２の実施形態が示される正面側斜視図である。 図６におけるＶＩＩ−ＶＩＩ線に沿った断面の断面図である。 第１の実施形態において、電極の第２の面に第１の導電層が形成されていることが示される断面図である。 第１の実施形態において、電極の第２の面に第１の導電層が形成され、且つ予備成形体の第１の表面から露出している領域に第２の導電層が形成されていることが示される断面図である。 第１の実施形態において、電極の第２の面に第１の導電層が形成され、且つ電極のアーク面に第３の導電層が形成されていることが示される断面図である。 第１の実施形態において、電極の第２の面に第１の導電層が形成され、予備成形体の第１の表面から露出している領域に第２の導電層が形成され、電極のアーク面に第３の導電層が形成されていることが示される断面図である。
図１〜図３を参照して本考案の第１の実施形態を説明する。ここで、図１は本考案に係る発光素子パッケージ１の第１の実施形態が示される正面側斜視図であり、図２は第１の実施形態が示される背面側斜視図であり、また、図３は図１におけるＩＩＩ−ＩＩＩ線に沿った断面の断面図である。
図１〜図３に示されるように、本考案に係る発光素子パッケージ１は、リードフレーム２と、予備成形体３と、発光ユニット４とを備えている。
リードフレーム２は、第１の面２１１と、第１の面２１１の反対側にあって第１の面２１１と平行している第２の面２１２と、第１の面２１１の外周縁と第２の面２１２の外周縁とを連接する周面２１３とを有している。
また、リードフレーム２は、隣り合う複数の電極２１からなっている。複数の電極２１は、それぞれの頂面が合わされて第１の面２１１になり、それぞれの底面が合わされて第２の面２１２になり、また、電極２１同士の互いに対面する内周面以外の外周面が合わされて周面２１３になる。
電極２１は、銅、銅合金、及び鉄−ニッケル合金のいずれか１つからなる。なお、電極２１の数量は、発光ユニット４の数量に対応して変更することができ、本実施形態においては図示のように２つである。
予備成形体３は、電極２１に接触するように形成されており、且つ、周りから周面２１３を囲う上、第１の面２１１と第２の面２１２のそれぞれの少なくとも一部を露出させ、且つ、周面２１３と対応している外表面３１と、第１の面２１１の露出する一部と連続している第１の表面３２と、第２の面２１２と同一の平面にある第２の表面３３とを有するように形成されている。また、第２の表面３３には、複数の凹溝３４が、一端はリードフレーム２へ開口し、他端は外表面３１に開口するよう延伸するように形成されている。また、いずれの電極２１も少なくとも１つの凹溝３４の一端の開口に臨んでいる。
また、予備成形体３は、その第１の表面３２が、第１の面２１１の露出する一部以外を覆っており、言い換えれば、第１の面２１１と直交する方向である所定の上下方向において第１の表面３２の一部は第１の面２１１の露出する一部以外と重なっている。また、本実施形態では、予備成形体３の第１の表面３２は、外表面３１の周縁から第１の面２１１と平行するようにリードフレーム２の中央に向かって延伸する部分と、当該部分から連続すると共にリードフレーム２の中央に近づきながら第１の面２１１にまで延伸するように斜めに形成された部分を含み、第１の面２１１の露出する一部と第１の表面３２の斜めに形成された部分とにより、予備成形体３の内側に所定領域３５が画成されている。
また、図２と図３に示されるように、予備成形体３は、更に２つの電極２１の間にある隙間に充填されている部分をも備えている。
発光ユニット４は、所定領域３５において第１の面２１１の露出する一部に配置されており、且つ、少なくとも１つの発光部４１と、発光部４１及び電極２１に繋がるように配置されるワイヤ４２とを具えている。
また、本考案の第１の実施形態に係る発光ユニット４の発光部４１としては、例えば、発光ダイオード（ＬＥＤ）、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）、レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ、ＬＤ）を使用することができる。本実施形態では、発光部４１は、所定領域３５にあるいずれかの１つの電極２１の第１の面２１１に配置され、そしてワイヤ４２によって各電極２１に電気的接続を行っている。
更に、電極２１の第２の面２１２に塗布される導電性接着剤やはんだといったコロイド材料または液状材料の流れを誘導するために、図３に示されるように、電極２１は、いずれも凹溝３４の両端に臨んでいる端面があり、各端面の凹溝３４に近い周縁がアーク面２１４に形成されている。本実施形態では、アーク状のアーク面２１４に限定されずに、例えば、傾斜面でも同様な効果を達成することができる。
特定の実施形態において、予備成形体３は、少なくとも第１の面２１１を覆っている部分の表面が、光反射性を有している。そのため、所定領域３５に配置されている発光ユニット４は、光反射性を有する予備成形体３による光の多重反射が発生し、光取り出し効率を向上させることができる。
＜発光素子パッケージの製造方法＞
図４（ａ）〜図４（ｅ）を参照する。図４は本考案の第１の実施形態に係る発光素子パッケージ１の製造方法が示される模式図である。以下は、本考案の発光素子パッケージ１の第１の実施形態の製造方法について説明する。
まず、図４（ａ）に示されているように、銅、銅合金、及び鉄−ニッケル合金のいずれか１つからなる導電性基板をエッチングして、所定の導電性パターンを有するリードフレーム基板１００を得る。
リードフレーム基板１００は、外枠１０１と、外枠１０１に内に間隔を空けてアレイ配置された複数の電極２１と、外枠１０１及び各電極２１に連接する複数の連続部１０２と、を具えている。
複数の電極２１は、それぞれ第１の面２１１と、第１の面２１１の反対側にあって第１の面２１１と平行している第２の面２１２と、第１の面２１１の外周縁と第２の面２１２の外周縁とを連接する周面２１３とを有する。
連続部１０２は、電極２１の第２の面２１２に近い箇所にいずれか２つの電極２１の間及び電極２１と外枠１０１の間に連続するように形成されている。また、連続部１０２によって各電極２１が外枠１０１に一体成形することができる。
次に、図４（ｂ）に示されているように、リードフレーム基板１００をモールド（図示せず）に設けて、エポキシまたはシリコン樹脂などの高分子材料からなる充填材料を用いていずれか２つの電極２１の間及び電極２１と外枠１０１の間にある隙間に充填される。
そして、該充填材料を硬化させてから、第１の面２１１と第２の面２１２のそれぞれの少なくとも一部を露出させ、且つ、第１の面２１１の露出する一部と連続している第１の表面３２と、第２の面２１２と同一の平面にあるようになっている第２の表面３３とを有するように形成されている予備成形体３を得る。
図４（ｃ）及び図４（ｄ）は、図４（ｂ）に示されている予備成形体３が形成されたリードフレーム基板１００の背面側が示されている模式図である。
また、図４（ｄ）に示されているように、エッチングによって、図４（ｃ）に示されているリードフレーム基板１００の連続部１０２を取り除くことで、予備成形体３の第２の表面３３に複数の凹溝３４が形成され、且つ、各電極２１が互いに離間するようになっている。
そして、図４（ｅ）に示されているように、発光ユニット４は、電極２１の第１の面２１１の露出する一部に配置される、このように、リードフレーム基板１００の上に複数の発光素子パッケージ１が形成される。
図５は図４（ｅ）におけるＶ−Ｖ線に沿った断面の断面図である。図５に示されているように、リードフレーム２は、隣り合う２つの電極２１からなっている。また、隣り合う２つのリードフレーム２の隙間及びリードフレーム２と外枠１０１との隙間に充填された予備成形体３には、ダイシング領域３６が区画され、そして、ダイシング領域３６に画定された分割線（図示せず）に沿って、それぞれの発光素子パッケージ１を分割することで、図１に示されているような複数の個々の発光素子パッケージ１を得ることができる。
更に、本実施形態に係る発光素子パッケージ１の予備成形体３は、前述のように１つのモールドによって一体成形することに限らず、２つまたは２つ以上のモールドを用いて順次形成しても良い。
特定の実施形態において、例えば、２つのモールドを利用する場合、第１の層と第２の層とを有する予備成形体３が形成される。具体的には、まず、第１のモールドによって電極２１の周面２１３を囲う上、両面がそれぞれ第１の面２１１と第２の面２１２と同一の平面にあるようになる第１の層が形成される。そして第２のモールドによって第１の層の第１の面２１１に近い表面の上に、第１の面２１１の一部を覆う第２の層が更に形成され、予備成形体３のプロセスが完了する。
更に、上記のような２つのモールドによって予備成形体３が形成される場合、第１の層及び第２の層が同様または異なる高分子材料から充填することができる。該高分子材料は、エポキシ樹脂またはシリコン樹脂であることができる。
また、予備成形体３の第２の層を形成する高分子材料には、光反射性粒子を添加することができ、予備成形体３の第１の面２１１を覆っている部分の表面が、光反射性を有するようになっている。そのため、所定領域３５に配置されている発光ユニット４は、光反射性を有する予備成形体３の第２の層による光の多重反射が発生して、光取り出し効率を向上させることができる。勿論、ここで予備成形体３の第２の層に限定されず、予備成形体３の全体の高分子材料に光反射性粒子を添加しても良い。
図６と図７を参照して本考案に係る発光素子パッケージ１の第２の実施形態を説明する。ここで、図６は本考案に係る発光素子パッケージ１の第２の実施形態が示される正面側斜視図であり、図７は図６におけるＶＩＩ−ＶＩＩ線に沿った断面の断面図である。
図６と図７に示されるように、本考案に係る発光素子パッケージ１の第２の実施形態は、第１の実施形態に類似する。本実施形態では、予備成形体３の第１の表面３２は、電極２１の第１の面２１１と同一の平面にあるように形成されており、且つ、透光性の被覆材５が、第１の面２１１に配置されている発光ユニット４と共に、第１の面２１１及び第１の表面３２を覆うように形成されている。
具体的には、本考案の第２の実施形態に係る発光素子パッケージ１は、予備成形体３の第２の表面３３が、電極２１の第２の面２１２と同一の平面にあるようになり、且つ、予備成形体３の第１の表面３２が、電極２１の第１の面２１１と同一の平面にあるようになる板状である。
また、被覆材５は、透光性を有するエポキシ樹脂、シリコン樹脂などの材料からなることができる。更に、発光ユニット４の発光部４１の発光効率を向上させるために、被覆材５を作成する材料に蛍光材料を添加することができる。
本考案の第２の実施形態に係る発光素子パッケージ１の製造方法は、第１の実施形態に類似する。本実施形態では、予備成形体３は、予備成形体３の第１の表面３２が電極２１の第１の面２１１と同一の平面にあるように形成され、そして発光ユニット４が第１の面２１１に配置され、第１の面２１１と第１の表面３２と発光ユニット４とを覆うように透光な被覆材５が形成され、そして、それぞれの発光素子パッケージ１が分割されることで、図６に示されるような複数の個々の発光素子パッケージ１を得ることができる。
図１または図６に示されるように、本考案に係る発光素子パッケージ１は、予備成形体３が形成されることで、発光素子パッケージ１の側表面に金属が露出していない。
また、発光素子パッケージ１のリードフレーム２が外部の電気部品（例えば、プリント回路板）と接続された場合、第２の表面３３において一端はリードフレーム２へ開口し、他端は外表面３１に開口するように延伸している複数の凹溝３４によってリードフレーム２と外部の電気部品との電気的接続の完全性を目視検査することができ、パッケージプロセスにおいて品質検査を速やかに行うことができる。
なお、特定の実施形態において、はんだのリードフレーム２への密着性と、発光素子パッケージの信頼性とを向上させるために、電極２１のアーク面２１４と第１の面２１１と第２の面２１２には、めっき処理により導電層が形成されている。該導電層の材質としては、ニッケル、パラジウム、銀、金またはそれらの合金を含む材質からなり、且つ、求める導電性または電気抵抗率に応じて単層でも多層でも良い。
図８と図９を参照する。図８は第１の実施形態において、電極２１の第２の面２１２に第１の導電層６１が形成されていることが示される断面図であり、図９は第１の実施形態において、電極２１の第２の面２１２に第１の導電層６１が形成され、且つ予備成形体３の第１の表面３２から露出している領域に第２の導電層６２が形成されていることが示される断面図である。
図８に示されるように、電極２１の第２の面２１２には、電極２１と異なる材質からなる第１の導電層６１が形成されている。
また、図９に示されるように、電極２１の第２の面２１２に電極２１と異なる材質からなる第１の導電層６１が形成されるのみならず、電極２１の第１の面２１１における、予備成形体３の第１の表面３２から露出している領域には、電極２１と異なる材質からなる第２の導電層６２が更に形成されている。
図１０と図１１を参照する。図１０は第１の実施形態において、電極２１の第２の面２１２に第１の導電層６１が形成され、且つ電極２１のアーク面２１４に第３の導電層６３が形成されていることが示される断面図であり、図１１は第１の実施形態において、電極２１の第２の面２１２に第１の導電層６１が形成され、予備成形体３の第１の表面３２から露出している領域に第２の導電層６２が形成され、そして電極のアーク面２１４に第３の導電層６３が形成されていることが示される断面図である。
図１０に示されるように、電極２１のアーク面２１４には、電極２１と異なる材質からなる第３の導電層６３が形成されている。
また、図１１に示されるように、電極２１の第２の面２１２と、第１の面２１１における、予備成形体３の第１の表面３２から露出している領域と、アーク面２１４とには、それぞれ第１の導電層６１と、第２の導電層６２と、第３の導電層６３と、が形成されても良い。
上記実施形態のように、本考案は、その要旨を逸脱しない範囲で種々の変更が可能である。
本考案は、上記のように記載された発光素子パッケージ１によって、予備成形体３が形成されることで、発光素子パッケージ１の側表面に金属が露出していない。また、第２の表面３３に凹設され、第２の表面２１２において一端はリードフレーム２へ開口し、他端は外表面に開口するように延伸している複数の凹溝３４によって、リードフレーム２と外部の電気部品との電気的接続の完全性を目視検査することができ、発光素子パッケージ１のリードフレーム２と外部の電気部品との電気的な接続に係る歩留まりを向上させることができる。そのため、産業上の利用可能性がある。
１ 発光素子パッケージ
２ リードフレーム
２１ 電極
２１１ 第１の面
２１２ 第２の面
２１３ 周面
２１４ アーク面
３ 予備成形体
３１ 外表面
３２ 第１の表面
３３ 第２の表面
３４ 凹溝
３５ 所定領域
３６ ダイシング領域
４ 発光ユニット
４１ 発光部
４２ ワイヤ
５ 被覆材
６１ 第１の導電層
６２ 第２の導電層
６３ 第３の導電層
１００ リードフレーム基板
１０１ 外枠
１０２ 連続部

Claims (11)

  1. 第１の面と、前記第１の面の反対側にあって前記第１の面と平行している第２の面と、前記第１の面の外周縁と前記第２の面の外周縁とを連接する周面とを有するリードフレームと、
    周りから前記周面を囲う上、前記第１の面と前記第２の面のそれぞれの少なくとも一部を露出させ、且つ、前記周面と対応している外表面と、前記第１の面の前記露出する一部と連続している第１の表面と、前記第２の面と同一の平面にある第２の表面とを有するように形成されていて、前記第２の表面には、複数の凹溝が、一端はリードフレームへ開口し、他端は前記外表面に開口するように延伸している予備成形体と、
    前記第１の面に配置されている発光ユニットと、を備えていることを特徴とする発光素子パッケージ。
  2. 前記リードフレームは、隣り合う複数の電極からなっており、
    前記複数の電極は、それぞれの頂面が合わされて前記第１の面になり、それぞれの底面が合わされて前記第２の面になり、また、互いに対面する内周面以外の外周面が合わされて前記周面になり、且つ、いずれの前記電極も少なくとも１つの前記凹溝の前記一端の開口に臨んでおり、
    前記予備成形体は、更に前記電極同士の間にある隙間に充填されている部分をも備えていることを特徴とする請求項１に記載の発光素子パッケージ。
  3. 前記予備成形体は、その前記第１の表面が、前記第１の面の前記露出する一部以外を覆っており、
    前記発光ユニットは、前記予備成形体の前記第１の面の前記露出する一部に配置されていることを特徴とする請求項２に記載の発光素子パッケージ。
  4. 前記予備成形体は、少なくとも前記第１の面を覆っている部分の表面が、光反射性を有することを特徴とする請求項３に記載の発光素子パッケージ。
  5. 前記予備成形体の前記第１の表面は、前記第１の面と同一の平面にあるように形成されており、
    且つ、透光性の被覆材が、前記第１の面に配置されている前記発光ユニットと共に、前記第１の面及び前記第１の表面を覆うように形成されていることを特徴とする請求項２に記載の発光素子パッケージ。
  6. 前記電極は、いずれも前記凹溝の両端に臨んでいる端面があり、各端面の前記凹溝に近い周縁がアーク面に形成されていることを特徴とする請求項２に記載の発光素子パッケージ。
  7. 前記リードフレームの前記第２の面には、前記電極と異なる材質からなる第１の導電層が形成されていることを特徴とする請求項２に記載の発光素子パッケージ。
  8. 前記リードフレームの前記第１の面における、前記予備成形体の前記第１の表面から露出している領域には、前記電極と異なる材質からなる第２の導電層が形成されていることを特徴とする請求項２に記載の発光素子パッケージ。
  9. 前記電極の前記アーク面には、前記電極と異なる材質からなる第３の導電層が形成されていることを特徴とする請求項６に記載の発光素子パッケージ。
  10. 前記リードフレームは、銅、銅合金、及び鉄−ニッケル合金のいずれか１つからなることを特徴とする請求項１に記載の発光素子パッケージ。
  11. 前記予備成形体は、前記リードフレームに接触するように形成されていることを特徴とする請求項１に記載の発光素子パッケージ。
JP2018004372U 2017-12-11 2018-11-12 発光素子パッケージ Active JP3219881U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106218341U TWM558999U (zh) 2017-12-11 2017-12-11 發光封裝元件
TW106218341 2017-12-11

Publications (1)

Publication Number Publication Date
JP3219881U true JP3219881U (ja) 2019-01-31

Family

ID=62644242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004372U Active JP3219881U (ja) 2017-12-11 2018-11-12 発光素子パッケージ

Country Status (5)

Country Link
US (1) US10424694B2 (ja)
JP (1) JP3219881U (ja)
KR (1) KR200493123Y1 (ja)
DE (1) DE202018104349U1 (ja)
TW (1) TWM558999U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248770A1 (ja) * 2022-06-22 2023-12-28 スタンレー電気株式会社 発光装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7150547B2 (ja) * 2018-09-27 2022-10-11 日亜化学工業株式会社 発光装置の製造方法
KR20220078982A (ko) 2020-12-04 2022-06-13 이수빈 빨대가 꽂히는 마스크

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US10177292B2 (en) * 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
KR101624854B1 (ko) * 2014-10-10 2016-05-27 앰코 테크놀로지 코리아 주식회사 프리몰딩 리드프레임을 이용한 반도체 패키지
JP5900586B2 (ja) * 2014-12-08 2016-04-06 日亜化学工業株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248770A1 (ja) * 2022-06-22 2023-12-28 スタンレー電気株式会社 発光装置

Also Published As

Publication number Publication date
KR200493123Y1 (ko) 2021-02-04
US20190181305A1 (en) 2019-06-13
DE202018104349U1 (de) 2018-08-10
KR20200001240U (ko) 2020-06-15
TWM558999U (zh) 2018-04-21
US10424694B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
US10305005B2 (en) Semiconductor light-emitting device
JP5743184B2 (ja) 半導体装置およびその製造方法ならびに照明装置
TWI505519B (zh) 發光二極體燈條及其製造方法
JP3219881U (ja) 発光素子パッケージ
JP2005294736A (ja) 半導体発光装置の製造方法
KR200491550Y1 (ko) 사전-성형된 리드 프레임 장치
US20130285097A1 (en) Side-view light emitting diode package and method for manufacturing the same
JP2012124191A (ja) 発光装置及びその製造方法
TW201511347A (zh) 發光二極體封裝結構及其製造方法
US8138517B2 (en) Light-emitting diode package
CN106531730B (zh) Led封装组件及其制造方法
JP2008103401A (ja) 上下電極型発光ダイオード用パッケージおよび上下電極型発光ダイオード用パッケージの製造方法
JP2007335734A (ja) 半導体装置
KR20090068399A (ko) 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
US20120106171A1 (en) Led package structure
KR20140008911A (ko) 광 모듈 및 그 제조 방법
JP2012216654A (ja) 樹脂成形フレーム及び光半導体装置
JP6064415B2 (ja) 発光装置
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
KR101250381B1 (ko) 광패키지 및 그 제조방법
JP2013165221A (ja) リードフレーム、樹脂付リードフレーム、及び半導体装置
WO2021153121A1 (ja) 半導体発光装置及び半導体発光装置の製造方法
TWI420711B (zh) 發光二極體封裝及其製作方法
JP7296201B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3219881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250