JP3217939B2 - カラーコード検出装置 - Google Patents
カラーコード検出装置Info
- Publication number
- JP3217939B2 JP3217939B2 JP16309695A JP16309695A JP3217939B2 JP 3217939 B2 JP3217939 B2 JP 3217939B2 JP 16309695 A JP16309695 A JP 16309695A JP 16309695 A JP16309695 A JP 16309695A JP 3217939 B2 JP3217939 B2 JP 3217939B2
- Authority
- JP
- Japan
- Prior art keywords
- color code
- register
- color
- unit
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、TDMA(時分割多元
接続)方式を用いた移動体通信分野において、フレーム
の同期制御を図る際に使用されている基地局の識別を可
能とするカラーコード検出装置に関する。
接続)方式を用いた移動体通信分野において、フレーム
の同期制御を図る際に使用されている基地局の識別を可
能とするカラーコード検出装置に関する。
【0002】
【従来の技術】移動体通信の分野においては、従来より
一つの周波数を持つ時間軸上で複数のフレームに分割
し、それぞれ異なる基地局に割り当てるとともに、基地
局のカバーする範囲を小ゾーン化し計画的にゾーンを配
置することにより、周波数の繰り返し使用を可能とし有
効利用を図るTDMA(時分割多元接続)方式が存在す
る。かかるTDMA方式においては、フレームの同期を
確立するため、フレーム同期制御装置が使用されてお
り、かかる装置は同一周波数を使用する他の離れた基地
局からの電波の干渉を防ぐため、基地局の識別可能のカ
ラーコード(干渉対策コード)をバーストデータに8ビ
ットづつ配分し、入力したバーストデータに対し、同期
検出を行なうとともに前記カラーコード検出を行い、他
の基地局からの同一電波による干渉を除去し回線の品質
向上を図っている。上記カラーコードは、複数のゾーン
からなるクラスタ(周波数繰り返し単位)毎に割り当て
られた8ビットのコードで、電波の干渉対策と電波断検
出の手段として用いられ、また、同一周波数を使用する
基地局もクラスタ毎に配置されるようにし、このカラー
コードの検出により基地局の識別も可能となるようにし
ている。
一つの周波数を持つ時間軸上で複数のフレームに分割
し、それぞれ異なる基地局に割り当てるとともに、基地
局のカバーする範囲を小ゾーン化し計画的にゾーンを配
置することにより、周波数の繰り返し使用を可能とし有
効利用を図るTDMA(時分割多元接続)方式が存在す
る。かかるTDMA方式においては、フレームの同期を
確立するため、フレーム同期制御装置が使用されてお
り、かかる装置は同一周波数を使用する他の離れた基地
局からの電波の干渉を防ぐため、基地局の識別可能のカ
ラーコード(干渉対策コード)をバーストデータに8ビ
ットづつ配分し、入力したバーストデータに対し、同期
検出を行なうとともに前記カラーコード検出を行い、他
の基地局からの同一電波による干渉を除去し回線の品質
向上を図っている。上記カラーコードは、複数のゾーン
からなるクラスタ(周波数繰り返し単位)毎に割り当て
られた8ビットのコードで、電波の干渉対策と電波断検
出の手段として用いられ、また、同一周波数を使用する
基地局もクラスタ毎に配置されるようにし、このカラー
コードの検出により基地局の識別も可能となるようにし
ている。
【0003】上記カラーコード検出は、端末側のホスト
CPUがバーストデータの入力毎に、該データのカラー
コードをシフトレジスタに格納し、メモリに予め記憶さ
れているカラーコードパターンをメモリより読出し、相
関検出器を介して、カラーコードパターンとの不一致ビ
ット数を示す相関値を毎回必ず算出する。このようにし
て算出された相関値の多数決処理をし、得られたステー
タス信号をその都度読出していた。即ち、前記ホストC
PUのバーストデータの入力毎に毎回行なうカラーコー
ド一致検出、多数決判定、ステータス信号の読出等の操
作は、毎回20msの周期で行なわれ、各回の制御操作
において約μsecオーダの時間が前記ホストCPUの
占有に帰されている状況である。
CPUがバーストデータの入力毎に、該データのカラー
コードをシフトレジスタに格納し、メモリに予め記憶さ
れているカラーコードパターンをメモリより読出し、相
関検出器を介して、カラーコードパターンとの不一致ビ
ット数を示す相関値を毎回必ず算出する。このようにし
て算出された相関値の多数決処理をし、得られたステー
タス信号をその都度読出していた。即ち、前記ホストC
PUのバーストデータの入力毎に毎回行なうカラーコー
ド一致検出、多数決判定、ステータス信号の読出等の操
作は、毎回20msの周期で行なわれ、各回の制御操作
において約μsecオーダの時間が前記ホストCPUの
占有に帰されている状況である。
【0004】さて一般に移動体通信装置には、電池消耗
と使用時間の長時間化を図る為に、待ち受け時及び通話
時の電流低減が強く要求され、特に待ち受け時の電流低
減は受信機のシンセサイザの電流と制御部の電流の低減
を指し、制御部の電流低減には処理能力と処理スピード
と消費電力の異なる複数のCPUを用いて機能を分担さ
せ、必要回路のみ動作させ、他の回路のときは休止させ
るように設定され、消費電流の低減を図っている。
と使用時間の長時間化を図る為に、待ち受け時及び通話
時の電流低減が強く要求され、特に待ち受け時の電流低
減は受信機のシンセサイザの電流と制御部の電流の低減
を指し、制御部の電流低減には処理能力と処理スピード
と消費電力の異なる複数のCPUを用いて機能を分担さ
せ、必要回路のみ動作させ、他の回路のときは休止させ
るように設定され、消費電流の低減を図っている。
【0005】
【発明が解決しようとする課題】ところが、ホストCP
Uに要求される機能は、前記ステータス信号を読むだけ
で十分で、バーストデータの入力毎に毎回カラーコード
の一致検出をホストCPUにより行なう必要が無く、最
後の多数決処理の結果に基づく判定結果のステータス信
号のみを読出し記憶するだけで十分である。またある条
件が揃うと必ずしもバーストデータの入力毎に毎回カラ
ーコードパターンとの一致検出を調べる必要が無い。本
発明は、上記技術的課題に鑑みなされたもので、カラー
コードの検出に占有されていたホストCPUの処理能力
を軽減させ簡単な論理回路で可能として電流低減を可能
とするカラーコード検出装置の提供を目的とするもので
ある。
Uに要求される機能は、前記ステータス信号を読むだけ
で十分で、バーストデータの入力毎に毎回カラーコード
の一致検出をホストCPUにより行なう必要が無く、最
後の多数決処理の結果に基づく判定結果のステータス信
号のみを読出し記憶するだけで十分である。またある条
件が揃うと必ずしもバーストデータの入力毎に毎回カラ
ーコードパターンとの一致検出を調べる必要が無い。本
発明は、上記技術的課題に鑑みなされたもので、カラー
コードの検出に占有されていたホストCPUの処理能力
を軽減させ簡単な論理回路で可能として電流低減を可能
とするカラーコード検出装置の提供を目的とするもので
ある。
【0006】
【問題点を解決するための手段】本発明は、かかる技術
課題を達成するため、従来ホストCPUの処理により行
なっていた、バーストデータの入力→一致検出→多数決
処理→比較判定→ステータス信号の出力の処理操作をシ
ーケンス制御部で作動する論理回路で行なうようにし、
且つカラーコードと前段フレームで使用しているカラー
コードパターンとの比較をバーストデータの入力毎に行
なわず、順次入力する各バーストデータの新旧のカラー
コードに付き一致検出を行い、最終段階の多数決処理の
あと前段のカラーコードパターンと比較判定するように
したことを特徴とするものである。
課題を達成するため、従来ホストCPUの処理により行
なっていた、バーストデータの入力→一致検出→多数決
処理→比較判定→ステータス信号の出力の処理操作をシ
ーケンス制御部で作動する論理回路で行なうようにし、
且つカラーコードと前段フレームで使用しているカラー
コードパターンとの比較をバーストデータの入力毎に行
なわず、順次入力する各バーストデータの新旧のカラー
コードに付き一致検出を行い、最終段階の多数決処理の
あと前段のカラーコードパターンと比較判定するように
したことを特徴とするものである。
【0007】本発明のカラーコード検出装置は、TDM
A制御チャンネル時において、入力したバーストデータ
より取り出したカラーコードをn1から順次格納するn
個のシフトレジスタよりなるレジスタ部と、該レジスタ
部に順次格納されたカラーコードを1ビットづつシフト
させながらビット単位で比較して(n1、n2)(n
1、n3)…(n1、n−1)(n1、n)の各カラー
コード対の組合せにつき、一致、不一致を検出する一致
検出部と、前記検出結果について、何組のカラーコード
対が一致するかを検出する多数決処理をする多数決処理
部と、前記多数決処理部の処理結果に基づいて、前記レ
ジスタに格納されたカラーコード内の予め決められた個
数以上の一致がある場合に前記n1〜nのレジスタ部の
内、前記n1を含む所定数のレジスタ部に格納されてい
るカラーコードをセレクトして、後記する判定部に送る
セレクタ部と、該セレクタ部より得られたカラーコード
と既に格納されている前段のカラーコードと比較し異な
る場合はカラーコードの更新を行なう判定部と、前記各
部の操作制御するシーケンス制御部とを設け、 バースト
データの一致検出、多数決処理、比較判定、ステータス
信号の出力の処理操作をホストCPUを用いずに前記シ
ーケンス制御部で作動する論理回路で行なうように構成
したことを特徴とするものである。
A制御チャンネル時において、入力したバーストデータ
より取り出したカラーコードをn1から順次格納するn
個のシフトレジスタよりなるレジスタ部と、該レジスタ
部に順次格納されたカラーコードを1ビットづつシフト
させながらビット単位で比較して(n1、n2)(n
1、n3)…(n1、n−1)(n1、n)の各カラー
コード対の組合せにつき、一致、不一致を検出する一致
検出部と、前記検出結果について、何組のカラーコード
対が一致するかを検出する多数決処理をする多数決処理
部と、前記多数決処理部の処理結果に基づいて、前記レ
ジスタに格納されたカラーコード内の予め決められた個
数以上の一致がある場合に前記n1〜nのレジスタ部の
内、前記n1を含む所定数のレジスタ部に格納されてい
るカラーコードをセレクトして、後記する判定部に送る
セレクタ部と、該セレクタ部より得られたカラーコード
と既に格納されている前段のカラーコードと比較し異な
る場合はカラーコードの更新を行なう判定部と、前記各
部の操作制御するシーケンス制御部とを設け、 バースト
データの一致検出、多数決処理、比較判定、ステータス
信号の出力の処理操作をホストCPUを用いずに前記シ
ーケンス制御部で作動する論理回路で行なうように構成
したことを特徴とするものである。
【0008】また、通信チャンネル時において、入力し
たバーストデータより取り出したカラーコードを順次格
納する第1シフトレジスタと、ホストCPUからのカラ
ーコードを格納する第2シフトレジスタと、前記両カラ
ーコードを1ビットづつビット単位で比較してF/Fに
一致、不一致を検出して格納し、その一致数が予め決定
された数以上かどうかを検出する検出・多数決処理手段
とを備え、前記レジスタ部のシフトレジスタに、基地局
より順次送信されるカラーコードとホストCPUからの
カラーコード夫々を格納し、該2つのカラーコードを一
致検出部側で順次比較しながら、該基地局より順次送信
されるカラーコードの一致、不一致を順次検出し、該カ
ラーコードとの一致、不一致の数により適宜電波断及び
電波断停止信号を送出可能に構成し、例えば該対比され
る基地局より順次送信されるカラーコードとホストCP
U側のカラーコードとの不一致数が所定数以上の場合
に、電波断開始ビットを立て、又その後に該カラーコー
ドの一致数が所定数以上になった場合に電波断停止信号
をホストCPU等に送出可能に構成したことも特徴とす
る。
たバーストデータより取り出したカラーコードを順次格
納する第1シフトレジスタと、ホストCPUからのカラ
ーコードを格納する第2シフトレジスタと、前記両カラ
ーコードを1ビットづつビット単位で比較してF/Fに
一致、不一致を検出して格納し、その一致数が予め決定
された数以上かどうかを検出する検出・多数決処理手段
とを備え、前記レジスタ部のシフトレジスタに、基地局
より順次送信されるカラーコードとホストCPUからの
カラーコード夫々を格納し、該2つのカラーコードを一
致検出部側で順次比較しながら、該基地局より順次送信
されるカラーコードの一致、不一致を順次検出し、該カ
ラーコードとの一致、不一致の数により適宜電波断及び
電波断停止信号を送出可能に構成し、例えば該対比され
る基地局より順次送信されるカラーコードとホストCP
U側のカラーコードとの不一致数が所定数以上の場合
に、電波断開始ビットを立て、又その後に該カラーコー
ドの一致数が所定数以上になった場合に電波断停止信号
をホストCPU等に送出可能に構成したことも特徴とす
る。
【0009】
【作用】上記発明によれば、前記レジスタ部と、一致検
出部と、多数決処理部と、判定部と、セレクタ部とによ
り論理回路を構成し、シーケンス制御部により該回路を
制御するようにしてあるため、ホストCPUの仕事は、
判定部から出力するステータス信号を読むだけで済み、
該信号を判定部より出力する処理に要する時間に占有さ
れることが無く、ハード的な論理回路による制御である
ために、精度良く且つ確実なカラーコード検出が可能と
なる。
出部と、多数決処理部と、判定部と、セレクタ部とによ
り論理回路を構成し、シーケンス制御部により該回路を
制御するようにしてあるため、ホストCPUの仕事は、
判定部から出力するステータス信号を読むだけで済み、
該信号を判定部より出力する処理に要する時間に占有さ
れることが無く、ハード的な論理回路による制御である
ために、精度良く且つ確実なカラーコード検出が可能と
なる。
【0010】又、通信チャンネル時において、入力した
バーストデータより取り出したカラーコードを順次格納
する第1シフトレジスタと、ホストCPUからのカラー
コードを格納する第2シフトレジスタと、前記両カラー
コードを1ビットづつビット単位で比較してF/Fに一
致、不一致を検出して格納し、その一致数が予め決定さ
れた数以上かどうかを検出する検出・多数決処理手段と
を備えているので、これらのスフトレジスタ及び検出・
多数決処理手段を利用して電波断制御処理も可能であ
り、而もかかる処理もハード的な論理回路による制御で
あるために、精度良く且つ確実な電波断制御処理が可能
となる。
バーストデータより取り出したカラーコードを順次格納
する第1シフトレジスタと、ホストCPUからのカラー
コードを格納する第2シフトレジスタと、前記両カラー
コードを1ビットづつビット単位で比較してF/Fに一
致、不一致を検出して格納し、その一致数が予め決定さ
れた数以上かどうかを検出する検出・多数決処理手段と
を備えているので、これらのスフトレジスタ及び検出・
多数決処理手段を利用して電波断制御処理も可能であ
り、而もかかる処理もハード的な論理回路による制御で
あるために、精度良く且つ確実な電波断制御処理が可能
となる。
【0011】
【実施例】以下、図面を参照して本発明の好適な実施例
を例示的に詳しく説明する。ただし、この実施例に記載
されている構成部品の寸法、形状、その相対的位置等は
特に特定的な記載がないかぎりは、この発明の範囲をそ
れに限定する趣旨ではなく、単なる説明例にすぎない。
図1は本発明のカラーコード検出装置の概略の構成を示
すブロック図である。図1に示すように、本発明のカラ
ーコード検出装置は、入力したバーストデータのカラー
コードを順次格納するレジスタ部10と、カラーコード
の一致検出をするとともに検出結果を記憶する一致検出
部20と、前記検出結果の多数決処理をして何個のカラ
ーコードが一致しているかどうかを調べる多数決処理部
30と、多数決処理の結果に基づきステイタス信号を出
力するか、または4個以上の一致で前段のカラーコード
に対して不一致の判定した場合はホストCPUへの割り
込みをするとともに、ホストCPU側若しくは判定部4
0の比較レジスタの前段のカラーコードの更新を行なう
判定部40と、前記多数決処理部30の処理結果に基づ
いてレジスタ部10の7個のシフトレジスタのうち、一
致している一のカラーコードをセレクトして前記判定部
40に送るセレクタ部50と、前記各部の操作制御をす
るシーケンス制御部60とにより構成されている。
を例示的に詳しく説明する。ただし、この実施例に記載
されている構成部品の寸法、形状、その相対的位置等は
特に特定的な記載がないかぎりは、この発明の範囲をそ
れに限定する趣旨ではなく、単なる説明例にすぎない。
図1は本発明のカラーコード検出装置の概略の構成を示
すブロック図である。図1に示すように、本発明のカラ
ーコード検出装置は、入力したバーストデータのカラー
コードを順次格納するレジスタ部10と、カラーコード
の一致検出をするとともに検出結果を記憶する一致検出
部20と、前記検出結果の多数決処理をして何個のカラ
ーコードが一致しているかどうかを調べる多数決処理部
30と、多数決処理の結果に基づきステイタス信号を出
力するか、または4個以上の一致で前段のカラーコード
に対して不一致の判定した場合はホストCPUへの割り
込みをするとともに、ホストCPU側若しくは判定部4
0の比較レジスタの前段のカラーコードの更新を行なう
判定部40と、前記多数決処理部30の処理結果に基づ
いてレジスタ部10の7個のシフトレジスタのうち、一
致している一のカラーコードをセレクトして前記判定部
40に送るセレクタ部50と、前記各部の操作制御をす
るシーケンス制御部60とにより構成されている。
【0012】図2に示すように、上記レジスタ部10は
レジスタRE1〜レジスタRE7の7個のシフトレジス
タRE1〜7よりなり、順次入力したバーストデータ1
より7までのカラーコードをレジスタRE1より順次パ
ラレル入力し、レジスタRE1に入力してある先のカラ
ーコードをレジスタRE2に移し、以後同様に7個のバ
ーストデータを順次入力してレジスタRE1よりレジス
タRE2〜7へ順次シフト格納するようにしてある。
レジスタRE1〜レジスタRE7の7個のシフトレジス
タRE1〜7よりなり、順次入力したバーストデータ1
より7までのカラーコードをレジスタRE1より順次パ
ラレル入力し、レジスタRE1に入力してある先のカラ
ーコードをレジスタRE2に移し、以後同様に7個のバ
ーストデータを順次入力してレジスタRE1よりレジス
タRE2〜7へ順次シフト格納するようにしてある。
【0013】上記一致検出部20は、図2に示すよう
に、レジスタRE1〜レジスタRE7に格納されている
7個のカラーコードを一対ずつ組合せ、1ビットずつシ
フトさせながら、Ex.ORゲート27と比較して1個
以上の不一致ビットがあった場合はフリツプフロップ
(以後F/Fという)29に記憶格納するようにし、そ
の記憶結果は一致検出をするたびに次のF/F29に順
次シフト格納し記憶用シフトレジスタ35を形成するよ
うにしてある。
に、レジスタRE1〜レジスタRE7に格納されている
7個のカラーコードを一対ずつ組合せ、1ビットずつシ
フトさせながら、Ex.ORゲート27と比較して1個
以上の不一致ビットがあった場合はフリツプフロップ
(以後F/Fという)29に記憶格納するようにし、そ
の記憶結果は一致検出をするたびに次のF/F29に順
次シフト格納し記憶用シフトレジスタ35を形成するよ
うにしてある。
【0014】即ち、図3の(A)には、バーストデータ
7、6がその順に入力した場合、その際構成される一致
回路21とその一致結果を格納するF/F(6、7)3
5が示してある。また(B)には、バーストデータ7、
6、5がその順に入力した場合、その際構成される一致
回路21、22とその一致結果を格納するF/F(5、
6)、(5、7)と先に検出されたF/F(6、7)は
シフトされ、前記F/F(5、6)(5、7)とともに
記憶用シフトレジスタ35が形成される状況が示してあ
る。また(C)には、バーストデータ7、6、5、4が
その順に入力した場合、その際構成される一致回路2
1、22、23とその一致結果を格納するF/F(4、
5)、(4、6)、(4、7)が示され、F/F(5、
6)、(5、7)、(6、7)はそれぞれ(A)(B)
で検出された結果を格納したままシフトし、記憶用シフ
トレジスタ35を形成する状況を示してある。そして図
4にはその全体構成が示されており、バーストデータ
7、6、5、4、3、2、1がその順に入力した場合、
その際構成される一致回路21〜26と一致検出結果を
格納する記憶用シフトレジスタ35を形成する、F/F
(1、2)〜(1、7)、F/F(2、3)〜(2、
7)、F/F(3、4)〜(3、7)、(4、5)〜
(4、7)、F/F(5、6)、(5、7)及びF/F
(6、7)を示し、これらが記憶用シフトレジスタ35
を形成する状態が示されてある。
7、6がその順に入力した場合、その際構成される一致
回路21とその一致結果を格納するF/F(6、7)3
5が示してある。また(B)には、バーストデータ7、
6、5がその順に入力した場合、その際構成される一致
回路21、22とその一致結果を格納するF/F(5、
6)、(5、7)と先に検出されたF/F(6、7)は
シフトされ、前記F/F(5、6)(5、7)とともに
記憶用シフトレジスタ35が形成される状況が示してあ
る。また(C)には、バーストデータ7、6、5、4が
その順に入力した場合、その際構成される一致回路2
1、22、23とその一致結果を格納するF/F(4、
5)、(4、6)、(4、7)が示され、F/F(5、
6)、(5、7)、(6、7)はそれぞれ(A)(B)
で検出された結果を格納したままシフトし、記憶用シフ
トレジスタ35を形成する状況を示してある。そして図
4にはその全体構成が示されており、バーストデータ
7、6、5、4、3、2、1がその順に入力した場合、
その際構成される一致回路21〜26と一致検出結果を
格納する記憶用シフトレジスタ35を形成する、F/F
(1、2)〜(1、7)、F/F(2、3)〜(2、
7)、F/F(3、4)〜(3、7)、(4、5)〜
(4、7)、F/F(5、6)、(5、7)及びF/F
(6、7)を示し、これらが記憶用シフトレジスタ35
を形成する状態が示されてある。
【0015】上記のように本発明での一致検出はレジス
タRE1に格納されたカラーコードの値と他のレジスタ
RE2〜RE7に格納されたカラーコードをビット単位
で比較を行なうだけで、他のレジスタRE同士間の比較
については、前処理の結果をF/F(2、3)〜F/F
(6、7)にシフトする構成にしてあるため、簡単な回
路構成で実現できるようにしてある。
タRE1に格納されたカラーコードの値と他のレジスタ
RE2〜RE7に格納されたカラーコードをビット単位
で比較を行なうだけで、他のレジスタRE同士間の比較
については、前処理の結果をF/F(2、3)〜F/F
(6、7)にシフトする構成にしてあるため、簡単な回
路構成で実現できるようにしてある。
【0016】多数決処理部30は、図5に示すように、
前記21個のF/F(1、2)〜(6、7)に格納記憶
された一致ないし不一致結果の多数決処理に基づき、1
1個以上一致ないし不一致の状況が演算され、本実施例
の場合には上記組合せを形成する7個のレジスタREに
格納されたカラーコードの内、4個以上の一致がある3
5個の組合わせについて、4つの入力端子をもつアンド
ゲートで演算処理されるようにしてある。即ち具体的に
説明するに、レジスタRE1〜7に夫々格納されたカラ
ーコード(1,2,3,4,5,6,7)の内4個が等
しい場合、下記のようにレジスタRE1に格納されたカ
ラーコード(1)をグループとする組合せ(Aグルー
プ)は20個、レジスタRE2に格納されたカラーコー
ド(2)をグループとする組合せ(Bグループ)は10
個、レジスタRE3に格納されたカラーコード(3)を
グループとする組合せ(Cグループ)は4個、レジスタ
RE4に格納されたカラーコード(1)をグループとす
る組合せ(Dグループ)は1個の計35個の組合せがあ
る。 (Aグループ) ”01”:(1,2,3,4)、”02”:(1,2,3,5) ………… ”20”:(1,5,6,7) (Bグループ) ”21”:(2,3,4,5)、”22”:(2,3,4,6) ………… ”30”:(2,5,6,7) (Cグループ) ”31”:(3,4,5,6)、”32”:(3,4,5,7) ”33”:(3,4,6、7)、”34”:(3,5,6,7) (Dグループ) ”35”:(4,5,6,7)
前記21個のF/F(1、2)〜(6、7)に格納記憶
された一致ないし不一致結果の多数決処理に基づき、1
1個以上一致ないし不一致の状況が演算され、本実施例
の場合には上記組合せを形成する7個のレジスタREに
格納されたカラーコードの内、4個以上の一致がある3
5個の組合わせについて、4つの入力端子をもつアンド
ゲートで演算処理されるようにしてある。即ち具体的に
説明するに、レジスタRE1〜7に夫々格納されたカラ
ーコード(1,2,3,4,5,6,7)の内4個が等
しい場合、下記のようにレジスタRE1に格納されたカ
ラーコード(1)をグループとする組合せ(Aグルー
プ)は20個、レジスタRE2に格納されたカラーコー
ド(2)をグループとする組合せ(Bグループ)は10
個、レジスタRE3に格納されたカラーコード(3)を
グループとする組合せ(Cグループ)は4個、レジスタ
RE4に格納されたカラーコード(1)をグループとす
る組合せ(Dグループ)は1個の計35個の組合せがあ
る。 (Aグループ) ”01”:(1,2,3,4)、”02”:(1,2,3,5) ………… ”20”:(1,5,6,7) (Bグループ) ”21”:(2,3,4,5)、”22”:(2,3,4,6) ………… ”30”:(2,5,6,7) (Cグループ) ”31”:(3,4,5,6)、”32”:(3,4,5,7) ”33”:(3,4,6、7)、”34”:(3,5,6,7) (Dグループ) ”35”:(4,5,6,7)
【0017】そしてセレクタ部50では、図6に示すよ
うに、前記35個の組合せをマルチプレクサ11A〜1
1Dにより対応する各グループの信号として取りだし、
Aグループについてはレジスタ部10のシフトレジスタ
RE1に格納されているカラーコード1を、又Bグルー
プについてはレジスタ部10のシフトレジスタRE2に
格納されているカラーコード2を、更にCグループにつ
いてはレジスタ部10のシフトレジスタRE3に格納さ
れているカラーコード3を、又Dグループについてはレ
ジスタ部10のシフトレジスタRE4に格納されている
カラーコード3を取りだし、判定部40のレジスタRE
8に転送するように構成してある。
うに、前記35個の組合せをマルチプレクサ11A〜1
1Dにより対応する各グループの信号として取りだし、
Aグループについてはレジスタ部10のシフトレジスタ
RE1に格納されているカラーコード1を、又Bグルー
プについてはレジスタ部10のシフトレジスタRE2に
格納されているカラーコード2を、更にCグループにつ
いてはレジスタ部10のシフトレジスタRE3に格納さ
れているカラーコード3を、又Dグループについてはレ
ジスタ部10のシフトレジスタRE4に格納されている
カラーコード3を取りだし、判定部40のレジスタRE
8に転送するように構成してある。
【0018】前記判定部40はレジスタRE8、RE9
と一致回路41とを主構成とし、図7に示すように、セ
レクタ部50より選択された一のカラーコードをレジス
タRE8に格納するとともに、レジスタRE8に格納さ
れていた前段のカラーコードをレジスタRE9にシフト
させ一致回路41で一致、不一致を判定し、不一致の場
合はホストCPUに割り込みをかけ新しいカラーコード
を更新する。
と一致回路41とを主構成とし、図7に示すように、セ
レクタ部50より選択された一のカラーコードをレジス
タRE8に格納するとともに、レジスタRE8に格納さ
れていた前段のカラーコードをレジスタRE9にシフト
させ一致回路41で一致、不一致を判定し、不一致の場
合はホストCPUに割り込みをかけ新しいカラーコード
を更新する。
【0019】又判定部40においては、多数決処理部3
0よりの信号により下記判定を行なう事が出来る。 1)4個以上の一致を検出したか否かの判断、 2)前回で決定したカラーコードと不一致か否かを判
断、 3)4個以上一致しているなかで、7個のカラーコード
のうち5個が一致しているのか6個がないし7個が一致
しているのかの判断、 そして上記判定に基づき、下記4項目を検出しホストC
PUに割り込みを発生させホストCPU側では 1)カラーコードが4個以上一致し且つ前回のカラーコ
ードと一致しているときは同一の基地局である事を識別
し、位置登録情報等を基地局に送信しない。 2)4個以上一致しているなかで、5個、6個、7個の
一致していることを検出したときは、受信状態が良い事
を端末の表示部に表示する。 3)4個以上の不一致があることを検出したとき、受信
状態が悪い事を端末の表示部に表示する。 4)4個以上一致しているが前回のカラーコードと一致
していないことを検出したとき、新しいカラーコードを
更新するとともに、位置登録情報等を基地局に送信す
る。
0よりの信号により下記判定を行なう事が出来る。 1)4個以上の一致を検出したか否かの判断、 2)前回で決定したカラーコードと不一致か否かを判
断、 3)4個以上一致しているなかで、7個のカラーコード
のうち5個が一致しているのか6個がないし7個が一致
しているのかの判断、 そして上記判定に基づき、下記4項目を検出しホストC
PUに割り込みを発生させホストCPU側では 1)カラーコードが4個以上一致し且つ前回のカラーコ
ードと一致しているときは同一の基地局である事を識別
し、位置登録情報等を基地局に送信しない。 2)4個以上一致しているなかで、5個、6個、7個の
一致していることを検出したときは、受信状態が良い事
を端末の表示部に表示する。 3)4個以上の不一致があることを検出したとき、受信
状態が悪い事を端末の表示部に表示する。 4)4個以上一致しているが前回のカラーコードと一致
していないことを検出したとき、新しいカラーコードを
更新するとともに、位置登録情報等を基地局に送信す
る。
【0020】図8には、通信チャンネル時において、前
記レジスタ部10及び一致検出部20を利用した電波断
検出を行なうようにしたブロック図が開示されている。
即ち前記レジスタ部10のシフトレジスタRE2に、基
地局より順次送信されるカラーコードを順次格納し、一
方シフトレジスタRE1にはホストCPUからのカラー
コードを格納する。
記レジスタ部10及び一致検出部20を利用した電波断
検出を行なうようにしたブロック図が開示されている。
即ち前記レジスタ部10のシフトレジスタRE2に、基
地局より順次送信されるカラーコードを順次格納し、一
方シフトレジスタRE1にはホストCPUからのカラー
コードを格納する。
【0021】そして前記2つのカラーコードを一致検出
部20側で前記と同様な操作で順次ビット単位で比較し
ながら、該検出部側で基地局より順次送信されるカラー
コードとホストCPU側のカラーコードとの一致、不一
致をF/F(1、2)〜(1、7)に順次シフトしなが
ら格納し、図9に示すようにその不一致数を判定部40
側で判定し、全てのF/Fが全て不一致の場合に電波断
開始ビットを立て、そのステータス信号をホストCPU
70に送信して割り込みを発生し通知する。又その後、
タイマ61によりカウントされる所定時間以内にF/F
の一致数が4以上になった場合に電波断停止ビットを立
て、そのステータス信号をホストCPU70に送信して
割り込みを発生し通知する。一方ホストCPU70側で
はタイマ61によりカウントされる所定時間以内電波断
停止信号が来ない場合はチャンネル停止状態に移行す
る。尚、図9中71は受信器、72はアンテナである。
部20側で前記と同様な操作で順次ビット単位で比較し
ながら、該検出部側で基地局より順次送信されるカラー
コードとホストCPU側のカラーコードとの一致、不一
致をF/F(1、2)〜(1、7)に順次シフトしなが
ら格納し、図9に示すようにその不一致数を判定部40
側で判定し、全てのF/Fが全て不一致の場合に電波断
開始ビットを立て、そのステータス信号をホストCPU
70に送信して割り込みを発生し通知する。又その後、
タイマ61によりカウントされる所定時間以内にF/F
の一致数が4以上になった場合に電波断停止ビットを立
て、そのステータス信号をホストCPU70に送信して
割り込みを発生し通知する。一方ホストCPU70側で
はタイマ61によりカウントされる所定時間以内電波断
停止信号が来ない場合はチャンネル停止状態に移行す
る。尚、図9中71は受信器、72はアンテナである。
【0022】又通信チャンネル時のカラーコード検出に
は、図5に示すようにレジスタRE1よりレジスタRE
2へ順次基地局よりのカラーコードを入力させ、一致回
路21を介してレジスタRE1、RE2に格納されるて
いるカラーコードの一致、不一致を検出し、その結果を
記憶格納した記憶用シフトレジスタ35のF/F(6、
7)(5、6)(4、5)(3、4)(2、3)を順次
シフトさせ、最後にレジスタRE1にホストCPU70
により予め設定したカラーコードを入力させ、F/F
(1、2)を得るようにして、通信時のカラーコードが
常に検出ができるとともにレジスタRE1に格納される
よう構成してある。
は、図5に示すようにレジスタRE1よりレジスタRE
2へ順次基地局よりのカラーコードを入力させ、一致回
路21を介してレジスタRE1、RE2に格納されるて
いるカラーコードの一致、不一致を検出し、その結果を
記憶格納した記憶用シフトレジスタ35のF/F(6、
7)(5、6)(4、5)(3、4)(2、3)を順次
シフトさせ、最後にレジスタRE1にホストCPU70
により予め設定したカラーコードを入力させ、F/F
(1、2)を得るようにして、通信時のカラーコードが
常に検出ができるとともにレジスタRE1に格納される
よう構成してある。
【0023】
【発明の効果】本発明によれば下記に記載する効果を奏
する。 1)ホストCPUは判定部より出力する判定結果のステ
ータス信号を読むだけで判定までの一連の処理にその時
間を占有されない。 2)一致検出部において、8ビット中1ビットでも不一
致があればそれを記憶する手段を持ち、小さい回路規模
で実現できる。 3)4個以上の不一致があるとき及び4個以上一致して
いるときで且つ前段のカラーコードと異なるときは、判
定部に発生するビットでホストCPUに割り込みを起こ
すとともに現在の一致数をステータスに示す構成にして
あるため、ホストCPUは必ずしも毎回のタイムスロッ
ト毎にステータス信号を読み出す必要がない。 4)一致検出は、レジスタRE1に格納された値と他の
レジスタREとの比較を行なうだけで済み、他のレジス
タRE同士の比較については前処理結果をシフトするの
みで済むため、簡単な回路で実現できる。 5)更に通信チャンネル時においても前記回路を利用し
てカラーコード検出及び電波断検出も可能である。
する。 1)ホストCPUは判定部より出力する判定結果のステ
ータス信号を読むだけで判定までの一連の処理にその時
間を占有されない。 2)一致検出部において、8ビット中1ビットでも不一
致があればそれを記憶する手段を持ち、小さい回路規模
で実現できる。 3)4個以上の不一致があるとき及び4個以上一致して
いるときで且つ前段のカラーコードと異なるときは、判
定部に発生するビットでホストCPUに割り込みを起こ
すとともに現在の一致数をステータスに示す構成にして
あるため、ホストCPUは必ずしも毎回のタイムスロッ
ト毎にステータス信号を読み出す必要がない。 4)一致検出は、レジスタRE1に格納された値と他の
レジスタREとの比較を行なうだけで済み、他のレジス
タRE同士の比較については前処理結果をシフトするの
みで済むため、簡単な回路で実現できる。 5)更に通信チャンネル時においても前記回路を利用し
てカラーコード検出及び電波断検出も可能である。
【図1】本発明のカラーコード検出装置の概略の構成を
示すブロック図である。
示すブロック図である。
【図2】図1のレジスタ部と一致検出部の構成を示す回
路図である。
路図である。
【図3】図1の一致検出部の要部構成図で、(A)はバ
ーストデータ6,7のカラーコードが格納されたときの
状態を示し、(B)はバーストデータ5,6,7のカラ
ーコードが格納されたときの状態を示し、(C)はバー
ストデータ4〜7のカラーコードが格納されたときの状
態を示す。
ーストデータ6,7のカラーコードが格納されたときの
状態を示し、(B)はバーストデータ5,6,7のカラ
ーコードが格納されたときの状態を示し、(C)はバー
ストデータ4〜7のカラーコードが格納されたときの状
態を示す。
【図4】図1の一致検出部の全体構成図で、バーストデ
ータ1〜7のカラーコードが格納されたときの状態を示
してある。
ータ1〜7のカラーコードが格納されたときの状態を示
してある。
【図5】図1の多数決処理部の構成を示す回路図であ
る。
る。
【図6】図1のセレクタ部を示すブロック図である。
【図7】図1の判定部を示すブロック図である。
【図8】図9のレジスタ部と一致検出部の構成を示す。
【図9】通信チャンネル時に電波断検出を行なう為の要
部ブロック図である。
部ブロック図である。
RE1〜RE9 シフトレジスタ 10 レジスタ部 20 一致検出部 30 多数決処理部 50 セレクタ部 40 判定部 60 シーケンス制御部 70 ホストCPU
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 7/24 - 7/26 H04Q 7/00 - 7/38
Claims (2)
- 【請求項1】 TDMA(時分割多元接続)方式を用い
た移動体通信端末におけるカラーコード検出装置におい
て、 TDMA制御チャンネル時において、入力したバースト
データより取り出したカラーコードをn1から順次格納
するn個のシフトレジスタよりなるレジスタ部と、 該レジスタ部に順次格納されたカラーコードを1ビット
づつシフトさせながらビット単位で比較して(n1、n
2)(n1、n3)…(n1、n−1)(n1、n)の
各カラーコード対の組合せにつき、一致、不一致を検出
する一致検出部と、 前記検出結果について、何組のカラーコード対が一致す
るかを検出する多数決処理をする多数決処理部と、 前記多数決処理部の処理結果に基づいて、前記レジスタ
に格納されたカラーコード内の予め決められた個数以上
の一致がある場合に前記n1〜nのレジスタ部の内、前
記n1を含む所定数のレジスタ部に格納されているカラ
ーコードをセレクトして、後記する判定部に送るセレク
タ部と、該 セレクタ部より得られたカラーコードと既に格納され
ている前段のカラーコードと比較し異なる場合はカラー
コードの更新を行なう判定部と、 前記各部の操作制御するシーケンス制御部とを設け、 バーストデータの一致検出、多数決処理、比較判定、ス
テータス信号の出力の処理操作をホストCPUを用いず
に前記シーケンス制御部で作動する論理回路で行なうよ
うに構成した ことを特徴とするカラーコード検出装置。 - 【請求項2】 TDMA通信チャンネル時において、入
力したバーストデータより取り出したカラーコードを順
次格納する第1シフトレジスタと、ホストCPUからの
カラーコードを格納する第2シフトレジスタと、 前記両カラーコードを1ビットづつビット単位で比較し
てF/Fに一致、不一致を検出して格納し、その一致数
が予め決定された数以上かどうかを検出する検出・多数
決処理手段とを備え、 基地局より順次送信されるカラーコードとホストCPU
側のカラーコードとの一致、不一致の数により適宜電波
断及び電波断停止信号を送出可能に構成した請求項1記
載のカラーコード検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16309695A JP3217939B2 (ja) | 1995-06-07 | 1995-06-07 | カラーコード検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16309695A JP3217939B2 (ja) | 1995-06-07 | 1995-06-07 | カラーコード検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08336186A JPH08336186A (ja) | 1996-12-17 |
JP3217939B2 true JP3217939B2 (ja) | 2001-10-15 |
Family
ID=15767112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16309695A Expired - Fee Related JP3217939B2 (ja) | 1995-06-07 | 1995-06-07 | カラーコード検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3217939B2 (ja) |
-
1995
- 1995-06-07 JP JP16309695A patent/JP3217939B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
ディジタル方式自動車電話システム標準規格、社団法人電波産業会、(平成6年11月10日 C改訂)、p.70 |
Also Published As
Publication number | Publication date |
---|---|
JPH08336186A (ja) | 1996-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414676A (en) | Signal synchronization system | |
US4518961A (en) | Universal paging device with power conservation | |
US5363428A (en) | Dynamic channel assignment cordless telecommunication network | |
KR20060089505A (ko) | Dma 제어 장치 및 방법 | |
US7526302B2 (en) | Method of synchronizing a mobile station with a base station | |
EP0238097B1 (en) | Multi-system paging device with power conservation | |
US4782529A (en) | Decryption of messages employing unique control words and randomly chosen decryption keys | |
US6885656B2 (en) | Asynchronous interference avoiding method and asynchronous interference avoiding system | |
US6038436A (en) | Method and apparatus for conserving power in portable, battery-operated radios | |
JP2666679B2 (ja) | スロット受信同期回路 | |
JP2940454B2 (ja) | スロット受信同期回路 | |
JP3217939B2 (ja) | カラーコード検出装置 | |
US6671270B2 (en) | Wireless communication system and control method therefor | |
US4829466A (en) | Paging device with modifiable operational characteristics | |
US5926766A (en) | Cordless telephone with division of channels into groups of channels | |
CN117221377B (zh) | 一种数据通信方法以及终端设备 | |
JP2569827B2 (ja) | 親局と複数の子局との交信方法 | |
US6493777B1 (en) | Method for dynamically reconfiguring data bus control | |
JP3748830B2 (ja) | データ制御回路 | |
JP2002507341A (ja) | データを受信する回路及び方法 | |
JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
KR100263077B1 (ko) | 무선호출수신기의 수신메시지 처리 장치 | |
JP2785787B2 (ja) | シリアルインタフェース回路 | |
JPH0319535A (ja) | 通信チャンネル選択方式 | |
JPS637054A (ja) | 通信制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |