JP3208784B2 - ポリッシュによる平坦化方法 - Google Patents
ポリッシュによる平坦化方法Info
- Publication number
- JP3208784B2 JP3208784B2 JP08958391A JP8958391A JP3208784B2 JP 3208784 B2 JP3208784 B2 JP 3208784B2 JP 08958391 A JP08958391 A JP 08958391A JP 8958391 A JP8958391 A JP 8958391A JP 3208784 B2 JP3208784 B2 JP 3208784B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- polished
- flattening
- groove
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ポリッシュによる平坦
化方法に関する。本発明は、凸部と凹部とを有し、ポリ
ッシュにより凸部を研摩除去して平坦化を行う各種被研
摩材のポリッシュに用いることができ、例えば、電子材
料（半導体装置その他）製造の際に基体全面に被膜を形
成した場合に、これによって生じる凸凹をポリッシュに
より平坦化する際に利用することができる。
化方法に関する。本発明は、凸部と凹部とを有し、ポリ
ッシュにより凸部を研摩除去して平坦化を行う各種被研
摩材のポリッシュに用いることができ、例えば、電子材
料（半導体装置その他）製造の際に基体全面に被膜を形
成した場合に、これによって生じる凸凹をポリッシュに
より平坦化する際に利用することができる。
【０００２】
【従来の技術及びその問題点】従来より、ポリッシュに
より凹凸を平坦化する技術が知られている。本明細書
中、ポリッシュとは、平坦化を達成し得る研摩手段全般
を意味するが、ポリッシュは機械的研摩により平坦化を
行うので、対象に特に制限がなく汎用でき、かつ、良好
な平坦化が実現できるので有望である。近年はこれを電
子材料の表面平坦化等、微細な装置の平坦化に用いるこ
とが提案されている（例えば、特開昭６０−３９８３５
号参照）。また、例えば、１９９０年１０月２日付日経
産業新聞には、ナイロン製の直径１０ミリメートル程度
の球形工具を用いて、磁気ディスク基板上の微小突起を
研摩して高度に平坦化する技術が紹介されている。これ
によると従来の２．５倍程度の平坦化が実現できるとさ
れている。
より凹凸を平坦化する技術が知られている。本明細書
中、ポリッシュとは、平坦化を達成し得る研摩手段全般
を意味するが、ポリッシュは機械的研摩により平坦化を
行うので、対象に特に制限がなく汎用でき、かつ、良好
な平坦化が実現できるので有望である。近年はこれを電
子材料の表面平坦化等、微細な装置の平坦化に用いるこ
とが提案されている（例えば、特開昭６０−３９８３５
号参照）。また、例えば、１９９０年１０月２日付日経
産業新聞には、ナイロン製の直径１０ミリメートル程度
の球形工具を用いて、磁気ディスク基板上の微小突起を
研摩して高度に平坦化する技術が紹介されている。これ
によると従来の２．５倍程度の平坦化が実現できるとさ
れている。
【０００３】しかしポリッシュには、次の問題点があ
る。即ち、図３に示すように、凸部２及び凹部３を有す
る被研摩材１上をポリッシュにより平坦化しようとする
と、凸部２が研摩されて除去されて平坦化が進行する
が、凹部３も研摩されて或る程度は削られて行く。研摩
粒子６により研摩が多少進むからである。もちろん凸部
２におけるポリッシュ速度は、凹部３におけるポリッシ
ュ速度より圧倒的に大きいが、凹部３においても少なく
ともわずかにはポリッシュがなされ、凸部２が所定分だ
け除去されて図３のＡ面まで削られると、凹部３はそれ
よりやや低い位置のＢ面まで削られることになる。よっ
て、精度の良い平坦化は困難であった。
る。即ち、図３に示すように、凸部２及び凹部３を有す
る被研摩材１上をポリッシュにより平坦化しようとする
と、凸部２が研摩されて除去されて平坦化が進行する
が、凹部３も研摩されて或る程度は削られて行く。研摩
粒子６により研摩が多少進むからである。もちろん凸部
２におけるポリッシュ速度は、凹部３におけるポリッシ
ュ速度より圧倒的に大きいが、凹部３においても少なく
ともわずかにはポリッシュがなされ、凸部２が所定分だ
け除去されて図３のＡ面まで削られると、凹部３はそれ
よりやや低い位置のＢ面まで削られることになる。よっ
て、精度の良い平坦化は困難であった。
【０００４】この問題は、図４に示すように、溝４に埋
め込み材料５を埋め込んだ時に、同時に溝４以外の所に
形成された凸部２をポリッシュする場合、大きな問題と
なる。一般にこのような被膜材料は研摩除去され易いの
で、凸部２が丁度被研摩材１の下地まで除去されると、
埋め込み材料５は下地表面よりも削られてしまうことに
なるからである。
め込み材料５を埋め込んだ時に、同時に溝４以外の所に
形成された凸部２をポリッシュする場合、大きな問題と
なる。一般にこのような被膜材料は研摩除去され易いの
で、凸部２が丁度被研摩材１の下地まで除去されると、
埋め込み材料５は下地表面よりも削られてしまうことに
なるからである。
【０００５】上記問題は、微細化・集積化した電子材料
の平坦化にポリッシュを用いようとする場合の隘路とな
っている。具体的には、例えば、半導体基板上の溝を絶
縁材で埋め込んでトレンチアイソレーション（溝型素子
分離構造）を形成する際の平坦化にポリッシュを用いよ
うとするとき、問題になる。即ち、図５に示すように、
シリコン半導体基板等の被研摩材１の溝４を各種堆積手
段により絶縁材であるＳｉＯ２等の埋め込み材料５で埋
め込むと、溝４以外の部分にもＳｉＯ２等が堆積して凸
部２となるので、この余分な凸部２を除去しなければな
らない。このアクティブ領域上の余分な凸部２（ＳｉＯ
２）をポリッシュで除去する際、凸部２のポリッシュレ
ートは凹部３のポリッシュレートよりはるかに大きくは
あるものの、図５（ｂ）におけるシリコントレンチ（溝
４）の深さと埋め込み材料５であるＳｉＯ２の膜厚が同
じであると、ポリッシュ（図５（ｃ））後の出来上がり
のトレンチアイソレーションの埋め込みＳｉＯ２膜厚が
図５（ｄ）に示すようにシリコントレンチより浅くなっ
てしまい、後工程でゲート酸化膜を形成した場合、耐圧
低下を招く原因となっていた。また、段差を生ずるた
め、工程での平坦化に負担がかかることになる。
の平坦化にポリッシュを用いようとする場合の隘路とな
っている。具体的には、例えば、半導体基板上の溝を絶
縁材で埋め込んでトレンチアイソレーション（溝型素子
分離構造）を形成する際の平坦化にポリッシュを用いよ
うとするとき、問題になる。即ち、図５に示すように、
シリコン半導体基板等の被研摩材１の溝４を各種堆積手
段により絶縁材であるＳｉＯ２等の埋め込み材料５で埋
め込むと、溝４以外の部分にもＳｉＯ２等が堆積して凸
部２となるので、この余分な凸部２を除去しなければな
らない。このアクティブ領域上の余分な凸部２（ＳｉＯ
２）をポリッシュで除去する際、凸部２のポリッシュレ
ートは凹部３のポリッシュレートよりはるかに大きくは
あるものの、図５（ｂ）におけるシリコントレンチ（溝
４）の深さと埋め込み材料５であるＳｉＯ２の膜厚が同
じであると、ポリッシュ（図５（ｃ））後の出来上がり
のトレンチアイソレーションの埋め込みＳｉＯ２膜厚が
図５（ｄ）に示すようにシリコントレンチより浅くなっ
てしまい、後工程でゲート酸化膜を形成した場合、耐圧
低下を招く原因となっていた。また、段差を生ずるた
め、工程での平坦化に負担がかかることになる。
【０００６】
【発明の目的】本発明は上述した問題点を解決して、凸
部と凹部とを有する被研摩材をポリッシュにより平坦化
する場合に、凸部を所望のポリッシュ除去した際にも、
凹部に不必要なポリッシュがなされることを防止して、
段差のない良好な平坦化を達成できる平坦化方法を提供
せんとするものである。
部と凹部とを有する被研摩材をポリッシュにより平坦化
する場合に、凸部を所望のポリッシュ除去した際にも、
凹部に不必要なポリッシュがなされることを防止して、
段差のない良好な平坦化を達成できる平坦化方法を提供
せんとするものである。
【０００７】
【課題を解決するための手段】本発明は、溝に埋め込み
材料を埋め込こむことで溝以外の所に凸部が形成されて
なる凸部と凹部とを有する被研摩材をポリッシュし凸部
を研摩除去して平坦化するポリッシュによる平坦化方法
において、前記溝の深さＤに対して、Δ＝Ｄ×ｂ／（ａ
−ｂ）で示されるΔの分だけ、該溝への前記埋め込み材
料を積み増すことにより前記凸部と前記凹部とに前記埋
め込み材料を予め積み増し、その後ポリッシュする（た
だし、ａ，ｂは、凸部の面上でのポリッシュのレートと
凹部の面上でのポリッシュのレートの比がａ：ｂであっ
たとしたときの各ａ，ｂの値である。）ことを特徴とす
るポリッシュによる平坦化方法であって、この構成によ
り、上記目的を達成するものである。
材料を埋め込こむことで溝以外の所に凸部が形成されて
なる凸部と凹部とを有する被研摩材をポリッシュし凸部
を研摩除去して平坦化するポリッシュによる平坦化方法
において、前記溝の深さＤに対して、Δ＝Ｄ×ｂ／（ａ
−ｂ）で示されるΔの分だけ、該溝への前記埋め込み材
料を積み増すことにより前記凸部と前記凹部とに前記埋
め込み材料を予め積み増し、その後ポリッシュする（た
だし、ａ，ｂは、凸部の面上でのポリッシュのレートと
凹部の面上でのポリッシュのレートの比がａ：ｂであっ
たとしたときの各ａ，ｂの値である。）ことを特徴とす
るポリッシュによる平坦化方法であって、この構成によ
り、上記目的を達成するものである。
【０００８】本発明は、半導体基板に形成した溝の埋め
込み後の平坦化（トレンチアイソレーション、トレンチ
キャパシタ、トレンチ埋め込みコンタクトプラグなどの
形成の際の平坦化）や、ブランケットタングステン膜の
如く全面へのスパッタや蒸着により形成した被膜の凹凸
を平坦化する場合に好適に用いることができ、その他各
種の被研摩材のポリッシュによる平坦化に利用できる。
込み後の平坦化（トレンチアイソレーション、トレンチ
キャパシタ、トレンチ埋め込みコンタクトプラグなどの
形成の際の平坦化）や、ブランケットタングステン膜の
如く全面へのスパッタや蒸着により形成した被膜の凹凸
を平坦化する場合に好適に用いることができ、その他各
種の被研摩材のポリッシュによる平坦化に利用できる。
【０００９】本発明の構成について、後記詳述する本発
明の一実施例を示す図１の例示を用いて説明すると、次
のとおりであ。即ち、図１（ｂ）に示す如き凸部２と凹
部３とを有する被研摩材１（図示例ではシリコン基板）
をポリッシュし凸部２を研摩除去して平坦化する際、凸
部２が研摩除去される間に凹部３が研摩される分（図に
示すΔ）を予め凹部３に積み増しておいて図１（ｂ）の
ようにして、その後ポリッシュする。
明の一実施例を示す図１の例示を用いて説明すると、次
のとおりであ。即ち、図１（ｂ）に示す如き凸部２と凹
部３とを有する被研摩材１（図示例ではシリコン基板）
をポリッシュし凸部２を研摩除去して平坦化する際、凸
部２が研摩除去される間に凹部３が研摩される分（図に
示すΔ）を予め凹部３に積み増しておいて図１（ｂ）の
ようにして、その後ポリッシュする。
【００１０】
【作用】本発明によれば、凸部２が研摩除去される間に
凹部３が研摩される分を予め凹部３に積み増しておくの
で、ポリッシュにより凸部２の所望の除去が終了する
と、丁度凹部３も凸部２が研摩除去されたのと水平な位
置まで研摩されることになり、よって段差のない精度の
良い平坦化を達成できる。
凹部３が研摩される分を予め凹部３に積み増しておくの
で、ポリッシュにより凸部２の所望の除去が終了する
と、丁度凹部３も凸部２が研摩除去されたのと水平な位
置まで研摩されることになり、よって段差のない精度の
良い平坦化を達成できる。
【００１１】
【実施例】以下本発明の一実施例について、図面を参照
して説明する。但し当然のことではあるが、本発明は以
下述べる実施例により限定されるものではない。
して説明する。但し当然のことではあるが、本発明は以
下述べる実施例により限定されるものではない。
【００１２】実施例−１ この実施例は、半導体装置製造において、基板にトレン
チ（溝）を形成してこれを埋め込んでトレンチアイソレ
ーションを形成するときの平坦化に本発明を適用したも
のである。特にこの実施例は、凸部面と凹部面でのポリ
ッシュの研摩速度（エッチングレート）の比に応じた分
の膜厚を、トレンチ埋め込みの際に、凹部に積み増しす
る構成とした、ポリッシュを用いたトレンチアイソレー
ション形成法に本発明を具体化したものである。
チ（溝）を形成してこれを埋め込んでトレンチアイソレ
ーションを形成するときの平坦化に本発明を適用したも
のである。特にこの実施例は、凸部面と凹部面でのポリ
ッシュの研摩速度（エッチングレート）の比に応じた分
の膜厚を、トレンチ埋め込みの際に、凹部に積み増しす
る構成とした、ポリッシュを用いたトレンチアイソレー
ション形成法に本発明を具体化したものである。
【００１３】図１を参照する。本例では、被研摩材１で
あるシリコン基板に溝４（トレンチ）を形成して、図１
（ａ）の構造にする。溝４の加工形成は、一般的なフォ
トリソグラフィー技術とシリコンエッチング技術を用い
たパターニング手段を用いることができる。
あるシリコン基板に溝４（トレンチ）を形成して、図１
（ａ）の構造にする。溝４の加工形成は、一般的なフォ
トリソグラフィー技術とシリコンエッチング技術を用い
たパターニング手段を用いることができる。
【００１４】次に、絶縁材として埋め込み材料５である
ＳｉＯ2 を溝４に埋め込む。但しこのとき、溝４を丁度
埋め込む通常の埋め込みではなく、凸部２の除去時に凹
部３が研摩される分を凹部３に積み増して、埋め込みを
行う。即ち、溝４の埋め込みとこの積み増しを本例では
連続して行うのであるが、本例では溝４の深さＤに対し
て、Δ＝Ｄ×ｂ／（ａ−ｂ）で示されるΔの分だけ、積
み増すようにした（図１（ｂ）参照）。ここでａ，ｂ
は、凸部２の面上でのポリッシュのエッチレートと凹部
３の面上でのポリッシュのエッチレートの比がａ：ｂで
あったとしたときの各ａ，ｂの値である。つまり、溝４
を、Ｄ＋Ｄ×ｂ／（ａ−ｂ）の膜厚でトレンチ埋め込み
を行う。例えば、溝４のトレンチ深さＤ＝０．５μｍ、
凸部２と凹部３のエッチレートの比がａ：ｂ＝１０：１
ならば、積み増し量は、０．５×１／（１０−１）＝
０．０５６μｍとなり、トレンチ埋め込みは、０．５＋
０．０５６＝０．５５６μｍの膜厚となるように行えば
よい。埋め込み材料５の形成は、本例ではＣＶＤ等の一
般的なＳｉＯ2 堆積手段を用いて行った。
ＳｉＯ2 を溝４に埋め込む。但しこのとき、溝４を丁度
埋め込む通常の埋め込みではなく、凸部２の除去時に凹
部３が研摩される分を凹部３に積み増して、埋め込みを
行う。即ち、溝４の埋め込みとこの積み増しを本例では
連続して行うのであるが、本例では溝４の深さＤに対し
て、Δ＝Ｄ×ｂ／（ａ−ｂ）で示されるΔの分だけ、積
み増すようにした（図１（ｂ）参照）。ここでａ，ｂ
は、凸部２の面上でのポリッシュのエッチレートと凹部
３の面上でのポリッシュのエッチレートの比がａ：ｂで
あったとしたときの各ａ，ｂの値である。つまり、溝４
を、Ｄ＋Ｄ×ｂ／（ａ−ｂ）の膜厚でトレンチ埋め込み
を行う。例えば、溝４のトレンチ深さＤ＝０．５μｍ、
凸部２と凹部３のエッチレートの比がａ：ｂ＝１０：１
ならば、積み増し量は、０．５×１／（１０−１）＝
０．０５６μｍとなり、トレンチ埋め込みは、０．５＋
０．０５６＝０．５５６μｍの膜厚となるように行えば
よい。埋め込み材料５の形成は、本例ではＣＶＤ等の一
般的なＳｉＯ2 堆積手段を用いて行った。
【００１５】上記のような埋め込みを行って、図１
（ｂ）の構造を得た後、図１（ｃ）に示す如くポリッシ
ュを行うと、アクティブ領域上の埋め込み材料（ＳｉＯ
2 ）が形成する凸部２が研摩除去されて丁度なくなった
ときに、トレンチ埋め込み部分（埋め込み材料部分５）
のＳｉＯ2 膜厚が溝４のトレンチ深さと同じになり、平
坦なトレンチアイソレーションが形成され、図１（ｄ）
の構造が得られる。なお図１（ｃ）中、６は研摩粒子を
示し、Ｐは研摩プレート（ポリッシュヘッド）を示す。
（ｂ）の構造を得た後、図１（ｃ）に示す如くポリッシ
ュを行うと、アクティブ領域上の埋め込み材料（ＳｉＯ
2 ）が形成する凸部２が研摩除去されて丁度なくなった
ときに、トレンチ埋め込み部分（埋め込み材料部分５）
のＳｉＯ2 膜厚が溝４のトレンチ深さと同じになり、平
坦なトレンチアイソレーションが形成され、図１（ｄ）
の構造が得られる。なお図１（ｃ）中、６は研摩粒子を
示し、Ｐは研摩プレート（ポリッシュヘッド）を示す。
【００１６】ポリッシュを行うときの装置システムは、
例えば図２に示すものを用いることができる。図２中、
１は被研摩材であるシリコン基板（ウェハー）であり、
Ｐは研摩プレート（ポリッシュヘッド）である。７１は
スラリー導入管、７２は研摩粒子を含むスラリー、７３
は研摩プレートＰの回転軸、７４は被研摩材１を支持す
るウェハー保持試料台、７５はウェハー保持試料台の回
転軸である。７６は研摩圧力を示し、これは適宜調整す
べきものである。
例えば図２に示すものを用いることができる。図２中、
１は被研摩材であるシリコン基板（ウェハー）であり、
Ｐは研摩プレート（ポリッシュヘッド）である。７１は
スラリー導入管、７２は研摩粒子を含むスラリー、７３
は研摩プレートＰの回転軸、７４は被研摩材１を支持す
るウェハー保持試料台、７５はウェハー保持試料台の回
転軸である。７６は研摩圧力を示し、これは適宜調整す
べきものである。
【００１７】上述のように本実施例では、凸部面と凹部
面でのポリッシュのエッチレートの比に応じた分の膜厚
を、トレンチ埋め込みの際に積み増しして、その上でポ
リッシュを用いて平坦化を行ってトレンチアイソレーシ
ョンを形成するようにした結果、負担のない平坦化によ
り、段差のない精度良好な平坦化が実現でき、耐圧低下
等の問題をも生じることなくトレンチアイソレーション
を得ることができる。
面でのポリッシュのエッチレートの比に応じた分の膜厚
を、トレンチ埋め込みの際に積み増しして、その上でポ
リッシュを用いて平坦化を行ってトレンチアイソレーシ
ョンを形成するようにした結果、負担のない平坦化によ
り、段差のない精度良好な平坦化が実現でき、耐圧低下
等の問題をも生じることなくトレンチアイソレーション
を得ることができる。
【００１８】
【発明の効果】上述したように、本発明によれば、凸部
と凹部とを有する被研摩材をポリッシュにより平坦化す
る場合に、凸部を所定程度ポリッシュ除去した際にも、
凹部に不必要なポリッシュがなされることを防止した、
段差のない良好な平坦化を達成できる平坦化方法を提供
できる。
と凹部とを有する被研摩材をポリッシュにより平坦化す
る場合に、凸部を所定程度ポリッシュ除去した際にも、
凹部に不必要なポリッシュがなされることを防止した、
段差のない良好な平坦化を達成できる平坦化方法を提供
できる。
【図１】実施例−１の工程図である。
【図２】実施例−１で用いることができるポリッシュ装
置システムの一例を示す構成図である。
置システムの一例を示す構成図である。
【図３】問題点を示す図である。
【図４】問題点を示す図である。
【図５】従来技術を示す図である。
１ 被研摩材（半導体基板） ２ 凸部 ３ 凹部
フロントページの続き (56)参考文献 特開 平２−177435（ＪＰ，Ａ) 特開 昭50−96188（ＪＰ，Ａ) 特開 昭58−93251（ＪＰ，Ａ) 特開 昭62−114242（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 622
Claims (1)
- 【請求項１】溝に埋め込み材料を埋め込こむことで溝以
外の所に凸部が形成されてなる凸部と凹部とを有する被
研摩材をポリッシュし凸部を研摩除去して平坦化するポ
リッシュによる平坦化方法において、前記溝の深さＤに対して、Δ＝Ｄ×ｂ／（ａ−ｂ）で示
されるΔの分だけ、該溝への前記埋め込み材料を積み増
すことにより前記凸部と前記凹部とに前記埋め込み材料
を予め積み増し、 その後ポリッシュすることを特徴とす
るポリッシュによる平坦化方法。ただし、ａ，ｂは、凸
部の面上でのポリッシュのレートと凹部の面上でのポリ
ッシュのレートの比がａ：ｂであったとしたときの各
ａ，ｂの値である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08958391A JP3208784B2 (ja) | 1991-03-28 | 1991-03-28 | ポリッシュによる平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08958391A JP3208784B2 (ja) | 1991-03-28 | 1991-03-28 | ポリッシュによる平坦化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697133A JPH0697133A (ja) | 1994-04-08 |
| JP3208784B2 true JP3208784B2 (ja) | 2001-09-17 |
Family
ID=13974810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08958391A Expired - Fee Related JP3208784B2 (ja) | 1991-03-28 | 1991-03-28 | ポリッシュによる平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208784B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4623819B2 (ja) | 2000-12-12 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1991
- 1991-03-28 JP JP08958391A patent/JP3208784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697133A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879258A (en) | Integrated circuit planarization by mechanical polishing | |
| EP0284840B1 (en) | Method for forming uniform layers of material | |
| US5302233A (en) | Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP) | |
| EP0926715B1 (en) | Chemical mechanical polishing for isolation dielectric planarization | |
| JP3213235B2 (ja) | 誘電体コーティングの平坦化方法 | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| JPH081899B2 (ja) | 半導体装置を平坦化する方法 | |
| JPH1116877A (ja) | 半導体素子の形成方法 | |
| KR100552435B1 (ko) | 반도체 웨이퍼 상의 유전체층을 평탄화하는 방법 | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| JP2001015460A (ja) | 半導体装置の製造方法 | |
| JPH11163103A (ja) | 半導体装置の製造方法および製造装置 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
| US20060261041A1 (en) | Method for manufacturing metal line contact plug of semiconductor device | |
| JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| US5911111A (en) | Polysilicon polish for patterning improvement | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| JPH06124932A (ja) | 研磨方法 | |
| JP3208784B2 (ja) | ポリッシュによる平坦化方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| US6863595B1 (en) | Methods for polishing a semiconductor topography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |