JP3203380U - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP3203380U
JP3203380U JP2016000180U JP2016000180U JP3203380U JP 3203380 U JP3203380 U JP 3203380U JP 2016000180 U JP2016000180 U JP 2016000180U JP 2016000180 U JP2016000180 U JP 2016000180U JP 3203380 U JP3203380 U JP 3203380U
Authority
JP
Japan
Prior art keywords
pixel electrode
display panel
layer
exposed region
alignment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016000180U
Other languages
English (en)
Inventor
國璋 蒋
國璋 蒋
冠鋒 李
冠鋒 李
鵬丞 黄
鵬丞 黄
桂伶 劉
桂伶 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Application granted granted Critical
Publication of JP3203380U publication Critical patent/JP3203380U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133788—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness

Abstract

【課題】画素電極間の液晶分子の倒れに起因する光漏れを低減し表示品質を向上させる表示パネルを提供する。【解決手段】表示パネルは、第１基板１と、第１基板上に位置する薄膜トランジスタ層２と、薄膜トランジスタ層上に位置する絶縁層３と、絶縁層上に位置して絶縁層の露出領域３１を露出する少なくとも１つの画素電極４２と、画素電極及び露出領域上に位置し、露出領域上に位置する表面粗さが画素電極上に位置する表面粗さより大きい配向層６と、を含む。【選択図】図１Ａ

Description

本考案は表示パネルに関し、特に、光漏れにくい表示パネルに関する。
ディスプレイ技術の絶えない進歩に伴って、すべての装置はいずれも体積が小さく、厚みが薄く、重量が軽い傾向へ発展するため、現在、市場上での主流の表示装置はすでに従来のブラウン管から液晶表示装置に発展した。特に、液晶表示装置を応用できる領域は相当多く、例えば、日常生活に使用する携帯電話、ノートパソコン、ビデオカメラ、カメラ、音楽プレーヤー、ナビゲーター、テレビ等の表示装置は、その表示パネルが液晶表示パネルを多く用いる。
一部の表示パネルの設計において、開口率の向上及びコストの節約のために、隣接する２つの画素電極の間隔箇所に画素を明らかに仕切るためのブラックマトリックス（ＢＭ）による遮蔽がなく、ディスプレイが駆動される時、液晶分子が電界の影響を受けて倒れ、同時に、液晶が連続分布現象を有するため、２つの画素電極間の液晶分子も倒れ、光漏れ現象が発生し、隣接する画素電極を正確に仕切ることができなく、さらに、表示品質に影響を与える。
現在、液晶ディスプレイの技術は既に成熟したが、消費者が表示品質に対する要求を満たすように、各メーカーはさらに高い表示品質を有する表示装置の開発に努めている。これによって、今、上述した光漏れ問題を解決し、消費者にさらに安定な表示効果をもたらすように、表示品質を向上させる表示装置が必要となっている。
本考案の主な目的は、光漏れ現象を低減させる表示パネルを提供することにある。
上述した目的を達成するために、本考案は表示パネルを提供し、当該表示パネルは、第１基板と、当該第１基板上に位置する薄膜トランジスタ層と、当該薄膜トランジスタ層上に位置する絶縁層と、当該絶縁層上に位置して当該絶縁層の露出領域を露出する少なくとも１つの画素電極と、当該画素電極及び当該露出領域上に位置し、当該露出領域上に位置する表面粗さが当該画素電極上に位置する表面粗さより大きい配向層と、を含む。
これにより、絶縁層の露出領域上に設置される配向層が画素電極上に設置される配向層に比べて比較的大きい表面粗さを有するため、液晶層における液晶分子が不均一な配向層の影響を受けて配列方向を変更させる。表示パネルが駆動される時、画素電極に対応する配向層上に設置される液晶分子は電界影響を受けて傾斜して配列するが、露出領域に対応する配向層上に設置される液晶分子は、配向層が比較的大きい表面粗さを有するため、電界の影響を受けにくく、光が漏れにくい。
本考案の好ましい実施例の表示パネルの製造工程を示す図である。 本考案の他の好ましい実施例の表示パネルの製造工程を示す図である。 本考案の好ましい実施例の表示パネルを示す図である。 本考案の好ましい実施例の表示パネルの上面図である。 本考案のさらに他の好ましい実施例の表示パネルの製造工程を示す図である。 図３Ａの局部の拡大図である。
以下、所定の具体的な実施例により本考案の実施形態を説明し、当業者は本明細書に記載される内容から本考案の他のメリット及び効果を容易に了解する。本考案は他の異なる具体的な実施例により実施または応用されてもよく、本明細書における細部も異なる観点及び応用に応じて、本創作の精神から逸脱しない限り様々な修飾及び変更を加えることができる。
本考案は表示パネルを提供し、図１Ａに示すように、当該表示パネルは、基板１、薄膜トランジスタ層２、絶縁層３、画素電極４２、及び配向層６を含む。ここで、薄膜トランジスタ層２、絶縁層３及び画素電極４２は基板１上に順次設置され、かつ画素電極４２は絶縁層３上に位置して絶縁層３の露出領域３１を露出し、配向層６は画素電極４２及び露出領域上に位置する。ここで、配向層６が露出領域３１上に位置する表面粗さは配向層６が画素電極４２上に位置する表面粗さより大きい。
図１Ａを参照されたい。図１Ａは当該表示パネルの製造工程を示す図である。まず、基板１を提供し、そして基板１上にフォトリソグラフィ等の技術で薄膜トランジスタ層２を製造し、さらに、当該薄膜トランジスタ層上に絶縁層３を設置し、かつ当該絶縁層３上に透明導電層４１が設置される。そして、透明導電層４１上にフォトレジスト層５１が設置され、既定パターンのフォトマスク５２を用いて露光工程（光の照射方向は点線の矢印により示される）を行い、パターン化したフォトレジスト５３を形成し、そして、エッチング液を用いて透明導電層４１をエッチングしてパターン化工程を行い、画素電極４２を形成して一部の絶縁層３（即ち、露出領域３１）を露出する。この時、そしてエッチング液で露出領域３１の絶縁層３をエッチングし続け、パターン化しないフォトレジスト５３と画素電極４２が覆う露出領域３１の絶縁層３の表面とを平坦ではない状態にする。最後に、パターン化したフォトレジスト５３を除去し、そして画素電極４２及び露出領域３１上に配向層６を形成し、ここで、露出領域３１の絶縁層３が表面平坦ではないため、露出領域３１上に位置する配向層６の表面粗さを画素電極４２上に位置する配向層６の表面粗さより大きくにする。
または、他の実施例において、図１Ｂに示すように、エッチング液を用いて透明導電層４１をエッチングして画素電極４２を形成し、一部の絶縁層３（即ち、露出領域３１）を露出する。画素電極４２の形成方式は図１Ａのステップを用いてもよく、他の方式を用いてもよく、これらに限られない。そして、画素電極４２及び露出領域３１上に配向層６を設置し、カラーフィルターシート基板９を組み立て、液晶層８を充填した後、既定パターンの階調フォトマスク５２を用いて露光工程（光の照射方向は点線の矢印により示される）を行い、光の照射エネルギを調整して画素電極４２に対応する光の照射エネルギを比較的小さくにし、画素電極４２が覆わない露出領域３１に対応する光の照射エネルギを比較的大きくにする。さらに他の実施例において、光の照射時間を調整して画素電極４２に対応する光の照射時間を比較的短くにし、画素電極４２が覆わない露出領域３１に対応する光の照射時間を比較的長くにする。このようにして、液晶層８及び配向層６が光の照射の時間及び強度を受けることにより、液晶層８における光反応モノマーと配向層６の分子とが凝集程度の差異を生じるため、時間が比較的長いまたは比較的強い光が液晶層８及び配向層６に照射する場合に、液晶層８及び配向層６における分子の凝集程度は、時間が比較的短いまたは比較的弱い光の照射を受ける分子の凝集程度より高い。液晶層８及び配向層６における分子凝集程度は配向層６の表面粗さに影響を与え、例えば、分子の凝集程度が高い部分の表面粗さは分子の凝集程度が低い部分より大きい。したがって、露出領域３１上に位置する配向層６の表面粗さは画素電極４２上に位置する配向層６の表面粗さより大きい。ここで、露出領域３１上に位置する配向層６の表面粗さは画素電極４２上に位置する配向層６の表面粗さの１．１〜３倍であり、好ましくは、１．１〜２倍である。一実施例において、画素電極４２上に位置する配向層６の表面粗さは２．４６Ｒａ、２．８９Ｒｑであり、露出領域３１上に位置する配向層６の表面粗さは４．１７Ｒａ、５．０４Ｒｑである。
「表面粗さ」とは、物の表面における凹凸の程度を表し、本技術領域において通常の計器を用いて測定してもよい。表面粗さは複数の種類に分けられ、例えば、高度方向の結構変化において、通常の粗さ値は算術平均粗さ（Ｒａ）、二乗平均平方根高さ（Ｒｑ）、十点平均粗さ（Ｒz）等を含む。測定方法は限られなく、例えば、サンプル比較法、光線切断法、光線反射反射法、光学干渉法、触針式測定機等を用いてもよい。
図１Ｃを参照されたい。本実施例において、カラーフィルターシート基板９は対向側基板９０、カラーフィルター層９１、ブラックマトリックス９２（Ｂｌａｃｋ Ｍａｔｒｉｘ，ＢＭ）、保護層９３、共用電極層９４、及び配向層９５を含む。かつ、液晶層８は複数の液晶分子を含み、露出領域３１に対応するこれらの液晶分子８１と画素電極４２に対応するこれらの液晶分子８２とは配列方向が異なる。これは、露出領域３１に対応する配向層６が比較的高い表面粗さを有し、画素電極４２に対応する配向層６が比較的低い表面粗さを有するからである。このため、これらの液晶分子８１が露出領域３１の配向層６の高い表面粗さの影響を受け、電界影響を受けにくく、これらの液晶分子８１の凝集により垂直に配列し、電界影響を受けて倒れることがない。逆に、画素電極４２に対応する配向層６上に位置するこれらの液晶分子８２は電界影響を受けて連続して倒れる。従って、高い表面粗さの配向層６を用い、その上に位置するこれらの液晶分子８１が凝集し、電界の影響を受けて倒れることがないため、光漏れしにくく、表示パネルが駆動される時、隣接する画素電極４２を仕切ることに有利である。
図１Ｃ及び図２を同時に参照されたい。図２は本考案表示パネルの上面図であり、図１Ｃは図２におけるＡ−Ａ’の断面図である。画素電極４２の相対位置を明瞭にするために、図２において、画素電極４２下方の基板１及び絶縁層３、画素電極４２上方の配向層６、液晶層８及びカラーフィルターシート基板９を省略する。図２に示すように、薄膜トランジスタ層は複数の薄膜トランジスタ２１、複数の走査線２２及び複数のデータライン２３を含み、これらの走査線２２とこれらのデータライン２３とは交差して設置し、複数の開口領域２５を形成する。ここで、これらの画素電極４２における第１画素電極４２ａ及び第２画素電極４２ｂはそれぞれこれらの走査線２２のうちの１つを亘って、第１画素電極４２ａ及び第２画素電極４２ｂの両端はそれぞれ隣接する２つの開口領域２５に位置し、かつ第１画素電極４２ａと第２画素電極４２ｂとが隣接する一端４２ａ１、４２ｂ１は同一開口領域２５内に位置し、第１画素電極４２ａ及び第２画素電極４２ｂはそれぞれ異なる副画素２４に属するが、２つの画素電極間にブラックマトリックス９２（ＢＭ）が設置されない。第１画素電極４２ａ及び第２画素電極４２ｂが隣接し、かつ絶縁して設置されるため、露出領域３１が隣接する第１画素電極４２ａと第２画素電極４２ｂとの間に位置する。
上述したブラックマトリックス９２（ＢＭ）はこれらのデータライン２２または走査線２３に対応して設置されてもよい。つまり、これらの走査線２２及びこれらのデータライン２３の露出による外界光線の反射により、表示品質に影響することを回避できるために、ブラックマトリックス９２はこれらの走査線２２及びこれらのデータライン２３に対応して設置される。そして、ブラックマトリックス９２がこれらの走査線２２に対応して設置されるが、画素電極４２の内の１つがこれらの走査線２２の内の１つを亘るため、ブラックマトリックスも画素電極４２の内の１つを亘る。しかしながら、本考案はこれに限られない。
この実施例において、隣接する走査線と隣接するデータラインとの間に開口領域２５を有し、かつ隣接する２つの画素電極４２の一部（他の画素電極４２に対向する一端）は開口領域２５内に位置し、かつ２つの画素電極４２の間（露出領域３１に対応する）にブラックマトリックス９２（ＢＭ）による遮蔽がない。
本考案において、薄膜トランジスタ層２は下ゲート電極結構または上ゲート電極結構の薄膜トランジスタ製程により製造されてもよく、ここで不必要な記載は不要である。基板１は、例えば、ガラス基板、プラスチック基板、シリコン基板及びセラミックス基板、またはフレキシブル基板等を用いてもよい。また、透明導電層４１及び画素電極４２は透明導電の材料であってもよく、例えば、透明導電材料の酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等またはそれらを組み合わせた金属酸化物の透明電極材料であってもよい。絶縁層３の材料は窒化シリコン（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）またはそれらを組み合わせたパッシベーション層材料であってもよく、レベリング性、容量マッチング性等の条件を考慮して選択してもよい。フォトレジスト層５１の材料は製造工程に応じて適当な感光性、付着性、エッチング耐性を有するフォトレジスト材料を選択してもよい。配向層６の材料は、液晶分子配列の方向を制御し、かつ液晶予め傾斜角を提供するために、ポリイミド（ＰＩ）配向膜を用いてもよい。液晶層８は光反応モノマーを添加してもよく、光の照射時に、重合反応が発生し、かつ配向層６上に付着し、または配向層６の官能基と反応し、さらに液晶分子の予め傾斜角に影響を与える。しかしながら、本考案はこれに限られない。本考案の表示パネルは本技術領域において既知の任意の電子装置、例えば、ディスプレイ、携帯電話、ノートパソコン、ビデオカメラ、カメラ、音楽プレーヤー、ナビゲーター、テレビ等に応用できる。
目的を簡単に説明するために、一部の重複な記載は不要である。当業者は、上記実施例を下記実施例に合併できる対応部分についてよく了解する。
本考案は他の種類の表示パネルを提供し、図３Ａを参照されたい。図３Ａは当該表示パネルの製造工程を示す図である。まず、基板１を提供し、そして基板１上にフォトリソグラフィ等の技術で薄膜トランジスタ層２を製造し、そして当該薄膜トランジスタ層上に絶縁層３を設置し、当該絶縁層３上に透明導電層４１を設置する。そして、透明導電層４１上にフォトレジスト層５１を設置し、既定パターンのフォトマスク５２を用いて露光工程（光の照射方向は点線の矢印により示される）を行い、パターン化したフォトレジスト５３を形成し、フォトマスク５２は階調フォトマスクであってもよい。そして、エッチング液を用いて透明導電層４１をエッチングしてパターン化工程を行い、画素電極４３を形成し、一部の絶縁層３（即ち、露出領域３１）を露出する。ここで、透明導電層４１が完全にエッチングされないため、隣接する画素電極４３を電気的に接続させる。そして、パターン化したフォトレジスト５３を除去し、再びフォトリソグラフィ製程を用い、画素電極４３上に他のフォトレジスト層５４を設置し、他の既定パターンのフォトマスク５５を用いて露光工程（光の照射方向は点線の矢印により示される）を行い、パターン化したフォトレジスト５６を形成し、そして、エッチング液を用いて画素電極４３をエッチングしてパターン化工程を行い、絶縁層３と画素電極４３の側辺とが鄰接する箇所に凹溝７をエッチングし、これによって画素電極４３の間において完全にエッチングしない部分が切離し、隣接する画素電極４３の導通による短絡を回避する。ここで、凹溝７部分の拡大図は図３Ｂに示すように、当該凹溝の幅Ｗは０．１μｍ〜５μｍであり、好ましくは、０．１μｍ〜３μｍである。当該凹溝の深みＤは１ｎｍ〜１００ｎｍであり、好ましくは、１〜３０ｎｍである。最後に、パターン化したフォトレジスト５６を除去し、そして画素電極４３及び露出領域３１上に配向層６を形成し、ここで、絶縁層３と画素電極４３の側辺とが鄰接する箇所にエッチングにより凹溝７が形成されるため、配向層６が露出領域３１と画素電極４３の側辺とが鄰接する箇所にも凹溝７’が形成される。
これにより、本考案の実施例は、絶縁層の露出領域上に設置される配向層が画素電極上に設置される配向層に比べて比較的大きい表面粗さを有するため、液晶層における液晶分子が不均一な配向層の影響を受けて配列方向を変更させる。表示パネルが駆動される時、画素電極に対応する配向層上に設置される液晶分子は電界影響を受けて傾斜して配列するが、露出領域に対応する配向層上に設置される液晶分子は配向層が比較的大きい表面粗さを有するため、電界の影響を受けて倒れにくく、このため、光線が当該箇所を通過しにくく、他の領域に対して暗い領域を形成し、さらに、隣接する２つの画素を仕切ることができる。これを鑑みて、表示パネルが駆動される時、当該ブラックマトリックス（ＢＭ）による遮蔽がない箇所が光漏れしにくく、隣接する画素電極を仕切ることに有利である。
上述した実施例は説明の都合上のために例として挙げられるものであるが、本考案が主張する権利範囲は実用新案登録請求の範囲を基準とするものであるが、上述した実施例に限られない。
１：基板
２：薄膜トランジスタ層
２１：薄膜トランジスタ
２２：走査線
２３：データライン
２４：副画素
２５：開口領域
３：絶縁層
３１：露出領域
４１：透明導電層
４２，４３：画素電極
４２ａ：第１画素電極
４２ｂ：第２画素電極
４２ａ１，４２ｂ１：隣接する一端
５１，５４：フォトレジスト層
５２，５５：フォトマスク
５３，５６：パターン化したフォトレジスト
６：配向層
７，７’：凹溝
８：液晶層
８１，８２：液晶分子
９：カラーフィルターシート基板
９０：対向側基板
９１：カラーフィルター層
９２：ブラックマトリックス
９３：保護層
９４：共用電極層
９５：配向層

Claims (10)

  1. 第１基板と、
    前記第１基板上に位置する薄膜トランジスタ層と、
    前記薄膜トランジスタ層上に位置する絶縁層と、
    前記絶縁層上に位置して前記絶縁層の露出領域を露出する少なくとも１つの画素電極と、
    前記画素電極及び前記露出領域上に位置する配向層と、
    を含む表示パネルであって、
    前記露出領域上に位置する前記配向層の表面粗さは、前記画素電極上に位置する前記配向層の表面粗さより大きいことを特徴とする表示パネル。
  2. 前記露出領域上に位置する前記配向層の表面粗さは、前記画素電極上に位置する前記配向層の表面粗さの１．１〜３倍であることを特徴とする請求項１に記載の表示パネル。
  3. 前記絶縁層の前記画素電極の側辺と鄰接する箇所に凹溝を有することを特徴とする請求項１に記載の表示パネル。
  4. 前記配向層は前記画素電極と前記露出領域と隣接する箇所に凹溝を有することを特徴とする請求項１に記載の表示パネル。
  5. 前記凹溝の幅は０．１μｍ〜５μｍであることを特徴とする請求項４に記載の表示パネル。
  6. 前記凹溝の深みは１ｎｍ〜１００ｎｍであることを特徴とする請求項４に記載の表示パネル。
  7. 前記薄膜トランジスタ層は複数の走査線及び複数のデータラインを含み、これらの走査線とこれらのデータラインとは交錯して設置され、複数の開口領域を形成し、少なくとも第１画素電極の内の１つはこれらの走査線の内の１つを亘ることを特徴とする請求項１に記載の表示パネル。
  8. 前記第１画素電極はこれらの走査線の内の１つを亘って、かつ前記第１画素電極の両端はそれぞれ隣接する２つの開口領域内に位置することを特徴とする請求項７に記載の表示パネル。
  9. 第２画素電極を更に含み、前記第２画素電極と前記第１画素電極は、互いに隣接するように絶縁して設置され、かつ前記第１画素電極と前記第２画素電極が互いに隣接する一端は、１つの開口領域内に位置することを特徴とする請求項７に記載の表示パネル。
  10. 前記露出領域は、互いに隣接する前記第１画素電極と前記第２画素電極との間に位置することを特徴とする請求項９に記載の表示パネル。
JP2016000180U 2015-01-30 2016-01-15 表示パネル Active JP3203380U (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW104103165 2015-01-30
TW104103165 2015-01-30
TW104123658 2015-07-22
TW104123658A TWI560503B (en) 2015-01-30 2015-07-22 Display panel

Publications (1)

Publication Number Publication Date
JP3203380U true JP3203380U (ja) 2016-03-24

Family

ID=55539865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016000180U Active JP3203380U (ja) 2015-01-30 2016-01-15 表示パネル

Country Status (3)

Country Link
US (1) US9608012B2 (ja)
JP (1) JP3203380U (ja)
TW (1) TWI560503B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105068339B (zh) * 2015-09-01 2018-06-01 深圳市华星光电技术有限公司 Hva型液晶显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292249B1 (ko) * 2011-05-18 2013-08-02 삼성디스플레이 주식회사 표시장치
TWI518409B (zh) * 2014-04-29 2016-01-21 群創光電股份有限公司 顯示面板
CN203882060U (zh) * 2014-06-04 2014-10-15 群创光电股份有限公司 显示面板
TWI553881B (zh) * 2014-06-06 2016-10-11 群創光電股份有限公司 薄膜電晶體基板

Also Published As

Publication number Publication date
US20160223845A1 (en) 2016-08-04
TWI560503B (en) 2016-12-01
US9608012B2 (en) 2017-03-28
TW201627732A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP3599663B2 (ja) 広視野角液晶ディスプレイとその製造方法
US10481451B2 (en) Pixel structure, display panel, and curved display device
US7633595B2 (en) Liquid crystal display panel having dummy color filter and fabricating method thereof
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP2008209933A (ja) カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
JP2006023733A (ja) カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
US7990500B2 (en) Liquid crystal display device
US20230041797A1 (en) Display substrate and manufacturing method therefor, and display apparatus
TWI600953B (zh) 顯示面板
TW201426146A (zh) 陣列基板以及包含該陣列基板之液晶顯示裝置
US20120113377A1 (en) Array substrate and manufacturing method thereof, and liquid crystal display
WO2014205904A1 (zh) 阵列基板及其制造方法和显示装置
WO2020224104A1 (zh) 阵列基板及液晶显示面板
CN107367875B (zh) 显示装置
JP3471246B2 (ja) 液晶表示装置の製造方法
US8421078B2 (en) Thin film transistor substrate and method for manufacturing same
CN105842928B (zh) 显示面板
KR20070100634A (ko) 액정 표시 장치의 하부기판 제조방법
TW201743118A (zh) 顯示面板
JP3203380U (ja) 表示パネル
CN106940503B (zh) 显示设备
TW201725427A (zh) 顯示面板
JP5100418B2 (ja) 液晶表示装置
TWI699581B (zh) 畫素陣列基板

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3203380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250