JP3203015B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3203015B2 JP3203015B2 JP22178091A JP22178091A JP3203015B2 JP 3203015 B2 JP3203015 B2 JP 3203015B2 JP 22178091 A JP22178091 A JP 22178091A JP 22178091 A JP22178091 A JP 22178091A JP 3203015 B2 JP3203015 B2 JP 3203015B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input current
- power supply
- switching element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源装置に係り、特にチ
ョッパ回路により交流電源からの入力電流の歪を低減す
るようにした電源装置に関する。
ョッパ回路により交流電源からの入力電流の歪を低減す
るようにした電源装置に関する。
【０００２】
【従来の技術】従来この種の電源装置としては、入力電
流に含まれるリプル成分が小さくチョークコイルの選定
が容易なことを特徴とするＰＷＭ制御方式が一般的に用
いられてきた。
流に含まれるリプル成分が小さくチョークコイルの選定
が容易なことを特徴とするＰＷＭ制御方式が一般的に用
いられてきた。
【０００３】ＰＷＭ制御方式による従来の電源回路の一
例を図７に示す。この回路において１は交流電源、２は
ブリッジに接続された整流ダイオード、３はチョークコ
イル31とスイッチング素子及びフリーホイルダイオード
からなり前記交流電源１の整流ダイオード２によって整
流された直流電力を入力するチョッパ回路、４は該チョ
ッパ回路の出力を平滑するコンデンサ、５は該コンデン
サ４の両端間に接続される負荷である。
例を図７に示す。この回路において１は交流電源、２は
ブリッジに接続された整流ダイオード、３はチョークコ
イル31とスイッチング素子及びフリーホイルダイオード
からなり前記交流電源１の整流ダイオード２によって整
流された直流電力を入力するチョッパ回路、４は該チョ
ッパ回路の出力を平滑するコンデンサ、５は該コンデン
サ４の両端間に接続される負荷である。
【０００４】６は直流電圧設定部、７は前記コンデンサ
４の直流電圧を検出する直流電圧検出部、８は前記直流
電圧設定部６と直流電圧検出部８の値を比較する直流電
圧誤差増幅部、９は前記整流ダイオード２の出力により
チョッパ回路３への基準波形を作る入力電流基準波形発
生部、10は前記入力電流基準波形発生部９の出力と前期
直流電圧誤差増幅部８の出力により前記チョッパ回路３
への入力電流指令値を作る入力電流指令発生部である。
４の直流電圧を検出する直流電圧検出部、８は前記直流
電圧設定部６と直流電圧検出部８の値を比較する直流電
圧誤差増幅部、９は前記整流ダイオード２の出力により
チョッパ回路３への基準波形を作る入力電流基準波形発
生部、10は前記入力電流基準波形発生部９の出力と前期
直流電圧誤差増幅部８の出力により前記チョッパ回路３
への入力電流指令値を作る入力電流指令発生部である。
【０００５】11は前記チョッパ回路３への実際の電流を
検出する電流検出器、12は前記入力電流指令発生部10の
出力と前記電流検出器11の検出値とを比較する入力電流
誤差増幅部である。
検出する電流検出器、12は前記入力電流指令発生部10の
出力と前記電流検出器11の検出値とを比較する入力電流
誤差増幅部である。
【０００６】13は三角波発生部、14は前記入力電流誤差
増幅部12の出力と三角波発生部13の出力とに基づいてＰ
ＷＭパターンを発生させるＰＷＭパターン発生部、15は
該ＰＷＭパターン発生部14の出力により前記チョッパ回
路３のスイッチング素子32にスイッチング信号を供給す
るスイッチング素子駆動部である。
増幅部12の出力と三角波発生部13の出力とに基づいてＰ
ＷＭパターンを発生させるＰＷＭパターン発生部、15は
該ＰＷＭパターン発生部14の出力により前記チョッパ回
路３のスイッチング素子32にスイッチング信号を供給す
るスイッチング素子駆動部である。
【０００７】これらの構成からなる回路において、交流
電源１の交流電圧ＶACを整流ダイオード２とチョッパ回
路３により直流電圧に変換し、コンデンサ４の電圧を直
流電圧ＶDCに一定制御し、負荷５に対して直流定電圧電
源装置として機能するものである。
電源１の交流電圧ＶACを整流ダイオード２とチョッパ回
路３により直流電圧に変換し、コンデンサ４の電圧を直
流電圧ＶDCに一定制御し、負荷５に対して直流定電圧電
源装置として機能するものである。
【０００８】図７において前記チョッパ回路３は、その
入力電流を低歪の正弦波状にすると同時に昇圧チョッパ
として機能し、出力としての直流電圧をＶDCに一定制御
する。
入力電流を低歪の正弦波状にすると同時に昇圧チョッパ
として機能し、出力としての直流電圧をＶDCに一定制御
する。
【０００９】前記直流電圧設定部６で設定された直流電
圧指令信号ｖrと直流電圧検出部７で検出された直流電
圧ＶDCに比例した直流電圧信号ｖdとは、直流電圧誤差
増幅部８で比較・増幅され、直流電圧誤差信号ｖeとな
る。
圧指令信号ｖrと直流電圧検出部７で検出された直流電
圧ＶDCに比例した直流電圧信号ｖdとは、直流電圧誤差
増幅部８で比較・増幅され、直流電圧誤差信号ｖeとな
る。
【００１０】この直流電圧誤差信号ｖeは入力電流指令
発生部10において入力電流基準波形発生部９で入力電圧
ＶACをもとにしてつくられる入力電流基準波形信号ｓと
掛算されて入力電流指令信号ｉrとなる。この入力電流
指令信号ｉrは直流電圧誤差信号Ｉeに比例した大きさの
正弦波の全波整流波形状の信号である。
発生部10において入力電流基準波形発生部９で入力電圧
ＶACをもとにしてつくられる入力電流基準波形信号ｓと
掛算されて入力電流指令信号ｉrとなる。この入力電流
指令信号ｉrは直流電圧誤差信号Ｉeに比例した大きさの
正弦波の全波整流波形状の信号である。
【００１１】前記入力電流指令信号ｉrと電流検出器11
で検出された交流電源１からの入力電流ＩACの全波整流
波形に比例した入力電流波形ｉaは入力電流誤差増幅部1
2で比較・増幅され入力電流誤差信号ｉeとなる。この入
力電流誤差信号ｉeと三角波発生部13で生成される三角
波ｃとがＰＷＭパターン発生部14において比較され図８
に示すＰＷＭ信号ｓpとなる。
で検出された交流電源１からの入力電流ＩACの全波整流
波形に比例した入力電流波形ｉaは入力電流誤差増幅部1
2で比較・増幅され入力電流誤差信号ｉeとなる。この入
力電流誤差信号ｉeと三角波発生部13で生成される三角
波ｃとがＰＷＭパターン発生部14において比較され図８
に示すＰＷＭ信号ｓpとなる。
【００１２】ここでＰＷＭパターン発生部14への入力信
号である入力電流誤差信号ｉeと三角波ｃの大きさは図
８に示すように入力電流誤差信号ｉeはｉe(max)とｉ
e(min)の間で変化し、三角波ｃはｉe(max)よりも少し大
きい値とｉe(min)との間で増減を繰り返すように設定さ
れており、この入力電流誤差信号ｉeに応じたＰＷＭ信
号ｓpを発生する。
号である入力電流誤差信号ｉeと三角波ｃの大きさは図
８に示すように入力電流誤差信号ｉeはｉe(max)とｉ
e(min)の間で変化し、三角波ｃはｉe(max)よりも少し大
きい値とｉe(min)との間で増減を繰り返すように設定さ
れており、この入力電流誤差信号ｉeに応じたＰＷＭ信
号ｓpを発生する。
【００１３】前記ＰＷＭ信号ｓpに基づいてスイッチン
グ素子駆動部15はスイッチング素子32を駆動し、前記入
力電流ＩACを正弦波状に、また、出力直流電圧ＶDCを一
定に制御する。
グ素子駆動部15はスイッチング素子32を駆動し、前記入
力電流ＩACを正弦波状に、また、出力直流電圧ＶDCを一
定に制御する。
【００１４】
【発明が解決しようとする課題】図９は上記従来の電源
装置における入力電圧ＶACおよび入力電流ＩACの波形図
を示す。この図によれば入力電圧ＶACが低いゼロクロス
付近において入力電流Ｉ ACが歪むという問題があること
が明らかである。
装置における入力電圧ＶACおよび入力電流ＩACの波形図
を示す。この図によれば入力電圧ＶACが低いゼロクロス
付近において入力電流Ｉ ACが歪むという問題があること
が明らかである。
【００１５】本発明は斯かる従来技術の問題点に鑑み成
されたものであり、入力電圧ＶACが低いゼロクロス付近
においても入力電流ＩACの歪が極めて少ない電源装置を
得ることを目的とするものである。
されたものであり、入力電圧ＶACが低いゼロクロス付近
においても入力電流ＩACの歪が極めて少ない電源装置を
得ることを目的とするものである。
【００１６】従来技術の問題点は、ＰＷＭ制御方式にお
いては図８に示したように、入力電流誤差信号ｉeの最
大値ｉe(max)を三角波ｃのピークよりも低くしてデッド
タイムＴDが設けられることから１周期Ｔの間に少なく
ともＴD以上のオフ期間が必ず存在し、これによって最
大デューティＤON(max)が１−ＴD／Ｔに制限されること
が原因である。
いては図８に示したように、入力電流誤差信号ｉeの最
大値ｉe(max)を三角波ｃのピークよりも低くしてデッド
タイムＴDが設けられることから１周期Ｔの間に少なく
ともＴD以上のオフ期間が必ず存在し、これによって最
大デューティＤON(max)が１−ＴD／Ｔに制限されること
が原因である。
【００１７】すなわち、この回路は基本的に昇圧チョッ
パであり、簡単のために回路素子による損失を無視する
ことにすると、昇圧チョッパ回路における入力電圧ｖin
と出力電圧ｖoutとの関係が
パであり、簡単のために回路素子による損失を無視する
ことにすると、昇圧チョッパ回路における入力電圧ｖin
と出力電圧ｖoutとの関係が
【００１８】
【数１】 ただし、ＤON(max)は最大デューティのとき、スイッチ
ング素子32がオンの期間にチョークコイル31に蓄えられ
るエネルギよりもスイッチング素子32がオフの期間にチ
ョークコイル31から放出されるエネルギの方が大きくな
るためである。その結果、入力電圧が低いゼロクロス付
近の立ち上がり時において、図10に示す波形のように電
流が不連続となって大きな歪が発生するのである。な
お、立ち下がり時においては図11に示す波形のようにに
なってあまり大きな歪とはならない。
ング素子32がオンの期間にチョークコイル31に蓄えられ
るエネルギよりもスイッチング素子32がオフの期間にチ
ョークコイル31から放出されるエネルギの方が大きくな
るためである。その結果、入力電圧が低いゼロクロス付
近の立ち上がり時において、図10に示す波形のように電
流が不連続となって大きな歪が発生するのである。な
お、立ち下がり時においては図11に示す波形のようにに
なってあまり大きな歪とはならない。
【００１９】
【課題を解決するための手段】本発明は、交流電源と、
チョークコイルとスイッチング素子及びフリーホイルダ
イオードからなり前記交流電源からの交流電圧が入力さ
れるチョッパ回路と、該チョッパ回路の入力電流を正弦
波状に制御するよう前記スイッチング素子をオンオフ制
御するＰＷＭ制御手段とを備えた電源装置において、前
記ＰＷＭ制御手段は、前記交流電圧の内、少なくとも前
記スイッチング素子のオン期間中に前記チョークコイル
に蓄えられるエネルギより前記スイッチング素子のオフ
期間中に前記チョークコイルから放出されるエネルギの
方が大きくなる電圧期間中に、前記スイッチング素子を
連続してオンすることを特徴とする。
チョークコイルとスイッチング素子及びフリーホイルダ
イオードからなり前記交流電源からの交流電圧が入力さ
れるチョッパ回路と、該チョッパ回路の入力電流を正弦
波状に制御するよう前記スイッチング素子をオンオフ制
御するＰＷＭ制御手段とを備えた電源装置において、前
記ＰＷＭ制御手段は、前記交流電圧の内、少なくとも前
記スイッチング素子のオン期間中に前記チョークコイル
に蓄えられるエネルギより前記スイッチング素子のオフ
期間中に前記チョークコイルから放出されるエネルギの
方が大きくなる電圧期間中に、前記スイッチング素子を
連続してオンすることを特徴とする。
【００２０】
【作用】上記のようにすることによって、入力電圧が低
いゼロクロス付近においても、スイッチング素子が連続
してオンとなるから入力電流が不連続とならず、したが
って入力電流の歪が極めて小さくなる。
いゼロクロス付近においても、スイッチング素子が連続
してオンとなるから入力電流が不連続とならず、したが
って入力電流の歪が極めて小さくなる。
【００２１】
【実施例】本発明電源装置の第１の実施例について、ブ
ロック図を図１に示し説明する。なお、従来と同一の機
能を有する部分には同一の符号をつけ説明を省略する。
ロック図を図１に示し説明する。なお、従来と同一の機
能を有する部分には同一の符号をつけ説明を省略する。
【００２２】図１において、スイッチングパターン発生
部16は入力電流誤差信号ｉeと三角波発生部13で生成さ
れる三角波ｃとを比較し、スイッチング信号ｓdを発生
する。
部16は入力電流誤差信号ｉeと三角波発生部13で生成さ
れる三角波ｃとを比較し、スイッチング信号ｓdを発生
する。
【００２３】ここで図2に示すようにスイッチングパタ
ーン発生部１６への入力信号である入力電流誤差信号の
最大値ｉe(max)を、交流電圧の内、少なくとも前記スイ
ッチング素子のオン期間中に前記チョークコイルに蓄え
られるエネルギより前記スイッチング素子のオフ期間中
に前記チョークコイルから放出されるエネルギの方が大
きくなる電圧期間中、三角波ｃのピークよりも高く設定
することにより、同図に示すような入力電流誤差信号ｉ
eに応じたデッドタイムの無いスイッチング信号Ｓdが得
られる。このスイッチング信号Ｓdに基づいてスイッチ
ング素子駆動部１５はスイッチング素子３２を駆動する
わけであるが、この時入力電圧ＶACが低いゼロクロス付
近においてＳdは連続となり、その間スイッチング素子
３２は連続してオン状態となる。
ーン発生部１６への入力信号である入力電流誤差信号の
最大値ｉe(max)を、交流電圧の内、少なくとも前記スイ
ッチング素子のオン期間中に前記チョークコイルに蓄え
られるエネルギより前記スイッチング素子のオフ期間中
に前記チョークコイルから放出されるエネルギの方が大
きくなる電圧期間中、三角波ｃのピークよりも高く設定
することにより、同図に示すような入力電流誤差信号ｉ
eに応じたデッドタイムの無いスイッチング信号Ｓdが得
られる。このスイッチング信号Ｓdに基づいてスイッチ
ング素子駆動部１５はスイッチング素子３２を駆動する
わけであるが、この時入力電圧ＶACが低いゼロクロス付
近においてＳdは連続となり、その間スイッチング素子
３２は連続してオン状態となる。
【００２４】これにより入力電流ＩACは図６に波形に示
すように不連続とならず、入力電流ＩACの歪が極めて小
さくなる。
すように不連続とならず、入力電流ＩACの歪が極めて小
さくなる。
【００２５】次に本発明電源装置の第２の実施例につい
て、ブロック図を図３に示し説明する。従来および第１
の実施例と同一の機能を有する部分には同一の符号をつ
け説明を省略する。
て、ブロック図を図３に示し説明する。従来および第１
の実施例と同一の機能を有する部分には同一の符号をつ
け説明を省略する。
【００２６】図３において、出力制御機能付入力電流誤
差増幅部１７は、例えば図４の回路図に示すような回路
であって、入力電流基準波形信号Ｓによりその出力信号
の最大値ｉe(max)を制御する。この図４においてツェナ
ーダイオードＺＤ１とＺＤ２のツェナー電圧ＶZ1とＶZ2
はＶZ1＞ＶZ2とし、リレーＲＬは入力電流基準波形信号
Ｓが基準電圧Ｖtよりも大きいときにコンパレータＣＰ
によってオンするように制御され、オペアンプＯＰを介
して得られる最大値ｉe(max)が図５に示すように、交流
電圧の内、少なくとも前記スイッチング素子のオン期間
中に前記チョークコイルに蓄えられるエネルギより前記
スイッチング素子のオフ期間中に前記チョークコイルか
ら放出されるエネルギの方が大きくなる電圧期間に相当
する、入力電圧ＶACが低い期間には三角波ｃのピークよ
りも高くなり、それ以外の期間には三角波ｃのピークよ
りも低くなるように設定する。尚、図４中ｃ1はコンデ
ンサ、Ｒ1〜Ｒ3は抵抗である。
差増幅部１７は、例えば図４の回路図に示すような回路
であって、入力電流基準波形信号Ｓによりその出力信号
の最大値ｉe(max)を制御する。この図４においてツェナ
ーダイオードＺＤ１とＺＤ２のツェナー電圧ＶZ1とＶZ2
はＶZ1＞ＶZ2とし、リレーＲＬは入力電流基準波形信号
Ｓが基準電圧Ｖtよりも大きいときにコンパレータＣＰ
によってオンするように制御され、オペアンプＯＰを介
して得られる最大値ｉe(max)が図５に示すように、交流
電圧の内、少なくとも前記スイッチング素子のオン期間
中に前記チョークコイルに蓄えられるエネルギより前記
スイッチング素子のオフ期間中に前記チョークコイルか
ら放出されるエネルギの方が大きくなる電圧期間に相当
する、入力電圧ＶACが低い期間には三角波ｃのピークよ
りも高くなり、それ以外の期間には三角波ｃのピークよ
りも低くなるように設定する。尚、図４中ｃ1はコンデ
ンサ、Ｒ1〜Ｒ3は抵抗である。
【００２７】これにより入力電圧ＶACが低いゼロクロス
付近ではスイッチング素子32を連続してオンとすること
が可能となり、それ以外の期間はスイッチング素子をＰ
ＷＭパターンによりオンオフする。
付近ではスイッチング素子32を連続してオンとすること
が可能となり、それ以外の期間はスイッチング素子をＰ
ＷＭパターンによりオンオフする。
【００２８】したがって入力電流ＩACは図６に示す波形
のように不連続とならず、入力電流ＩACの歪が極めて小
さくなる。
のように不連続とならず、入力電流ＩACの歪が極めて小
さくなる。
【００２９】
【発明の効果】本発明は以上の説明の如く、交流電源
と、チョークコイルとスイッチング素子及びフリーホイ
ルダイオードからなり前記交流電源からの交流電圧が入
力されるチョッパ回路と、該チョッパ回路のスイッチン
グにより入力電流を正弦波状に制御する電流制御手段と
を備えた電源装置において、前記チョッパ回路への入力
電圧が低い前記交流電圧のゼロクロス付近ではスイッチ
ング素子を連続してオンとし、それ以外の期間はスイッ
チング素子を所定のＰＷＭパターンによりオンオフする
ものであるから、入力電流の歪みが極めて小さくなり、
交流電源に対する影響が小さくなる効果が期待できる。
と、チョークコイルとスイッチング素子及びフリーホイ
ルダイオードからなり前記交流電源からの交流電圧が入
力されるチョッパ回路と、該チョッパ回路のスイッチン
グにより入力電流を正弦波状に制御する電流制御手段と
を備えた電源装置において、前記チョッパ回路への入力
電圧が低い前記交流電圧のゼロクロス付近ではスイッチ
ング素子を連続してオンとし、それ以外の期間はスイッ
チング素子を所定のＰＷＭパターンによりオンオフする
ものであるから、入力電流の歪みが極めて小さくなり、
交流電源に対する影響が小さくなる効果が期待できる。
【図１】本発明電源装置の第１の実施例を示すブロック
図である。
図である。
【図２】本発明電源装置の第１の実施例の特徴を説明す
る波形図である。
る波形図である。
【図３】本発明電源装置の第２の実施例を示すブロック
図である。
図である。
【図４】出力制御機能付入力電流誤差増幅部の回路例を
示す回路図である。
示す回路図である。
【図５】本発明電源装置の第２の実施例の特徴を説明す
る波形図である。
る波形図である。
【図６】本発明電源装置の効果を説明する波形図であ
る。
る。
【図７】従来の電源装置を示すブロック図である。
【図８】従来の電源装置の特徴を説明する波形図であ
る。
る。
【図９】従来の電源装置の問題点を説明する波形図であ
る。
る。
【図１０】従来の電源装置の問題点を説明する波形図で
ある。
ある。
【図１１】従来の電源装置の問題点を説明する波形図で
ある。
ある。
１ 交流電源 ２ 整流ダイオード ３ チョッパ回路 ３１ チョークコイル ３２ スイッチング素子 ３３ フリーホイルダイオード ４ コンデンサ ５ 負荷 ６ 直流電圧設定部 ７ 直流電圧検出部 ８ 直流電圧誤差増幅部 ９ 入力電流基準波形発生部 １０ 入力電流指令発生部 １１ 電流検出器 １２ 入力電流誤差増幅部 １３ 三角波発生部 １４ ＰＷＭパターン発生部 １５ スイッチング素子駆動部 １６ スイッチングパターン発生部 １７ 出力制御機能付入力電流誤差増幅部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−148070（ＪＰ，Ａ) 特開 平２−136064（ＪＰ，Ａ) 特開 平３−230759（ＪＰ，Ａ) 実開 平４−21192（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155
Claims (1)
- 【請求項１】 交流電源と、チョークコイルとスイッチ
ング素子及びフリーホイルダイオードからなり前記交流
電源からの交流電圧が入力されるチョッパ回路と、該チ
ョッパ回路の入力電流を正弦波状に制御するよう前記ス
イッチング素子をオンオフ制御するＰＷＭ制御手段とを
備えた電源装置において、前記ＰＷＭ制御手段は、少な
くとも前記交流電圧の内、前記スイッチング素子のオン
期間中に前記チョークコイルに蓄えられるエネルギより
前記スイッチング素子のオフ期間中に前記チョークコイ
ルから放出されるエネルギの方が大きくなる電圧期間中
に、前記スイッチング素子を連続してオンすることを特
徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22178091A JP3203015B2 (ja) | 1991-09-02 | 1991-09-02 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22178091A JP3203015B2 (ja) | 1991-09-02 | 1991-09-02 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0564435A JPH0564435A (ja) | 1993-03-12 |
| JP3203015B2 true JP3203015B2 (ja) | 2001-08-27 |
Family
ID=16772090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22178091A Expired - Fee Related JP3203015B2 (ja) | 1991-09-02 | 1991-09-02 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203015B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8589101B1 (en) * | 2013-03-04 | 2013-11-19 | Neilsen-Kuljian, Inc. | Method and apparatus for measuring RMS values of burst-fired currents |
| JP6257363B2 (ja) * | 2014-02-06 | 2018-01-10 | エスアイアイ・セミコンダクタ株式会社 | スイッチングレギュレータ制御回路及びスイッチングレギュレータ |
-
1991
- 1991-09-02 JP JP22178091A patent/JP3203015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564435A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3774788B2 (ja) | 力率補償電源装置 | |
| JP4474562B2 (ja) | 発光ダイオード駆動装置 | |
| US20100110739A1 (en) | Control system of a power factor correction circuit | |
| US20060132104A1 (en) | Digital control of bridgeless power factor correction circuit | |
| JP3404826B2 (ja) | モータ制御装置 | |
| JP3203015B2 (ja) | 電源装置 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP3258137B2 (ja) | 電動機駆動装置 | |
| WO2007083649A1 (ja) | 電源装置 | |
| JPH10127047A (ja) | スイッチング電源装置及び位相制御機器 | |
| JP3171761B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH07222448A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3107293B2 (ja) | 電動機の速度制御装置 | |
| JP3568666B2 (ja) | 直流電源装置 | |
| JP2512040B2 (ja) | 電源装置 | |
| JP2666408B2 (ja) | 誘導加熱装置 | |
| JPH099670A (ja) | 力率改善コンバータ及びそれを用いたブラシレス直流モータ制御装置 | |
| JPH0646568A (ja) | 電力変換装置 | |
| JP2968670B2 (ja) | 保護回路付きｄｃ−ｄｃコンバータ | |
| JPH06233541A (ja) | スイッチングレギュレータ | |
| JP3225534B2 (ja) | スイッチング電源装置 | |
| JPH06269162A (ja) | 電源装置 | |
| JPH03230762A (ja) | 電圧形インバータ | |
| JPH11127589A (ja) | 電動機の速度制御装置 | |
| JP3154107B1 (ja) | 同期発電機の自動電圧調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |