JP3197060B2

JP3197060B2 - スイッチング電源装置

Info

Publication number: JP3197060B2
Application number: JP13965292A
Authority: JP
Inventors: 成一宮田
Original assignee: Sanden Corp
Current assignee: Sanden Holdings Corp
Priority date: 1992-05-06
Filing date: 1992-05-06
Publication date: 2001-08-13
Anticipated expiration: 2016-08-13
Also published as: JPH05316730A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スイッチング素子を用
いたスイッチング電源装置に関する。

【０００２】

【従来の技術】昨今、電子機器は著しく小型化され、こ
れら電子機器には、小型・高効率のスイッチング電源装
置が広く用いられている。また電子機器の小型化はスイ
ッチング電源装置の小型化を更に要求し、そのニーズに
応えて高周波化による小型化が計られてきた。すなわ
ち、スイッチング周波数を高周波にすることで、トラン
ス、コンデンサ等の部品が小さくできることに着目さ
れ、それによってスイッチング電源装置の小型化が計ら
れてきた。

【０００３】しかし、高周波化は、スイッチングロスの
増加（スイッチング素子の発熱増加）、スイッチングノ
イズの増加（ノイズ吸収回路素子の発熱損失の増加）等
の解決しなければならない問題を伴い、これらは装置を
小型化した場合熱集中という大きな問題を招くので、結
局装置の小型化に限界を生じることになっている。

【０００４】このような問題を解決する手段として、共
振コンバータや部分共振コンバータの研究開発が進めら
れている。共振コンバータは大容量の電源では実用化さ
れているものの、部品点数が増えること、スイッチング
素子、トランス等に大きなストレスがかかることなどの
問題があり、一般的にはまだ実用化されていない。部分
共振コンバータは、共振コンバータのもつ低スイッチン
グロス、低ノイズの特徴を既存の方式の電源にてスイッ
チング部分に活かし周波数を上げていく方式で、現在最
も注目されている方式である。しかしこの共振コンバー
タ及び部分共振コンバータの考え方から各メーカーより
各種回路が提案されているが、ポイントとなる制御回路
の実設計に適応できるコストを考慮した提案は少ない。

【０００５】この部分共振コンバータ方式についての、
従来の代表的な回路では、例えば図１３、図１４に示す
ように、トランスＴに発生するスイッチング素子ＳＷ１
へのサージ電圧印加を抑える回路として、コンデンサＣ
および抵抗Ｒ（図１３）又は、Ｃ、ＲおよびＤ（ダイオ
ード）（図１４）を用いた、いわゆるスナバ回路が使用
されている。

【０００６】

【発明が解決しようとする課題】しかしながら、図１３
に示すＣ・Ｒスナバ回路においては、抵抗Ｒの発熱損失
が大きいという問題があり、発熱損失を抑えるため抵抗
Ｒの抵抗値を小さくすると起動不良になりやすいため、
結局抵抗値をそれ程小さくすることはできず、容量の小
さいスイッチング電源装置にしか適用できない。

【０００７】また、図１４に示すＣ・Ｒ・Ｄスナバ回路
においては、抵抗Ｒの発熱損失が大きいという問題の
他、次のような問題がある。すなわち、スイッチング素
子ＳＷ１のオンオフにより、トランスＴには図示を省略
した電源から断続的に繰り返し電圧が印加されることに
なるが、スイッチング素子ＳＷ１がオフとなって電圧Ｖ
が印加されたとき図１５に示すようにサージングを生じ
ようとする。この電圧立ち上がり時のリンギング成分は
ノイズとなる。この電圧立ち上がり時のリンギング成分
をＣ・Ｒ・Ｄスナバ回路で小さく抑えようとするもので
あるが、電圧上昇方向については効果はあるものの、下
降上昇方向については効果はなく、図１６に示すような
波形にしかならない。つまり、サージ（リンギング）電
圧の片方向の吸収である為、ノイズ吸収効果が少ない。

【０００８】また、従来のＣ・Ｒスナバ回路やＣ・Ｒ・
Ｄスナバ回路を用いたスイッチング電源装置には、次の
ような問題もある。たとえば、図１７に、Ｃ・Ｒ・Ｄス
ナバ回路を用いたスイッチング電源装置のより詳しい回
路構成を示すが、このような回路では、回路や素子に電
圧が残っているうちにスイッチング素子ＳＷ１がオンし
て、スイッチング素子ＳＷ１で電力消費されることとな
る。そのため、図１８に図１７に示した回路の実動作ス
イッチング波形を示すように（Ｖ_DSはスイッチング素子
ＳＷ１の印加電圧、Ｉ_Dはスイッチング素子ＳＷ１を流
れる電流）、スイッチング素子ＳＷ１がオンしたとき、
回路や素子に残っていた電荷により急激に電流が流れ、
スイッチング損失となる（図１８におけるＳＬ１部
分）。また、前述の如く、ノイズの発生、およびノイズ
を吸収するためのスナバ回路での発熱損失もある（図１
８におけるＳＬ２部分）。これをより分かりやすく模式
的に示すと図１９のようになる。このようなスイッチン
グ損失ＳＬ１やＳＬ２は、周波数が高くなりスイッチン
グの繰り返しが増えるほど増大する。

【０００９】本発明は、上記のような従来技術における
問題点に着目し、部分共振方式にて、発熱損失、発生ノ
イズを小さく抑え、全体としてスイッチング損失を小さ
く抑えることができ、しかも回路が簡単で、低コストを
実現でき、実設計に使用できるスイッチング電源装置の
回路構成を提供することを目的とする。

【００１０】

【課題を解決するための手段】この目的に沿う本発明の
スイッチング電源装置は、トランスの一次側に、電圧の
サージング吸収用コンデンサと、該トランスの一次側に
電圧を断続的に印加するためにオンオフを繰り返す第１
のスイッチング素子とを有するスイッチング電源装置に
おいて、前記サージング吸収用コンデンサと第１のスイ
ッチング素子の間に、前記トランスの一次側に接続され
て制御電圧がトランスの一次側から印加され、該トラン
スの一次側において第１のスイッチング素子がオフとな
る瞬間に生じるフライバック電圧発生時にのみオンとな
り、該オン作動により両方向に導通状態となる第２のス
イッチング素子を、前記サージング吸収用コンデンサに
対し直列に接続し、該第２のスイッチング素子が電界効
果トランジスタからなり、かつ、前記第１のスイッチン
グ素子が、印加電圧が０Ｖに低下された後オンされるも
のであることを特徴とするものからなる。

【００１１】このスイッチング電源装置の回路は、第２
のスイッチング素子に電界効果トランジスタ（以下、Ｆ
ＥＴという。）を使用し、第２のスイッチング素子のオ
ン−オフ制御をスイッチングトランスからの直接制御
で、フライバック電圧発生時にオンとなるように極性お
よびゲート電圧を設定し、第２のスイッチング素子のソ
ースゲート間に直接印加することで簡単に構成できる。
つまり、従来のリンギングチョーク方式のスイッチング
電源装置でスナバ回路を単純にサージング吸収用コンデ
ンサをＦＥＴでオン−オフ制御する回路に置き換えた回
路で簡単に構成できる。

【００１２】

【作用】このようなスイッチング電源装置においては、
フライバック電圧発生時に第２のスイッチング素子がオ
ンとされる。第２のスイッチング素子はサージング吸収
用コンデンサに対し直列に接続されているので、フライ
バック電圧発生時には第２のスイッチング素子オンによ
り電流方向が両方向導通状態になり、サージング吸収用
コンデンサの充放電が可能になる。ノイズの原因となる
リンギング成分を含むサージ電圧の発生は、第１のスイ
ッチング素子がオフとなった瞬間のフライバック電圧に
よるので、フライバック電圧発生時に電流方向が両方向
導通となるように第２のスイッチング素子を制御してサ
ージング吸収用コンデンサの充放電を可能にすることに
より、サージ電圧のリンギング成分が、コンデンサの充
放電により、リンギング電圧上昇方向及び下降方向の両
方向について減衰できるようになる。その結果、ノイズ
が小さく抑えられ、発熱損失も小さく抑えられる。

【００１３】また、上記第２のスイッチング素子オンに
より蓄えられていたエネルギが放出されるとフライバッ
ク電圧は低下し、やがて第２のスイッチング素子はオフ
となる。この時、第２のスイッチング素子の寄生容量に
より、サージング吸収用コンデンサに充電された電荷が
トランス側に戻ろうとするので、該コンデンサを充電し
た時とは逆の電圧極性となり、それに伴って第１のスイ
ッチング素子側からも電荷が引き抜かれる。つまり、第
１のスイッチング素子への印加電圧を押し下げる動作を
する。そして、第１のスイッチング素子への印加電圧が
完全に零まで低下され、第１のスイッチング素子は、０
Ｖの印加電圧状態でオン可能となる。そして、第１のス
イッチング素子がこのように印加電圧が０Ｖに低下され
た後にオンされることにより、回路や素子に残っていた
電荷により急激に電流が流れる事態は回避され、スイッ
チング損失が低減される。

【００１４】

【実施例】以下に、本発明の望ましい実施例を図面を参
照して説明する。図１は、本発明の一実施例に係るスイ
ッチング電源装置の回路を示しており、図２は、その要
部を示している。図１において、トランス１の一次側に
は、電圧のサージング吸収用コンデンサ２（Ｃ）と、該
トランスの一次側に電圧を断続的に印加するためにオン
オフを繰り返す第１のスイッチング素子３（ＳＷ１）と
が設けられている。スイッチング素子３（ＳＷ１）は、
トランス１のフォワード電圧を利用して制御回路４によ
りオンオフ制御される。５は、トランス１の二次側を示
しており、一次側の電圧印加のオンオフ制御により誘起
される、ある周波数の電圧が負荷に印加される。

【００１５】サージング吸収用コンデンサ２（Ｃ）と第
１のスイッチング素子３（ＳＷ１）との間には、トラン
ス１の一次側に接続され、該トランス１の一次側におけ
るフライバック電圧発生時にのみオンとなる第２のスイ
ッチング素子６（ＳＷ２）が、サージング吸収用コンデ
ンサ２（Ｃ）に対し直列に接続されている。この第２の
スイッチング素子６（ＳＷ２）は、ダイオードを内蔵し
た、ＦＥＴから構成されている。図１のトランス１一次
側の要部は、図２に示す通りである。

【００１６】図１のスイッチング電源装置回路の実動作
を観測した結果、図３に示すようなスイッチング波形と
なった。Ｖ_DSは、第１のスイッチング素子３（ＳＷ１）
の印加電圧、Ｉ_Dは、第１のスイッチング素子３（ＳＷ
１）を流れる電流を示している。このスイッチング波形
および回路動作について、以下に説明する。なお、第１
のスイッチング素子３（ＳＷ１）と第２のスイッチング
素子６（ＳＷ２）が同時にオンするとスイッチング素子
の破壊につながるおそれがあるが、第１のスイッチング
素子３（ＳＷ１）はトランス１のフォワード電圧発生時
にオンとなり、第２のスイッチング素子６（ＳＷ２）は
フライバック電圧発生時にのみオンとなるので、両スイ
ッチング素子が同時にオンとなることはない。

【００１７】次に、回路動作および得られる波形につい
て、図４ないし図１２を参照して説明する。図４は、図
１の回路を、説明のためより模式的に示したものであ
る。まず、電源７から入力電圧Ｖ_INを印加すると第１の
スイッチング素子３（ＳＷ１）がオンし、電流Ｉ₁が流
れ、トランス１（Ｔ）に磁気エネルギを蓄える。この
時、第２のスイッチング素子６（ＳＷ２）はオフ状態に
ある。つまり、トランス１の巻線ＮＰ２よりの第２のス
イッチング素子６（ＳＷ２）用の制御電圧Ｖ_GSは逆バイ
アス電圧印加の状態にある。

【００１８】次に制御回路４により第１のスイッチング
素子３（ＳＷ１）がオフとされる。蓄えられた磁気エネ
ルギは、フライバック電圧発生となり、トランス１の二
次側の巻線ＮＳ１より電流Ｉ₂として二次側へ放出され
る。

【００１９】このフライバック電圧発生時に、第２のス
イッチング素子６（ＳＷ２）がオンとされる。その制御
回路は、ＮＰ２のフライバック電圧発生時にオンとなる
ように極性およびゲート電圧を設定し、第２のスイッチ
ング素子６（ＳＷ２）のソースゲート間に直接印加する
ことで簡単に構成できる。第１のスイッチング素子３
（ＳＷ１）がオフした瞬時に発生するサージ電圧（フラ
イバック電圧＋サージ電圧）は、第２のスイッチング素
子６（ＳＷ２）の内蔵ダイオードを通してサージング吸
収用コンデンサ２（Ｃ）に充電され急瞬な電圧の立ち上
がりを吸収する。また、図５に従来のスナバ回路、図６
に本実施例の回路を比較して示すように、本実施例では
第２のスイッチング素子６（ＳＷ２）オンにより、電流
方向が両方向に導通状態になるので、電圧上昇、下降両
方向に対して、コンデンサ２（Ｃ）の充放電が可能とな
る。その結果、図７に従来のスナバ回路によるサージ
（リンギング）電圧波形（電圧上昇方向についてのみあ
るレベルでカットされたもの）、図８に本実施例の回路
によるサージ（リンギング）電圧波形を比較して示すよ
うに、本実施例ではＶ_DSのリンギング波形は、電圧上
昇、下降両方向に小さく抑えられる。したがって、ノイ
ズが小さく抑えられる。また、本発明の回路では、本質
的に抵抗Ｒを必要としないので、抵抗Ｒによる発熱損失
がなく、極めて発熱損失の低い、したがって高周波であ
っても小型化、高効率化を容易に達成できるスイッチン
グ電源装置が得られる。

【００２０】蓄えられたエネルギーが放出され続けると
フライバック電圧は低下し、ＮＰ２に発生しているフラ
イバック電圧も低下し、やがて第２のスイッチング素子
６（ＳＷ２）がオフとなる。この時、図９に示すよう
に、第２のスイッチング素子６（ＳＷ２）の寄生容量に
よりコンデンサ２（Ｃ）に充電された電荷がＮＰ１に戻
ろうとするので、ＮＰ１は、コンデンサ２（Ｃ）を充電
した時とは逆の電圧となり、Ｖ_DS＜Ｖ_INの状態から更に
Ｖ_DSは０Ｖまで低下し、第１のスイッチング素子３（Ｓ
Ｗ１）の寄生容量に蓄積された電荷が引抜かれる。いわ
ゆるコイルＬとコンデンサＣの共振現象が生じる。図１
０、１１に示すように、コンデンサ２（Ｃ）とＮＰ１と
の間で、コンデンサ２（Ｃ）を充電するときのＮＰ１の
電圧極性（図１０）と、コンデンサ２（Ｃ）から放電す
るときのＮＰ１の電圧極性（図１１）とが互いに逆極性
となる。

【００２１】上記電荷引抜き現象、つまりＶ_DSを低下さ
せる作用が更に進むと、Ｖ_DSは、０Ｖよりも低下し、第
１のスイッチング素子３（ＳＷ１）内蔵ダイオードのＶ
Ｆをこえると、このダイオードを通して電流が流れる。
図３の電流Ｉ_D波形において、マイナス電流部分（Ａ）
が生じるのはこの作用のためである。したがって、第１
のスイッチング素子３（ＳＷ１）の印加電圧Ｖ_DSは、確
実に０Ｖに低下する。

【００２２】再び第１のスイッチング素子３（ＳＷ１）
はオンとなるが、上記の電圧降下が速いのですぐには電
流Ｉ_Dは流れない。続いて第１のスイッチング素子３
（ＳＷ１）がオンになっているのでＮＰ１を通じて電流
が流れ出し、図４に示した動作に戻り、以下同じ動作を
繰り返す。

【００２３】上記の動作で得られる電圧Ｖ_DSおよび電流
Ｉ_Dの波形を、図１９に示した従来の波形と比較するた
め、図１２に模式的に示す。図１２に示すように、第１
のスイッチング素子３（ＳＷ１）オン時のスイッチング
損失は無くなり、第１のスイッチング素子３（ＳＷ１）
オフ時の電圧立ち上がり部分でのリンギング波形も小さ
な変動に抑えられ、発熱損失、発生ノイズは小さく抑え
られる。

【００２４】

【発明の効果】以上説明したように、本発明のスイッチ
ング電源装置によるときは、フライバック電圧発生時に
のみオンとなる第２のスイッチング素子をサージング吸
収用コンデンサに対し直列に接続し、抵抗を不要とする
とともにサージング電圧を両方向に吸収できるようにし
たので、抵抗による発熱損失がなく、全体としても発熱
損失の極めて小さい、かつ、低ノイズの回路を構成でき
る。したがって、高周波であっても、小型、高効率、低
ノイズのスイッチング電源装置を得ることができる。

【００２５】また、第１のスイッチング素子の印加電圧
を確実に０Ｖに低下させた後、第１のスイッチング素子
をオンとして電流を流すことができるので、この部分で
のスイッチング損失を無くすこともでき、極めてスイッ
チング損失の小さい高効率のスイッチング電源装置を実
現できる。そして、本発明のスイッチング電源装置は、
高周波になるほど、その効果を発揮することができる。

【００２６】さらに、抵抗が不要で、かつ、従来のスナ
バ回路の代わりにサージング吸収用コンデンサに対し直
列にＦＥＴからなる第２のスイッチング素子を接続する
だけの簡単な回路構成でよく、スイッチング電源装置の
一層の小型化、低コスト化をはかることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るスイッチング電源装置
の回路図である。

【図２】図１の回路の要部を示す概略回路図である。

【図３】図１の装置の実動作を観測したスイッチング波
形図である。

【図４】図１の回路を模式的に示した概略回路図であ
る。

【図５】従来のスナバ回路の電流の流れ方向を示す概略
回路図である。

【図６】図１の回路の電流の流れ方向を示す概略部分回
路図である。

【図７】従来のスナバ回路を用いた場合の第１のスイッ
チング素子印加電圧の波形図である。

【図８】図６の回路を用いた場合の第１のスイッチング
素子印加電圧の波形図である。

【図９】図１の回路を模式的に示した、図４とは別の動
作状態を示す概略回路図である。

【図１０】図１の回路におけるＬとＣの共振を示す概略
回路図である。

【図１１】図１の回路におけるＬとＣの共振に関し、図
１０とは逆電圧極性の状態を示す概略回路図である。

【図１２】図１の回路における第１のスイッチング素子
印加電圧と電流の概略波形図である。

【図１３】従来のスナバ回路の回路図である。

【図１４】従来の別のスナバ回路の回路図である。

【図１５】スイッチング電源装置において、一般的に生
じようとする電圧サージングを示す波形図である。

【図１６】図１４のスナバ回路を用いた場合の電圧波形
図である。

【図１７】図１４のスナバ回路を用いたスイッチング電
源装置の回路図である。

【図１８】図１７のスイッチング電源装置における実動
作を観測したスイッチング波形図である。

【図１９】図１８の波形を模式的に示した第１のスイッ
チング素子印加電圧と電流の概略波形図である。

【符号の説明】

１トランス２サージング吸収用コンデンサ３第１のスイッチング素子４制御回路５トランスの二次側６第２のスイッチング素子７電源Ｖ_DS 第１のスイッチング素子の印加電圧Ｉ_D 第１のスイッチング素子の電流

Claims

(57)【特許請求の範囲】

【請求項１】トランスの一次側に、電圧のサージング
吸収用コンデンサと、該トランスの一次側に電圧を断続
的に印加するためにオンオフを繰り返す第１のスイッチ
ング素子とを有するスイッチング電源装置において、前
記サージング吸収用コンデンサと第１のスイッチング素
子の間に、前記トランスの一次側に接続されて制御電圧
がトランスの一次側から印加され、該トランスの一次側
において第１のスイッチング素子がオフとなる瞬間に生
じるフライバック電圧発生時にのみオンとなり、該オン
作動により両方向に導通状態となる第２のスイッチング
素子を、前記サージング吸収用コンデンサに対し直列に
接続し、該第２のスイッチング素子が電界効果トランジ
スタからなり、かつ、前記第１のスイッチング素子が、
印加電圧が０Ｖに低下された後オンされるものであるこ
とを特徴とするスイッチング電源装置。