JP3192892B2 - Ｐｌｌ周波数シンセサイザ選局装置 - Google Patents
Ｐｌｌ周波数シンセサイザ選局装置Info
- Publication number
- JP3192892B2 JP3192892B2 JP29017494A JP29017494A JP3192892B2 JP 3192892 B2 JP3192892 B2 JP 3192892B2 JP 29017494 A JP29017494 A JP 29017494A JP 29017494 A JP29017494 A JP 29017494A JP 3192892 B2 JP3192892 B2 JP 3192892B2
- Authority
- JP
- Japan
- Prior art keywords
- pll
- tuning
- frequency synthesizer
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダ、ビデオテープレコーダ一体型テ
レビジョン受像機等に使用されるＰＬＬ周波数シンセサ
イザ選局装置に関するものである。
ビデオテープレコーダ、ビデオテープレコーダ一体型テ
レビジョン受像機等に使用されるＰＬＬ周波数シンセサ
イザ選局装置に関するものである。
【０００２】
【従来の技術】一般にテレビジョンチューナ等のＰＬＬ
周波数シンセサイザ選局装置におけるＰＬＬ周波数シン
セサイザ回路は、プリスケーラ、位相検波器、バンドス
イッチドライバ、チャージポンプ、基準信号発生器等で
構成され、最近ではＰＬＬチューニング用ＩＣとして１
つのＩＣに集積化されている。この中で基準信号発生器
は、３〜４ＭＨｚ付近の水晶振動子を利用する発振回路
をＩＣに具備している。
周波数シンセサイザ選局装置におけるＰＬＬ周波数シン
セサイザ回路は、プリスケーラ、位相検波器、バンドス
イッチドライバ、チャージポンプ、基準信号発生器等で
構成され、最近ではＰＬＬチューニング用ＩＣとして１
つのＩＣに集積化されている。この中で基準信号発生器
は、３〜４ＭＨｚ付近の水晶振動子を利用する発振回路
をＩＣに具備している。
【０００３】図３及び図４に従来のテレビジョンチュー
ナのＰＬＬチューニング用ＩＣにおける水晶振動子の接
続回路の構成を示す。図３はＰＬＬチューニング用ＩＣ
における発振回路の構成が不平衡型の場合であり、図４
はＰＬＬチューニング用ＩＣにおける発振回路の構成が
平衡型の場合である。図３及び図４に示すＰＬＬチュー
ニング用ＩＣの場合、ＰＬＬチューニング用ＩＣ１の発
振回路端子（図中ＯＳＣ、ＯＳＣｉｎ、ＯＳＣｏｕｔ）
に４．０ＭＨｚの水晶振動子と負荷容量Ｃｔ’あるいは
負荷容量Ｃｔ”を接続し、ＰＬＬチューニング用ＩＣ１
の基準信号発生器が４．０ＭＨｚで発振する。これを分
周して得られる基準周波数ｆｒと、チューナの局部発振
周波数ｆｏｓｃを分周した比較周波数とが位相検波器
（図示せず）で比較され、同一周波数になった時にルー
プが安定する。この関係を式に表すと次のようになる。
ナのＰＬＬチューニング用ＩＣにおける水晶振動子の接
続回路の構成を示す。図３はＰＬＬチューニング用ＩＣ
における発振回路の構成が不平衡型の場合であり、図４
はＰＬＬチューニング用ＩＣにおける発振回路の構成が
平衡型の場合である。図３及び図４に示すＰＬＬチュー
ニング用ＩＣの場合、ＰＬＬチューニング用ＩＣ１の発
振回路端子（図中ＯＳＣ、ＯＳＣｉｎ、ＯＳＣｏｕｔ）
に４．０ＭＨｚの水晶振動子と負荷容量Ｃｔ’あるいは
負荷容量Ｃｔ”を接続し、ＰＬＬチューニング用ＩＣ１
の基準信号発生器が４．０ＭＨｚで発振する。これを分
周して得られる基準周波数ｆｒと、チューナの局部発振
周波数ｆｏｓｃを分周した比較周波数とが位相検波器
（図示せず）で比較され、同一周波数になった時にルー
プが安定する。この関係を式に表すと次のようになる。
【０００４】
【数１】
【０００５】代表的なＰＬＬチューニング用ＩＣでは下
表の如く、
表の如く、
【０００６】
【表１】
【０００７】となり、前記式（１）より
【０００８】
【数２】
【０００９】が求められ、ＭとＳをＰＬＬチューニング
用ＩＣの所定のビットでデータ送信することにより、チ
ューナの局部発振周波数を制御できる。
用ＩＣの所定のビットでデータ送信することにより、チ
ューナの局部発振周波数を制御できる。
【００１０】
【発明が解決しようとする課題】このように、ＰＬＬ周
波数シンセサイザ回路（ＩＣ）には必ず水晶振動子が必
要であるが、テレビジョン受像機においては、前記ＰＬ
Ｌ周波数シンセサイザ回路以外にもビデオ信号処理回路
があり、該回路（ＩＣ）においても同様に水晶振動子が
必要である。よってテレビジョン受像機においては、少
なくとも２つの水晶振動子を設けねばならず、このこと
がテレビジョンチューナの小型化及び低価格化を阻む要
因の１つとなっている。一方、ビデオテープレコーダや
ビデオテープレコーダ一体型テレビジョン受像機におい
てもやはり同様の問題を有している。
波数シンセサイザ回路（ＩＣ）には必ず水晶振動子が必
要であるが、テレビジョン受像機においては、前記ＰＬ
Ｌ周波数シンセサイザ回路以外にもビデオ信号処理回路
があり、該回路（ＩＣ）においても同様に水晶振動子が
必要である。よってテレビジョン受像機においては、少
なくとも２つの水晶振動子を設けねばならず、このこと
がテレビジョンチューナの小型化及び低価格化を阻む要
因の１つとなっている。一方、ビデオテープレコーダや
ビデオテープレコーダ一体型テレビジョン受像機におい
てもやはり同様の問題を有している。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、ＰＬＬチューニング用ＩＣ及びビデオ
信号処理回路用ＩＣを備えたＰＬＬ周波数シンセサイザ
選局装置において、前記ビデオ信号処理回路用ＩＣに用
いられる色副搬送波周波数の水晶振動子による基準信号
を前記ＰＬＬチューニング用ＩＣの基準信号として用い
るとともに、前記ＰＬＬチューニング用ＩＣから出力さ
れる局部発振周波数を規格されている局部発振周波数に
近似的に設定する制御部を有することを特徴としたＰＬ
Ｌ周波数シンセサイザ選局装置を提供するものである。
めに本発明では、ＰＬＬチューニング用ＩＣ及びビデオ
信号処理回路用ＩＣを備えたＰＬＬ周波数シンセサイザ
選局装置において、前記ビデオ信号処理回路用ＩＣに用
いられる色副搬送波周波数の水晶振動子による基準信号
を前記ＰＬＬチューニング用ＩＣの基準信号として用い
るとともに、前記ＰＬＬチューニング用ＩＣから出力さ
れる局部発振周波数を規格されている局部発振周波数に
近似的に設定する制御部を有することを特徴としたＰＬ
Ｌ周波数シンセサイザ選局装置を提供するものである。
【００１２】
【作用】上記の如く構成したので、ＰＬＬチューニング
ＩＣには専用の水晶振動子（４ＭＨｚ）を使用する必要
が無く、ＰＬＬチューニングＩＣにはビデオ信号処理回
路用ＩＣに用いられる水晶振動子の基準信号（３．５７
９５４５ＭＨｚ）が用いられる。
ＩＣには専用の水晶振動子（４ＭＨｚ）を使用する必要
が無く、ＰＬＬチューニングＩＣにはビデオ信号処理回
路用ＩＣに用いられる水晶振動子の基準信号（３．５７
９５４５ＭＨｚ）が用いられる。
【００１３】
【実施例】以下、図面を参照しつつ本発明の一実施例に
つき詳述する。
つき詳述する。
【００１４】本発明が適用されるテレビジョンチューナ
の構成を図１及び図２に示す。図１はＰＬＬチューニン
グ用ＩＣの発振回路の構成が不平衡型の場合、図２はＰ
ＬＬチューニング用ＩＣの発振回路の構成が平衡型の場
合である。
の構成を図１及び図２に示す。図１はＰＬＬチューニン
グ用ＩＣの発振回路の構成が不平衡型の場合、図２はＰ
ＬＬチューニング用ＩＣの発振回路の構成が平衡型の場
合である。
【００１５】本発明のＰＬＬ周波数シンセサイザ選局装
置の特徴は、ＰＬＬチューニング用ＩＣ１には従来の如
き専用の水晶振動子を具備せず、ビデオ信号処理回路Ｉ
Ｃ２の発振回路にある水晶振動子３を利用している点に
ある。即ち、ビデオ信号処理回路ＩＣ２のＯＳＣｏｕｔ
端子から、バッファアンプ３及び負荷容量Ｃｔを介し
て、ＰＬＬチューニング用ＩＣ１のＯＳＣ端子（図１参
照）またはＯＳＣｉｎ端子（図２参照）へ接続する。図
２の場合、ＰＬＬチューニング用ＩＣ１のＯＳＣｏｕｔ
端子は無接続（ＮＣ）とする。
置の特徴は、ＰＬＬチューニング用ＩＣ１には従来の如
き専用の水晶振動子を具備せず、ビデオ信号処理回路Ｉ
Ｃ２の発振回路にある水晶振動子３を利用している点に
ある。即ち、ビデオ信号処理回路ＩＣ２のＯＳＣｏｕｔ
端子から、バッファアンプ３及び負荷容量Ｃｔを介し
て、ＰＬＬチューニング用ＩＣ１のＯＳＣ端子（図１参
照）またはＯＳＣｉｎ端子（図２参照）へ接続する。図
２の場合、ＰＬＬチューニング用ＩＣ１のＯＳＣｏｕｔ
端子は無接続（ＮＣ）とする。
【００１６】ところで、従来のＰＬＬチューニング用Ｉ
Ｃ（図３及び図４参照）に使用されている水晶振動子Ｘ
ｐは４．０ＭＨｚであるのに対し、ビデオ信号処理回路
ＩＣに使用される水晶振動子ＸｖはＮＴＳＣ方式の場
合、色副搬送波周波数３．５７９５４５ＭＨｚである。
従って前述の（１）式において、
Ｃ（図３及び図４参照）に使用されている水晶振動子Ｘ
ｐは４．０ＭＨｚであるのに対し、ビデオ信号処理回路
ＩＣに使用される水晶振動子ＸｖはＮＴＳＣ方式の場
合、色副搬送波周波数３．５７９５４５ＭＨｚである。
従って前述の（１）式において、
【００１７】
【数３】
【００１８】となるので、従来の４．０ＭＨｚの水晶を
使用した時と同じ局部発振周波数に設定するには、
（１）式における（ｍＭ＋Ｓ）を４／３．５７９５４５
倍することで可能となる。
使用した時と同じ局部発振周波数に設定するには、
（１）式における（ｍＭ＋Ｓ）を４／３．５７９５４５
倍することで可能となる。
【００１９】即ち、代表的な例として、前記（２）式に
おいて、例えば日本国内の１０チャンネルを受信する局
部発振周波数を設定する場合では、Ｍ（メインカウンタ
・プリセット値）とＳ（スロワーカウンタ・プリセット
値）のビットデータは次のようになる。
おいて、例えば日本国内の１０チャンネルを受信する局
部発振周波数を設定する場合では、Ｍ（メインカウンタ
・プリセット値）とＳ（スロワーカウンタ・プリセット
値）のビットデータは次のようになる。
【００２０】１０チャンネル（２０５．２５ＭＨｚ）の
局部発振周波数は２６４．０ＭＨｚであるから、式
（２）より従来においては、
局部発振周波数は２６４．０ＭＨｚであるから、式
（２）より従来においては、
【００２１】
【数４】
【００２２】であったのに対し、本発明の場合は、
【００２３】
【数５】
【００２４】とすることで局部発振周波数は２６３．９
９１４４３８ＭＨｚとなり、実用上支障の無い範囲に設
定することが可能となる。
９１４４３８ＭＨｚとなり、実用上支障の無い範囲に設
定することが可能となる。
【００２５】尚、このＭとＳはマイクロコンピュータか
ら出力するデータであるから、ソフトウェアの変更をす
るだけで簡単に本発明を実施することができる。また、
前記バッファアンプ３はＰＬＬチューニング用ＩＣと映
像信号処理回路ＩＣとの相互干渉を防止する目的の防止
回路であり、相互の干渉が問題とならない範囲で抵抗器
に置き換えても良い。
ら出力するデータであるから、ソフトウェアの変更をす
るだけで簡単に本発明を実施することができる。また、
前記バッファアンプ３はＰＬＬチューニング用ＩＣと映
像信号処理回路ＩＣとの相互干渉を防止する目的の防止
回路であり、相互の干渉が問題とならない範囲で抵抗器
に置き換えても良い。
【００２６】
【発明の効果】以上、詳述した如く本発明に依れば、Ｐ
ＬＬチューニング用ＩＣ及びビデオ信号処理回路用ＩＣ
とを備えたＰＬＬ周波数シンセサイザ選局装置におい
て、前記ビデオ信号処理回路用ＩＣに用いられる水晶振
動子の基準信号を前記ＰＬＬチューニング用ＩＣへ導く
ように構成したので、従来ＰＬＬチューニング用ＩＣに
必要だった専用の水晶振動子が不要となり、小型で安価
なＰＬＬ周波数シンセサイザ選局装置を提供できる。ま
た、１つの映像機器の中に複数個のＰＬＬ周波数シンセ
サイザ選局装置（チューナ装置）が存在する場合、例え
ばビデオテープレコーダ一体型テレビジョン受像機のよ
うに２個のチューナ装置を備える場合や、地上波チュー
ナ（ＵＨＦ・ＶＨＦチューナ等）と衛星放送チューナ
（ＢＳチューナやＣＳチューナ等）とを備える場合にも
同様にして水晶振動子の削減が可能であり、映像機器の
低価格化に寄与することができる。
ＬＬチューニング用ＩＣ及びビデオ信号処理回路用ＩＣ
とを備えたＰＬＬ周波数シンセサイザ選局装置におい
て、前記ビデオ信号処理回路用ＩＣに用いられる水晶振
動子の基準信号を前記ＰＬＬチューニング用ＩＣへ導く
ように構成したので、従来ＰＬＬチューニング用ＩＣに
必要だった専用の水晶振動子が不要となり、小型で安価
なＰＬＬ周波数シンセサイザ選局装置を提供できる。ま
た、１つの映像機器の中に複数個のＰＬＬ周波数シンセ
サイザ選局装置（チューナ装置）が存在する場合、例え
ばビデオテープレコーダ一体型テレビジョン受像機のよ
うに２個のチューナ装置を備える場合や、地上波チュー
ナ（ＵＨＦ・ＶＨＦチューナ等）と衛星放送チューナ
（ＢＳチューナやＣＳチューナ等）とを備える場合にも
同様にして水晶振動子の削減が可能であり、映像機器の
低価格化に寄与することができる。
【図１】本発明のＰＬＬ周波数シンセサイザ選局装置の
構成を示す回路ブロック図。
構成を示す回路ブロック図。
【図２】本発明の他の実施例を示す回路ブロック図。
【図３】従来のＰＬＬ周波数シンセサイザ選局装置の構
成を示す回路ブロック図。
成を示す回路ブロック図。
【図４】従来の他のＰＬＬ周波数シンセサイザ選局装置
の構成を示す回路ブロック図。
の構成を示す回路ブロック図。
１ ＰＬＬチューニング用ＩＣ ２ ビデオ信号処理回路用ＩＣ ３ バッファアンプ Ｃｔ 負荷容量 Ｃｔ’ 負荷容量 Ｃｔ” 負荷容量 Ｃｖ 負荷容量 Ｘｐ 水晶振動子（４．０ＭＨｚ） Ｘｖ 水晶振動子（３．５７９５４５ＭＨｚ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/44
Claims (1)
- 【請求項１】ＰＬＬチューニング用ＩＣ及びビデオ信号
処理回路用ＩＣを備えたＰＬＬ周波数シンセサイザ選局
装置において、前記ビデオ信号処理回路用ＩＣに用いら
れる色副搬送波周波数の水晶振動子による基準信号を前
記ＰＬＬチューニング用ＩＣの基準信号として用いると
ともに、前記ＰＬＬチューニング用ＩＣから出力される
局部発振周波数を規格されている局部発振周波数に近似
的に設定する制御部を有することを特徴としたＰＬＬ周
波数シンセサイザ選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29017494A JP3192892B2 (ja) | 1994-11-24 | 1994-11-24 | Ｐｌｌ周波数シンセサイザ選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29017494A JP3192892B2 (ja) | 1994-11-24 | 1994-11-24 | Ｐｌｌ周波数シンセサイザ選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08149385A JPH08149385A (ja) | 1996-06-07 |
| JP3192892B2 true JP3192892B2 (ja) | 2001-07-30 |
Family
ID=17752713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29017494A Expired - Lifetime JP3192892B2 (ja) | 1994-11-24 | 1994-11-24 | Ｐｌｌ周波数シンセサイザ選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192892B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3068081U (ja) | 1999-10-08 | 2000-04-21 | 船井電機株式会社 | 発振信号処理装置 |
-
1994
- 1994-11-24 JP JP29017494A patent/JP3192892B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08149385A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311318A (en) | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators | |
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| JPH09294088A (ja) | チューナ回路 | |
| JP2008295053A (ja) | マルチチューナ型受信機 | |
| EP0432052A2 (en) | RF modulator | |
| EP0186593B1 (en) | Tuner for television receiver | |
| US5995169A (en) | SIF signal processing circuit | |
| JPH08195916A (ja) | 放送波チャンネル同調方法 | |
| US20040207476A1 (en) | PLL circuit and television receiver having same and beat reducing method for television receiver | |
| JP3192892B2 (ja) | Ｐｌｌ周波数シンセサイザ選局装置 | |
| EP0639893B1 (en) | Negative feedback control circuit having a common line for input and output signals | |
| US4633316A (en) | Stable low cost 4.5 MHz remodulator | |
| JPH1022857A (ja) | Ｒｆ変調器及びｔｖチューナを組み込んだ映像機器 | |
| JP2001339652A (ja) | テレビジョンチューナ | |
| CA1041238A (en) | Electronic automatic frequency tuning system | |
| EP0179620B1 (en) | Automatic fine tuning system | |
| JP3373431B2 (ja) | デジタル放送受信装置 | |
| CA1213975A (en) | Television afc system useable with offset carrier frequencies | |
| KR20000064590A (ko) | 멀티튜너 수신기 | |
| JPH0537547Y2 (ja) | ||
| JPH05176327A (ja) | チューナ | |
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 | |
| JPS6136427B2 (ja) | ||
| JPS6363136B2 (ja) | ||
| GB2324425A (en) | A TV tuner combined with a modulator for a VCR in which one crystal oscillator supplies both the tuner and the modulator |