JP3185425B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3185425B2 JP3185425B2 JP34213292A JP34213292A JP3185425B2 JP 3185425 B2 JP3185425 B2 JP 3185425B2 JP 34213292 A JP34213292 A JP 34213292A JP 34213292 A JP34213292 A JP 34213292A JP 3185425 B2 JP3185425 B2 JP 3185425B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- frequency
- duty
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、負荷に低周波の矩形波
電力を供給するためのインバータ装置に関するものであ
り、特に負荷に対して細かな電力制御を必要とするイン
バータ装置に関するものである。
電力を供給するためのインバータ装置に関するものであ
り、特に負荷に対して細かな電力制御を必要とするイン
バータ装置に関するものである。
【０００２】
【従来の技術】図１１は従来のインバータ装置の回路図
である。以下、その回路構成について説明する。直流電
源Ｅの両端には、スイッチング素子Ｑ1 ，Ｑ2 の直列回
路と、スイッチング素子Ｑ3 ，Ｑ4 の直列回路が並列接
続されている。各スイッチング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，
Ｑ4 の両端には、それぞれダイオードＤ1 ，Ｄ2 ，
Ｄ3，Ｄ4 が逆並列接続されている。スイッチング素子
Ｑ1 ，Ｑ2 の接続点とスイッチング素子Ｑ3 ，Ｑ4 の接
続点の間には、インダクタＬ1 を介してコンデンサＣ 1
と放電灯Ｚの並列回路が接続されている。放電灯Ｚの両
端には、ランプ電圧Ｖｃを検出するためのランプ電圧検
出回路１が接続されている。ランプ電圧検出回路１の出
力電圧は、アンプＡｍを介してＰＷＭ制御回路２におけ
る高周波発振部３のコンパレータＣｐの負入力端子に入
力されている。コンパレータＣｐの正入力端子には、発
振回路ＯＳＣ１から高周波の鋸歯状波電圧が入力されて
いる。コンパレータＣｐのオープンコレクタ出力は、抵
抗ｒによりプルアップされており、アンド回路Ａ1 ，Ａ
2 の第１の入力に接続されている。アンド回路Ａ1 ，Ａ
2の第２の入力には、ＤフリップフロップＦＦ1 の出力
Ｑ及び反転出力Ｑ’がそれぞれ接続されている。アンド
回路Ａ1 ，Ａ2 の第３の入力には、発振回路ＯＳＣ２か
ら低周波の矩形波電圧が入力されている。この矩形波電
圧は、ＤフリップフロップＦＦ1 のクロック入力端子に
入力されている。ＤフリップフロップＦＦ1のデータ入
力端子Ｄは、反転出力Ｑ’に接続されている。アンド回
路Ａ1 の出力は、駆動回路ＤＲ１，ＤＲ４を介してスイ
ッチング素子Ｑ1 ，Ｑ4 に入力されている。アンド回路
Ａ2 の出力は、駆動回路ＤＲ２，ＤＲ３を介してスイッ
チング素子Ｑ2 ，Ｑ3 に入力されている。
である。以下、その回路構成について説明する。直流電
源Ｅの両端には、スイッチング素子Ｑ1 ，Ｑ2 の直列回
路と、スイッチング素子Ｑ3 ，Ｑ4 の直列回路が並列接
続されている。各スイッチング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，
Ｑ4 の両端には、それぞれダイオードＤ1 ，Ｄ2 ，
Ｄ3，Ｄ4 が逆並列接続されている。スイッチング素子
Ｑ1 ，Ｑ2 の接続点とスイッチング素子Ｑ3 ，Ｑ4 の接
続点の間には、インダクタＬ1 を介してコンデンサＣ 1
と放電灯Ｚの並列回路が接続されている。放電灯Ｚの両
端には、ランプ電圧Ｖｃを検出するためのランプ電圧検
出回路１が接続されている。ランプ電圧検出回路１の出
力電圧は、アンプＡｍを介してＰＷＭ制御回路２におけ
る高周波発振部３のコンパレータＣｐの負入力端子に入
力されている。コンパレータＣｐの正入力端子には、発
振回路ＯＳＣ１から高周波の鋸歯状波電圧が入力されて
いる。コンパレータＣｐのオープンコレクタ出力は、抵
抗ｒによりプルアップされており、アンド回路Ａ1 ，Ａ
2 の第１の入力に接続されている。アンド回路Ａ1 ，Ａ
2の第２の入力には、ＤフリップフロップＦＦ1 の出力
Ｑ及び反転出力Ｑ’がそれぞれ接続されている。アンド
回路Ａ1 ，Ａ2 の第３の入力には、発振回路ＯＳＣ２か
ら低周波の矩形波電圧が入力されている。この矩形波電
圧は、ＤフリップフロップＦＦ1 のクロック入力端子に
入力されている。ＤフリップフロップＦＦ1のデータ入
力端子Ｄは、反転出力Ｑ’に接続されている。アンド回
路Ａ1 の出力は、駆動回路ＤＲ１，ＤＲ４を介してスイ
ッチング素子Ｑ1 ，Ｑ4 に入力されている。アンド回路
Ａ2 の出力は、駆動回路ＤＲ２，ＤＲ３を介してスイッ
チング素子Ｑ2 ，Ｑ3 に入力されている。
【０００３】以下、図１１の回路の動作について説明す
る。ランプ電圧検出回路１により検出されてアンプＡｍ
を通過した電圧Ｖｉは、基準電圧としてコンパレータＣ
ｐに入力される。コンパレータＣｐでは、発振回路ＯＳ
Ｃ１により発生された高周波の鋸歯状波電圧を基準電圧
と比較することにより、図１２に示すように、ランプ電
圧に応じてＰＷＭ制御（パルス幅変調制御）された高周
波信号を発生する。コンパレータＣｐの出力は、鋸歯状
波電圧が基準電圧よりも高い期間だけＨｉｇｈレベルと
なり、この作用によりランプ電圧に応じたデューティ幅
の出力を得ることができる。
る。ランプ電圧検出回路１により検出されてアンプＡｍ
を通過した電圧Ｖｉは、基準電圧としてコンパレータＣ
ｐに入力される。コンパレータＣｐでは、発振回路ＯＳ
Ｃ１により発生された高周波の鋸歯状波電圧を基準電圧
と比較することにより、図１２に示すように、ランプ電
圧に応じてＰＷＭ制御（パルス幅変調制御）された高周
波信号を発生する。コンパレータＣｐの出力は、鋸歯状
波電圧が基準電圧よりも高い期間だけＨｉｇｈレベルと
なり、この作用によりランプ電圧に応じたデューティ幅
の出力を得ることができる。
【０００４】次に、低周波の発振回路ＯＳＣ２によって
発生された矩形波電圧を図１３（ａ）に示した。この矩
形波電圧をＤフリップフロップＦＦ1 により分周した電
圧を図１３（ｂ），（ｃ）に示した。図１３（ｂ）はＤ
フリップフロップＦＦ1 の出力Ｑの電圧であり、図１３
（ｃ）はＤフリップフロップＦＦ1 の反転出力Ｑ’の電
圧である。これらの電圧は、発振回路ＯＳＣ２から出力
される図１３（ａ）に示すような低周波信号及びコンパ
レータＣｐから出力される図１３（ｄ）に示すような高
周波信号と共にアンド回路Ａ1 ，Ａ2 に入力されて、ア
ンド演算を施される。アンド回路Ａ1 の出力は図１３
（ｅ）に示すようになり、アンド回路Ａ2の出力は図１
３（ｆ）に示すようになる。このアンド回路Ａ1 の出力
によりスイッチング素子Ｑ1 ，Ｑ4 が駆動され、アンド
回路Ａ2 の出力によりスイッチング素子Ｑ2 ，Ｑ3 が駆
動されることにより、インダクタＬ1 には図１３（ｇ）
に示すような電流Ｉ0 が流れる。そして、高周波バイパ
ス用のコンデンサＣ1 により高周波成分を除去すること
により、放電灯Ｚには図１３（ｈ）に示すような矩形波
のランプ電圧Ｖｃが印加される。つまり、図１３（ｈ）
の第１の期間Ｔａでは、スイッチング素子Ｑ1 ，Ｑ4 の
みが高周波的にオン／オフ駆動されて、直流電源Ｅの電
圧がスイッチング素子Ｑ1 ，Ｑ4 により断続されてイン
ダクタＬ1 とコンデンサＣ1 よりなるローパスフィルタ
にて高周波成分が除去されることにより放電灯Ｚには正
極性の直流電圧が印加される。また、図１３（ｈ）の第
２の期間Ｔｂでは、スイッチング素子Ｑ2 ，Ｑ3 のみが
高周波的にオン／オフ駆動されて、直流電源Ｅの電圧が
スイッチング素子Ｑ2 ，Ｑ3 により断続されてインダク
タＬ1 とコンデンサＣ1 よりなるローパスフィルタにて
高周波成分が除去されることにより放電灯Ｚには負極性
の直流電圧が印加される。したがって、放電灯Ｚには低
周波の発振回路ＯＳＣ２から出力される矩形波電圧の１
周期を半周期として交番する矩形波電圧が印加されるこ
とになる。
発生された矩形波電圧を図１３（ａ）に示した。この矩
形波電圧をＤフリップフロップＦＦ1 により分周した電
圧を図１３（ｂ），（ｃ）に示した。図１３（ｂ）はＤ
フリップフロップＦＦ1 の出力Ｑの電圧であり、図１３
（ｃ）はＤフリップフロップＦＦ1 の反転出力Ｑ’の電
圧である。これらの電圧は、発振回路ＯＳＣ２から出力
される図１３（ａ）に示すような低周波信号及びコンパ
レータＣｐから出力される図１３（ｄ）に示すような高
周波信号と共にアンド回路Ａ1 ，Ａ2 に入力されて、ア
ンド演算を施される。アンド回路Ａ1 の出力は図１３
（ｅ）に示すようになり、アンド回路Ａ2の出力は図１
３（ｆ）に示すようになる。このアンド回路Ａ1 の出力
によりスイッチング素子Ｑ1 ，Ｑ4 が駆動され、アンド
回路Ａ2 の出力によりスイッチング素子Ｑ2 ，Ｑ3 が駆
動されることにより、インダクタＬ1 には図１３（ｇ）
に示すような電流Ｉ0 が流れる。そして、高周波バイパ
ス用のコンデンサＣ1 により高周波成分を除去すること
により、放電灯Ｚには図１３（ｈ）に示すような矩形波
のランプ電圧Ｖｃが印加される。つまり、図１３（ｈ）
の第１の期間Ｔａでは、スイッチング素子Ｑ1 ，Ｑ4 の
みが高周波的にオン／オフ駆動されて、直流電源Ｅの電
圧がスイッチング素子Ｑ1 ，Ｑ4 により断続されてイン
ダクタＬ1 とコンデンサＣ1 よりなるローパスフィルタ
にて高周波成分が除去されることにより放電灯Ｚには正
極性の直流電圧が印加される。また、図１３（ｈ）の第
２の期間Ｔｂでは、スイッチング素子Ｑ2 ，Ｑ3 のみが
高周波的にオン／オフ駆動されて、直流電源Ｅの電圧が
スイッチング素子Ｑ2 ，Ｑ3 により断続されてインダク
タＬ1 とコンデンサＣ1 よりなるローパスフィルタにて
高周波成分が除去されることにより放電灯Ｚには負極性
の直流電圧が印加される。したがって、放電灯Ｚには低
周波の発振回路ＯＳＣ２から出力される矩形波電圧の１
周期を半周期として交番する矩形波電圧が印加されるこ
とになる。
【０００５】
【発明が解決しようとする課題】上述の従来例では、イ
ンバータ装置の制御系として、図１４に示すようなフィ
ードバック系が構成されている。この制御系では、放電
灯負荷Ｚの両端電圧Ｖｃが変化すると、アンプＡｍの出
力電圧Ｖｉが変化し、ＰＷＭ制御回路２から出力される
高周波信号のデューティが変化する。ここで、図１５に
示すように、ランプ電圧Ｖｃが変化しても、スイッチン
グ素子のオン・デューティが余り変化しないような特性
の制御系を考えると、ＰＷＭ制御の特性が動作中に変化
してオン・デューティが変わり、負荷の電力が変動して
しまっても、放電灯の特性上、ランプ電圧Ｖｃの変化を
検出して、再度出力を調整することができず、出力電力
が変動したままとなる。このようなことは、コンパレー
タを用いたＰＷＭ制御回路では、よく起こることであ
り、例えば、周囲温度の変化によるものがある。これ
は、周囲温度が変化することで、コンパレータのオフセ
ット電圧が変化してしまい、正負の入力の比較に差を生
じ、ＰＷＭ制御回路の入出力特性が狂うことによる。こ
のような理由により、負荷Ｚに供給される電力が特定の
電力から外れてしまう。
ンバータ装置の制御系として、図１４に示すようなフィ
ードバック系が構成されている。この制御系では、放電
灯負荷Ｚの両端電圧Ｖｃが変化すると、アンプＡｍの出
力電圧Ｖｉが変化し、ＰＷＭ制御回路２から出力される
高周波信号のデューティが変化する。ここで、図１５に
示すように、ランプ電圧Ｖｃが変化しても、スイッチン
グ素子のオン・デューティが余り変化しないような特性
の制御系を考えると、ＰＷＭ制御の特性が動作中に変化
してオン・デューティが変わり、負荷の電力が変動して
しまっても、放電灯の特性上、ランプ電圧Ｖｃの変化を
検出して、再度出力を調整することができず、出力電力
が変動したままとなる。このようなことは、コンパレー
タを用いたＰＷＭ制御回路では、よく起こることであ
り、例えば、周囲温度の変化によるものがある。これ
は、周囲温度が変化することで、コンパレータのオフセ
ット電圧が変化してしまい、正負の入力の比較に差を生
じ、ＰＷＭ制御回路の入出力特性が狂うことによる。こ
のような理由により、負荷Ｚに供給される電力が特定の
電力から外れてしまう。
【０００６】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、スイッチング素子
のオン・デューティをＰＷＭ制御するようにしたインバ
ータ装置において、負荷への供給電力の変動を抑制する
ことにある。
のであり、その目的とするところは、スイッチング素子
のオン・デューティをＰＷＭ制御するようにしたインバ
ータ装置において、負荷への供給電力の変動を抑制する
ことにある。
【０００７】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、高周波の
スイッチング動作により制御される低周波の矩形波電力
を負荷Ｚに供給し、出力端にコンデンサＣ1 が接続され
たインバータ装置において、高周波で動作するスイッチ
ング素子Ｑ1 〜Ｑ4 のデューティに相当するデジタル値
をスイッチング素子Ｑ1 〜Ｑ4 の１周期毎に、最小分解
能の差を有する第１のデジタル値または第２のデジタル
値に切り替え設定可能とし、連続する複数の周期のうち
第１のデジタル値に設定される周期の割合を設定可能と
したデューティ設定手段を設けたことを特徴とするもの
である。
の課題を解決するために、図１に示すように、高周波の
スイッチング動作により制御される低周波の矩形波電力
を負荷Ｚに供給し、出力端にコンデンサＣ1 が接続され
たインバータ装置において、高周波で動作するスイッチ
ング素子Ｑ1 〜Ｑ4 のデューティに相当するデジタル値
をスイッチング素子Ｑ1 〜Ｑ4 の１周期毎に、最小分解
能の差を有する第１のデジタル値または第２のデジタル
値に切り替え設定可能とし、連続する複数の周期のうち
第１のデジタル値に設定される周期の割合を設定可能と
したデューティ設定手段を設けたことを特徴とするもの
である。
【０００８】
【作用】本発明では、このように、高周波のスイッチン
グ動作により低周波の矩形波電力を出力するインバータ
装置において、スイッチング素子のデューティを１周期
毎に、最小分解能の差を有する第１のデジタル値または
第２のデジタル値に切り替え設定可能とし、連続する複
数の周期のうち第１のデジタル値に設定される周期の割
合を設定可能としたので、デジタルデータで表されたデ
ューティの値を１周期毎に変化させて行くことにより、
最小分解能よりも細かい分解能でデューティを制御する
ことができるものである。これにより負荷への供給電力
を微妙に調節することが可能となる。
グ動作により低周波の矩形波電力を出力するインバータ
装置において、スイッチング素子のデューティを１周期
毎に、最小分解能の差を有する第１のデジタル値または
第２のデジタル値に切り替え設定可能とし、連続する複
数の周期のうち第１のデジタル値に設定される周期の割
合を設定可能としたので、デジタルデータで表されたデ
ューティの値を１周期毎に変化させて行くことにより、
最小分解能よりも細かい分解能でデューティを制御する
ことができるものである。これにより負荷への供給電力
を微妙に調節することが可能となる。
【０００９】
【実施例】図１は本発明の一実施例の構成を示してい
る。本実施例では、ランプ電圧検出回路１により検出さ
れたランプ電圧Ｖｃに応じた電圧は、Ａ／Ｄ変換器４に
入力されてデジタル信号に変換される。そして、そのデ
ジタル信号はＲＯＭ５に入力されてランプ電圧Ｖｃの値
に応じたデューティに相当するデジタルデータに変換さ
れて、デジタルＰＷＭ回路６に入力される。そして、イ
ンバータ回路のスイッチング素子Ｑ1 〜Ｑ4 には、その
ランプ電圧に応じたデューティの信号が供給される。そ
の他の構成については、図１１の従来例と同様であり、
放電灯Ｚには低周波の矩形波電力が供給される。低周波
の周波数は、例えば数百Ｈｚとなる。なお、回路構成
は、フルブリッジ式に限らず、ハーフブリッジ式などで
も良く、矩形波を出力するものであれば何でも良い。
る。本実施例では、ランプ電圧検出回路１により検出さ
れたランプ電圧Ｖｃに応じた電圧は、Ａ／Ｄ変換器４に
入力されてデジタル信号に変換される。そして、そのデ
ジタル信号はＲＯＭ５に入力されてランプ電圧Ｖｃの値
に応じたデューティに相当するデジタルデータに変換さ
れて、デジタルＰＷＭ回路６に入力される。そして、イ
ンバータ回路のスイッチング素子Ｑ1 〜Ｑ4 には、その
ランプ電圧に応じたデューティの信号が供給される。そ
の他の構成については、図１１の従来例と同様であり、
放電灯Ｚには低周波の矩形波電力が供給される。低周波
の周波数は、例えば数百Ｈｚとなる。なお、回路構成
は、フルブリッジ式に限らず、ハーフブリッジ式などで
も良く、矩形波を出力するものであれば何でも良い。
【００１０】図２は本実施例に用いるデジタルＰＷＭ回
路６の構成を示している。Ａ／Ｄ変換器４のデジタル出
力は、デューティに相当する入力データとして加算器Ｊ
に入力されている。その入力データとしては、デューテ
ィ（％）の整数部Ｎのデータを、２進化１０進数の２桁
（４ビット×２＝８ビット）で表現している。Ｄ10は上
位桁、Ｄ1 は下位桁のデータである。また、０．５％に
相当するデューティを切り換える場合には、Ｄ0.5 の信
号を１又は０に切り換える。例えば、３５．０％のデュ
ーティに相当する負荷電流を流す場合には、Ｄ10＝００
１１、Ｄ1 ＝０１０１、Ｄ0.5 ＝０とする。また、３
５．５％のデューティに相当する負荷電流を流す場合に
は、Ｄ10＝００１１、Ｄ1 ＝０１０１、Ｄ0.5 ＝１とす
る。この場合の動作波形を図３に示した。これらのデジ
タルデータＤ10、Ｄ1 、Ｄ0.5 は、加算器Ｊの第１の入
力に与えられる。そして、始めは、加算器Ｊの第２の入
力は０であるとすると、レジスタＲ1 ，Ｒ2 には入力デ
ータＤ10、Ｄ1 がそのまま入力される。
路６の構成を示している。Ａ／Ｄ変換器４のデジタル出
力は、デューティに相当する入力データとして加算器Ｊ
に入力されている。その入力データとしては、デューテ
ィ（％）の整数部Ｎのデータを、２進化１０進数の２桁
（４ビット×２＝８ビット）で表現している。Ｄ10は上
位桁、Ｄ1 は下位桁のデータである。また、０．５％に
相当するデューティを切り換える場合には、Ｄ0.5 の信
号を１又は０に切り換える。例えば、３５．０％のデュ
ーティに相当する負荷電流を流す場合には、Ｄ10＝００
１１、Ｄ1 ＝０１０１、Ｄ0.5 ＝０とする。また、３
５．５％のデューティに相当する負荷電流を流す場合に
は、Ｄ10＝００１１、Ｄ1 ＝０１０１、Ｄ0.5 ＝１とす
る。この場合の動作波形を図３に示した。これらのデジ
タルデータＤ10、Ｄ1 、Ｄ0.5 は、加算器Ｊの第１の入
力に与えられる。そして、始めは、加算器Ｊの第２の入
力は０であるとすると、レジスタＲ1 ，Ｒ2 には入力デ
ータＤ10、Ｄ1 がそのまま入力される。
【００１１】一方、発振器ＯＳＣ３においては、出力さ
れる信号の周波数ｆ1 の１００倍の周波数ｆ2 ＝１００
×ｆ1 のクロック信号を発生させている。そして、０〜
９９まで計数できるように、２個の１０進カウンタ
Ｋ1 ，Ｋ2 をカスケードに接続し、そのクロック端子に
前記クロック信号を入力している。これにより、上位の
カウンタＫ2 の出力Ｆには、カウント値が９９から０に
変化する際に、１又は０の出力が出る。また、カウンタ
Ｋ1 ，Ｋ2 の計数出力とレジスタＲ1 ，Ｒ2 の出力と
は、それぞれデジタルコンパレータＰ1 ，Ｐ2 に入力さ
れ、これらの２つのデータが一致したときに、上位のコ
ンパレータＰ2 の出力Ｅが出る。そして、カウンタＫ2
の出力ＦをＲＳフリップフロップのセット入力Ｓに、コ
ンパレータＰ2の出力をリセット入力Ｒに接続し、カウ
ンタＫ2 の出力が９９から０に変化するときに、ＲＳフ
リップフロップＦＦの出力Ｇが０から１に変化し、レジ
スタＲ1，Ｒ2 の値ＣとカウンタＫ1 ，Ｋ2 の計数値Ｄ
が一致したときに、ＲＳフリップフロップＦＦ2 の出力
Ｇが１から０に変化する。この動作により、ＲＳフリッ
プフロップＦＦ2 の出力Ｇには、周波数ｆ1 、デューテ
ィが入力デジタルデータＤ 10、Ｄ1 、Ｄ0.5 に相当する
信号が出力される。一方、カウンタ出力Ｆは、Ｔフリッ
プフロップＦＦ3 に入力され、そのＱ出力と小数部のデ
ータＤ0.5 の入力信号との論理積をＡＮＤ回路Ａ3 で求
めたものを加算器Ｊの第２の入力に接続している。これ
により、カウンタＫ1 ，Ｋ2 が０〜９９の計数をして、
カウント出力Ｆが９９から０に変化するときに、Ｔフリ
ップフロップＦＦ3 のＱ出力が０又は１の反転動作を行
う。もし、小数部のデータＤ0.5 が１であれば、加算器
Ｊの第２の入力には、カウンタＫ1 ，Ｋ2 が０〜９９の
計数を行う度に０又は１が交互に入力されることにな
る。よって、入力データＢの整数部分をＮとすると、入
力データが整数部Ｎのみで小数部のデータＤ0.5 が０の
ときには、デジタルＰＷＭ回路６の出力Ｇは、周波数ｆ
1 でデューティＮ（％）の信号が出力される。また、入
力データの整数部がＮで、小数部のデータＤ0.5 が１の
場合には、図４に示すように、デューティがＮ（％）と
Ｎ＋１（％）を交互に繰り返す信号が周波数ｆ1 で出力
される。このため、デジタルＰＷＭ回路６から出力され
る信号は、デューティが１周期ごとに変わるが、負荷Ｚ
にはそれを平均化した矩形波電力が供給されるため、等
価的にデューティによる電力制御の分解能が細かくなっ
たのと同等な効果が得られる。
れる信号の周波数ｆ1 の１００倍の周波数ｆ2 ＝１００
×ｆ1 のクロック信号を発生させている。そして、０〜
９９まで計数できるように、２個の１０進カウンタ
Ｋ1 ，Ｋ2 をカスケードに接続し、そのクロック端子に
前記クロック信号を入力している。これにより、上位の
カウンタＫ2 の出力Ｆには、カウント値が９９から０に
変化する際に、１又は０の出力が出る。また、カウンタ
Ｋ1 ，Ｋ2 の計数出力とレジスタＲ1 ，Ｒ2 の出力と
は、それぞれデジタルコンパレータＰ1 ，Ｐ2 に入力さ
れ、これらの２つのデータが一致したときに、上位のコ
ンパレータＰ2 の出力Ｅが出る。そして、カウンタＫ2
の出力ＦをＲＳフリップフロップのセット入力Ｓに、コ
ンパレータＰ2の出力をリセット入力Ｒに接続し、カウ
ンタＫ2 の出力が９９から０に変化するときに、ＲＳフ
リップフロップＦＦの出力Ｇが０から１に変化し、レジ
スタＲ1，Ｒ2 の値ＣとカウンタＫ1 ，Ｋ2 の計数値Ｄ
が一致したときに、ＲＳフリップフロップＦＦ2 の出力
Ｇが１から０に変化する。この動作により、ＲＳフリッ
プフロップＦＦ2 の出力Ｇには、周波数ｆ1 、デューテ
ィが入力デジタルデータＤ 10、Ｄ1 、Ｄ0.5 に相当する
信号が出力される。一方、カウンタ出力Ｆは、Ｔフリッ
プフロップＦＦ3 に入力され、そのＱ出力と小数部のデ
ータＤ0.5 の入力信号との論理積をＡＮＤ回路Ａ3 で求
めたものを加算器Ｊの第２の入力に接続している。これ
により、カウンタＫ1 ，Ｋ2 が０〜９９の計数をして、
カウント出力Ｆが９９から０に変化するときに、Ｔフリ
ップフロップＦＦ3 のＱ出力が０又は１の反転動作を行
う。もし、小数部のデータＤ0.5 が１であれば、加算器
Ｊの第２の入力には、カウンタＫ1 ，Ｋ2 が０〜９９の
計数を行う度に０又は１が交互に入力されることにな
る。よって、入力データＢの整数部分をＮとすると、入
力データが整数部Ｎのみで小数部のデータＤ0.5 が０の
ときには、デジタルＰＷＭ回路６の出力Ｇは、周波数ｆ
1 でデューティＮ（％）の信号が出力される。また、入
力データの整数部がＮで、小数部のデータＤ0.5 が１の
場合には、図４に示すように、デューティがＮ（％）と
Ｎ＋１（％）を交互に繰り返す信号が周波数ｆ1 で出力
される。このため、デジタルＰＷＭ回路６から出力され
る信号は、デューティが１周期ごとに変わるが、負荷Ｚ
にはそれを平均化した矩形波電力が供給されるため、等
価的にデューティによる電力制御の分解能が細かくなっ
たのと同等な効果が得られる。
【００１２】したがって、高価で複雑な高安定のアナロ
グＰＷＭ回路を使わなくても、安価なデジタルＰＷＭ回
路でドリフト等の起こらない回路を作れる。デジタルＰ
ＷＭ回路は一般的に出力信号の周波数に分解能を乗じた
周波数を基本クロックの周波数として使わねばならな
い。例えば、出力信号が５０ｋＨｚで分解能が１％であ
る場合の基本クロックの周波数は、５０×１００ｋＨ
ｚ、つまり５ＭＨｚとなる。本発明の方式を用いた場合
には、出力信号の周波数に分解能を乗じた周波数よりも
低い基本周波数を使用することができ、不必要に高速な
デジタル回路を使用する必要が無くなる。この実施例で
出力信号を５０ｋＨｚとすると、デューティの分解能は
０．５％であるので、本来、基本周波数は１０ＭＨｚと
なるところであるが、上述のように動作させることで基
本周波数が５ＭＨｚであってもデューティの分解能を
０．５％とすることができる。
グＰＷＭ回路を使わなくても、安価なデジタルＰＷＭ回
路でドリフト等の起こらない回路を作れる。デジタルＰ
ＷＭ回路は一般的に出力信号の周波数に分解能を乗じた
周波数を基本クロックの周波数として使わねばならな
い。例えば、出力信号が５０ｋＨｚで分解能が１％であ
る場合の基本クロックの周波数は、５０×１００ｋＨ
ｚ、つまり５ＭＨｚとなる。本発明の方式を用いた場合
には、出力信号の周波数に分解能を乗じた周波数よりも
低い基本周波数を使用することができ、不必要に高速な
デジタル回路を使用する必要が無くなる。この実施例で
出力信号を５０ｋＨｚとすると、デューティの分解能は
０．５％であるので、本来、基本周波数は１０ＭＨｚと
なるところであるが、上述のように動作させることで基
本周波数が５ＭＨｚであってもデューティの分解能を
０．５％とすることができる。
【００１３】図５は本発明の他の実施例の制御部の回路
図である。主回路部の構成は図１と同様である。この実
施例では、インバータ回路から放電灯Ｚに供給される矩
形波の電力をマイクロコンピュータ（以下「マイコン」
と呼ぶ）により制御している。このマイコン７は、ＣＰ
ＵとＲＡＭ、ＲＯＭ、Ａ／Ｄ変換部、Ｉ／Ｏポート、タ
イマー回路部を備えている。端子ＴＭ１は高周波スイッ
チング信号のデューティを決める基本クロックを出力し
ており、図２の発振器ＯＳＣ３と同等のものである。端
子ＴＭ２は矩形波の低周波信号を発生させており、図１
の発振器ＯＳＣ２と同等の働きをするものである。図５
のデジタルＰＷＭ回路６の動作は、図６の動作波形から
明らかなように、図２の回路の動作と同じであり、Ｉ／
Ｏポートの出力端子Ｄ0 〜Ｄ7 から出力されるデジタル
データに相当するデューティの高周波信号を端子Ｇに出
力するものである。この信号の一例を図７に示した。ま
た、インバータ部の動作についても図１の回路と全く同
じ動作を行う。
図である。主回路部の構成は図１と同様である。この実
施例では、インバータ回路から放電灯Ｚに供給される矩
形波の電力をマイクロコンピュータ（以下「マイコン」
と呼ぶ）により制御している。このマイコン７は、ＣＰ
ＵとＲＡＭ、ＲＯＭ、Ａ／Ｄ変換部、Ｉ／Ｏポート、タ
イマー回路部を備えている。端子ＴＭ１は高周波スイッ
チング信号のデューティを決める基本クロックを出力し
ており、図２の発振器ＯＳＣ３と同等のものである。端
子ＴＭ２は矩形波の低周波信号を発生させており、図１
の発振器ＯＳＣ２と同等の働きをするものである。図５
のデジタルＰＷＭ回路６の動作は、図６の動作波形から
明らかなように、図２の回路の動作と同じであり、Ｉ／
Ｏポートの出力端子Ｄ0 〜Ｄ7 から出力されるデジタル
データに相当するデューティの高周波信号を端子Ｇに出
力するものである。この信号の一例を図７に示した。ま
た、インバータ部の動作についても図１の回路と全く同
じ動作を行う。
【００１４】図８及び図９はマイコン７のプログラムの
一部分のフローチャートであり、図８はランプ電圧Ｖｃ
の測定部分を示している。この実施例においては、メイ
ンプログラムの中でランプ電圧Ｖｃの検出値をＡ／Ｄ変
換し、そのランプ電圧Ｖｃに応じた電力を放電灯負荷Ｚ
に加えるために必要なデューティを計算し、図１０に示
すように、ＲＡＭ上のワークエリアにデューティのデー
タ，，，をストアする。そして、図９に示す割
り込みプログラムにより、外部のデジタルＰＷＭ回路６
にデューティのデータをセットする。この割り込みプロ
グラムは、１周期のＰＷＭ変換が終わると呼び出され、
その度にポインタが示すワークエリア上のデューティの
データ，，，を順にデジタルＰＷＭ回路６に出
力する。
一部分のフローチャートであり、図８はランプ電圧Ｖｃ
の測定部分を示している。この実施例においては、メイ
ンプログラムの中でランプ電圧Ｖｃの検出値をＡ／Ｄ変
換し、そのランプ電圧Ｖｃに応じた電力を放電灯負荷Ｚ
に加えるために必要なデューティを計算し、図１０に示
すように、ＲＡＭ上のワークエリアにデューティのデー
タ，，，をストアする。そして、図９に示す割
り込みプログラムにより、外部のデジタルＰＷＭ回路６
にデューティのデータをセットする。この割り込みプロ
グラムは、１周期のＰＷＭ変換が終わると呼び出され、
その度にポインタが示すワークエリア上のデューティの
データ，，，を順にデジタルＰＷＭ回路６に出
力する。
【００１５】この実施例においては、端子ＴＭ１から出
力される基本クロックｆ2 をカスケード接続した２つの
１０進カウンタＫ1 ，Ｋ2 で分周することで出力信号を
得ているので、基本的には、デューティの分解能は１％
刻みである。しかしながら、ＣＰＵがデューティの設定
を４周期にわたって切り換えるので、さらに４分の１の
分解能（０．２５％刻み）で制御することができる。一
例として、３５．０％、３５．２５％、３５．５０％、
３５．７５％のデューティに相当する電力を与える際の
データパターンを表１に示す。
力される基本クロックｆ2 をカスケード接続した２つの
１０進カウンタＫ1 ，Ｋ2 で分周することで出力信号を
得ているので、基本的には、デューティの分解能は１％
刻みである。しかしながら、ＣＰＵがデューティの設定
を４周期にわたって切り換えるので、さらに４分の１の
分解能（０．２５％刻み）で制御することができる。一
例として、３５．０％、３５．２５％、３５．５０％、
３５．７５％のデューティに相当する電力を与える際の
データパターンを表１に示す。
【００１６】
【表１】
【００１７】しかし、表１のようなデータを繰り返し出
力していると、デューティが規則正しく変化しているの
で、高周波のスイッチング周波数以外の周波数成分が発
生し、インバータのフィルタにより除去できなかった場
合には、負荷によっては悪い影響を及ぼす可能性もある
が、ＣＰＵの乱数プログラムにより表１に示すデューテ
ィのパターンの順序を絶えず入れ換えることで、特定の
周波数成分の発生を抑えることが可能となる。このよう
に、マイコンによりデューティのデータを制御すること
で、デューティの分解能を実質的に細かくすることがで
きる。また、乱数プログラムにより特定の周波数成分の
発生を抑えることができ、例えば音響的共鳴現象を伴う
放電灯でも安定に点灯させることができる。
力していると、デューティが規則正しく変化しているの
で、高周波のスイッチング周波数以外の周波数成分が発
生し、インバータのフィルタにより除去できなかった場
合には、負荷によっては悪い影響を及ぼす可能性もある
が、ＣＰＵの乱数プログラムにより表１に示すデューテ
ィのパターンの順序を絶えず入れ換えることで、特定の
周波数成分の発生を抑えることが可能となる。このよう
に、マイコンによりデューティのデータを制御すること
で、デューティの分解能を実質的に細かくすることがで
きる。また、乱数プログラムにより特定の周波数成分の
発生を抑えることができ、例えば音響的共鳴現象を伴う
放電灯でも安定に点灯させることができる。
【００１８】
【発明の効果】本発明によれば、スイッチング素子の高
周波動作により低周波の矩形波電力を発生させるインバ
ータ装置において、デジタルＰＷＭ回路を使用すること
によって、アナログＰＷＭ回路で起こるようなドリフト
等が起こらないようにすることができ、特にスイッチン
グ素子のデューティを１周期毎に、最小分解能の差を有
する第１のデジタル値または第２のデジタル値に切り替
え設定可能とし、連続する複数の周期のうち第１のデジ
タル値に設定される周期の割合を設定可能としたので、
デジタルデータで表されたデューティの値を１周期毎に
変化させて行くことにより、最小分解能よりも細かい分
解能でデューティを制御することができる。これにより
負荷への供給電力を微妙に調節することが可能となる。
また、デューティの分解能を上げてもデジタルＰＷＭ回
路の基本周波数が不必要に高くならず、安価に制御回路
を構成することができる。さらに、図５の実施例のよう
に、マイコンを用いることで、さらに細かく複雑な電力
制御を行うこともできる。
周波動作により低周波の矩形波電力を発生させるインバ
ータ装置において、デジタルＰＷＭ回路を使用すること
によって、アナログＰＷＭ回路で起こるようなドリフト
等が起こらないようにすることができ、特にスイッチン
グ素子のデューティを１周期毎に、最小分解能の差を有
する第１のデジタル値または第２のデジタル値に切り替
え設定可能とし、連続する複数の周期のうち第１のデジ
タル値に設定される周期の割合を設定可能としたので、
デジタルデータで表されたデューティの値を１周期毎に
変化させて行くことにより、最小分解能よりも細かい分
解能でデューティを制御することができる。これにより
負荷への供給電力を微妙に調節することが可能となる。
また、デューティの分解能を上げてもデジタルＰＷＭ回
路の基本周波数が不必要に高くならず、安価に制御回路
を構成することができる。さらに、図５の実施例のよう
に、マイコンを用いることで、さらに細かく複雑な電力
制御を行うこともできる。
【図１】本発明の一実施例の全体構成を示す回路図であ
る。
る。
【図２】本発明の一実施例の制御回路部を示すブロック
回路図である。
回路図である。
【図３】本発明の一実施例の動作波形図である。
【図４】本発明の一実施例のスイッチング信号の波形図
である。
である。
【図５】本発明の他の実施例の制御回路部を示すブロッ
ク回路図である。
ク回路図である。
【図６】本発明の他の実施例の動作波形図である。
【図７】本発明の他の実施例のスイッチング信号の波形
図である。
図である。
【図８】本発明の他の実施例のデューティ演算ルーチン
を示すフローチャートである。
を示すフローチャートである。
【図９】本発明の他の実施例の割込ルーチンを示すフロ
ーチャートである。
ーチャートである。
【図１０】本発明の他の実施例のワークエリアを示す説
明図である。
明図である。
【図１１】従来例の回路図である。
【図１２】従来例のアナログＰＷＭ回路の動作波形図で
ある。
ある。
【図１３】従来例の矩形波インバータ回路の動作波形図
である。
である。
【図１４】従来例の制御系を示すブロック図である。
【図１５】従来例のランプ電圧とデューティの関係を示
す特性図である。
す特性図である。
１ ランプ電圧検出回路 ４ Ａ／Ｄ変換器 ５ ＲＯＭ ６ デジタルＰＷＭ回路 Ｃ1 コンデンサ Ｅ 直流電源 Ｌ1 インダクタ Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 Ｑ3 スイッチング素子 Ｑ4 スイッチング素子 Ｚ 放電灯
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H05B 41/16 330 H05B 41/24 H05B 41/392
Claims (1)
- 【請求項１】 高周波のスイッチング動作により制御
される低周波の矩形波電力を負荷に供給し、出力端にコ
ンデンサが接続されたインバータ装置において、高周波
で動作するスイッチング素子のデューティに相当するデ
ジタル値をスイッチング素子の１周期毎に、最小分解能
の差を有する第１のデジタル値または第２のデジタル値
に切り替え設定可能とし、連続する複数の周期のうち第
１のデジタル値に設定される周期の割合を設定可能とし
たデューティ設定手段を設けたことを特徴とするインバ
ータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34213292A JP3185425B2 (ja) | 1992-12-22 | 1992-12-22 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34213292A JP3185425B2 (ja) | 1992-12-22 | 1992-12-22 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197548A JPH06197548A (ja) | 1994-07-15 |
| JP3185425B2 true JP3185425B2 (ja) | 2001-07-09 |
Family
ID=18351383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34213292A Expired - Fee Related JP3185425B2 (ja) | 1992-12-22 | 1992-12-22 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185425B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154215B2 (en) | 2009-06-18 | 2012-04-10 | Murata Manufacturing Co., Ltd. | Discharge lamp lighting apparatus |
| CN102540666A (zh) * | 2010-12-24 | 2012-07-04 | 精工爱普生株式会社 | 投影仪 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4971562B2 (ja) * | 2001-08-10 | 2012-07-11 | パナソニック株式会社 | 放電灯点灯装置 |
| US6552498B1 (en) * | 2001-09-28 | 2003-04-22 | Osram Sylvania Inc. | Method and circuit for controlling current in a high pressure discharge lamp |
| JP5196146B2 (ja) * | 2007-10-24 | 2013-05-15 | 東芝ライテック株式会社 | 点灯装置および照明器具 |
| EP2232956A1 (de) | 2008-01-24 | 2010-09-29 | Osram Gesellschaft mit beschränkter Haftung | Elektronisches vorschaltgerät und verfahren zum ansteuern mindestens einer lichtquelle |
| JP4711148B2 (ja) * | 2008-04-25 | 2011-06-29 | 東芝ライテック株式会社 | 放電ランプ点灯装置及び照明装置 |
| JP5601439B2 (ja) * | 2009-02-09 | 2014-10-08 | セイコーエプソン株式会社 | 放電灯点灯装置、放電灯の駆動方法及びプロジェクター |
| EP2330870A1 (en) * | 2009-08-28 | 2011-06-08 | Freescale Semiconductor, Inc. | Sampling trigger device and method thereof |
| EP2833539A4 (en) * | 2012-03-30 | 2016-05-11 | Toshiba Mitsubishi Elec Inc | ELECTRIC CONVERSION DEVICE |
| WO2013145262A1 (ja) * | 2012-03-30 | 2013-10-03 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
1992
- 1992-12-22 JP JP34213292A patent/JP3185425B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154215B2 (en) | 2009-06-18 | 2012-04-10 | Murata Manufacturing Co., Ltd. | Discharge lamp lighting apparatus |
| CN102540666A (zh) * | 2010-12-24 | 2012-07-04 | 精工爱普生株式会社 | 投影仪 |
| CN102540666B (zh) * | 2010-12-24 | 2014-09-10 | 精工爱普生株式会社 | 投影仪 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06197548A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741727B2 (ja) | 高圧放電灯点灯方法および装置 | |
| JP3185425B2 (ja) | インバータ装置 | |
| JP3392128B2 (ja) | 共振インバータ | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| JP4955728B2 (ja) | ゼロ電圧スイッチングによって動作するデジタル電力処理の方法および装置 | |
| JPS61211985A (ja) | 電子レンジ | |
| JPH037071A (ja) | インバータ出力電圧誤差の補正装置 | |
| JPS63190557A (ja) | 電源装置 | |
| US6707261B2 (en) | Discharge lamp lighting circuit | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JPS6127991B2 (ja) | ||
| JPH03169265A (ja) | インバータ装置 | |
| JP3657014B2 (ja) | 電源装置 | |
| JP2003339159A (ja) | 電源装置及びｈｉｄランプ駆動回路 | |
| JP4711258B2 (ja) | 多相交流電源 | |
| JPH0739350Y2 (ja) | インバータの制御装置 | |
| JP2001203091A (ja) | 定電力制御装置 | |
| JP2000134940A (ja) | 電流制御回路 | |
| KR19990058750A (ko) | 소프트 스위칭 역률제어용 승압형 컨버터의 스위칭 제어회로 | |
| JPH0298703A (ja) | 電源回路の制御装置 | |
| JP3421166B2 (ja) | スイッチング電源装置の制御方式 | |
| JP3480304B2 (ja) | 電源装置 | |
| JPH09199289A (ja) | 電源装置 | |
| KR100266599B1 (ko) | 저손실형 소프트 스위칭 역률제어용 승압형 컨버터의 스위칭 제어회로 | |
| KR100324754B1 (ko) | 인버터의 피에이엠 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |