JP3480304B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3480304B2 JP3480304B2 JP07992198A JP7992198A JP3480304B2 JP 3480304 B2 JP3480304 B2 JP 3480304B2 JP 07992198 A JP07992198 A JP 07992198A JP 7992198 A JP7992198 A JP 7992198A JP 3480304 B2 JP3480304 B2 JP 3480304B2
- Authority
- JP
- Japan
- Prior art keywords
- switching elements
- turned
- circuit
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複数の電力変換を
行うスイッチング回路がスイッチング素子を共用する電
源装置に関するものであり、さらに詳しくはチョッパ回
路により交流電源からの入力歪みを改善するとともに負
荷回路には交流電源と同期した低周波出力を供給するイ
ンバータ回路を備える電源装置に関するものである。
行うスイッチング回路がスイッチング素子を共用する電
源装置に関するものであり、さらに詳しくはチョッパ回
路により交流電源からの入力歪みを改善するとともに負
荷回路には交流電源と同期した低周波出力を供給するイ
ンバータ回路を備える電源装置に関するものである。
【０００２】
【従来の技術】図１０は従来の電源装置の回路図であ
る。この電源装置では、スイッチング素子Ｑ１，Ｑ２の
直列回路と、スイッチング素子Ｑ３，Ｑ４の直列回路
と、ダイオードＤ５，Ｄ６の直列回路とが、電解コンデ
ンサＣ１の両端間に並列に接続されている。また、スイ
ッチング素子Ｑ１，Ｑ２の接続点とスイッチング素子Ｑ
３，Ｑ４の接続点との間にはインダクタＬ２と負荷回路
Ｚが接続されており、ダイオードＤ５，Ｄ６の接続点と
スイッチング素子Ｑ１，Ｑ２の接続点との間には、交流
電源ＡＣとインダクタＬ１とが接続されている。なお、
各スイッチング素子Ｑ１〜Ｑ４は逆並列のダイオードＤ
１〜Ｄ４をそれぞれ備えている。
る。この電源装置では、スイッチング素子Ｑ１，Ｑ２の
直列回路と、スイッチング素子Ｑ３，Ｑ４の直列回路
と、ダイオードＤ５，Ｄ６の直列回路とが、電解コンデ
ンサＣ１の両端間に並列に接続されている。また、スイ
ッチング素子Ｑ１，Ｑ２の接続点とスイッチング素子Ｑ
３，Ｑ４の接続点との間にはインダクタＬ２と負荷回路
Ｚが接続されており、ダイオードＤ５，Ｄ６の接続点と
スイッチング素子Ｑ１，Ｑ２の接続点との間には、交流
電源ＡＣとインダクタＬ１とが接続されている。なお、
各スイッチング素子Ｑ１〜Ｑ４は逆並列のダイオードＤ
１〜Ｄ４をそれぞれ備えている。
【０００３】まず、この回路の動作の一例を、以下に示
す。入力の交流電源のダイオードＤ５，Ｄ６の接続点側
が正極性の場合、図１１（ａ）に示すように、スイッチ
ング素子Ｑ２及びＱ３がＯＮ、スイッチング素子Ｑ１及
びＱ４がＯＦＦの期間（図１２（ａ）参照）と、スイッ
チング素子Ｑ１及びＱ３がＯＮ、スイッチング素子Ｑ２
及びＱ４がＯＦＦの期間（図１２（ｂ）参照）と、すべ
てのスイッチング素子がＯＦＦの期間（図１２（ｃ）参
照）が順にあり、それらを周期的に繰り返すように動作
する。
す。入力の交流電源のダイオードＤ５，Ｄ６の接続点側
が正極性の場合、図１１（ａ）に示すように、スイッチ
ング素子Ｑ２及びＱ３がＯＮ、スイッチング素子Ｑ１及
びＱ４がＯＦＦの期間（図１２（ａ）参照）と、スイッ
チング素子Ｑ１及びＱ３がＯＮ、スイッチング素子Ｑ２
及びＱ４がＯＦＦの期間（図１２（ｂ）参照）と、すべ
てのスイッチング素子がＯＦＦの期間（図１２（ｃ）参
照）が順にあり、それらを周期的に繰り返すように動作
する。
【０００４】また、入力の交流電源のダイオードＤ５，
Ｄ６の接続点側が負極性の場合、図１１（ｂ）に示すよ
うに、スイッチング素子Ｑ１及びＱ４がＯＮ、スイッチ
ング素子Ｑ２及びＱ３がＯＦＦの期間（図１３（ａ）参
照）と、スイッチング素子Ｑ２及びＱ４がＯＮ、スイッ
チング素子Ｑ１及びＱ３がＯＦＦの期間（図１３（ｂ）
参照）と、すべてのスイッチング素子がＯＦＦの期間
（図１３（ｃ）参照）が順にあり、それらを周期的に繰
り返すように動作する。以上のごとく回路が動作するこ
とにより、負荷Ｚには入力の商用周波電源ＡＣと同期し
た矩形波状の電圧を印加するものである。
Ｄ６の接続点側が負極性の場合、図１１（ｂ）に示すよ
うに、スイッチング素子Ｑ１及びＱ４がＯＮ、スイッチ
ング素子Ｑ２及びＱ３がＯＦＦの期間（図１３（ａ）参
照）と、スイッチング素子Ｑ２及びＱ４がＯＮ、スイッ
チング素子Ｑ１及びＱ３がＯＦＦの期間（図１３（ｂ）
参照）と、すべてのスイッチング素子がＯＦＦの期間
（図１３（ｃ）参照）が順にあり、それらを周期的に繰
り返すように動作する。以上のごとく回路が動作するこ
とにより、負荷Ｚには入力の商用周波電源ＡＣと同期し
た矩形波状の電圧を印加するものである。
【０００５】そして、兼用されたスイッチング素子Ｑ
１、Ｑ２には２つのループの電流が同時に逆向きに流れ
ることで、スイッチング素子に実質的に流れる電流を少
なくして、スイッチング素子の損失を低減し、発熱等を
抑えて、小形且つ低コストの電源装置を提供するもので
ある。
１、Ｑ２には２つのループの電流が同時に逆向きに流れ
ることで、スイッチング素子に実質的に流れる電流を少
なくして、スイッチング素子の損失を低減し、発熱等を
抑えて、小形且つ低コストの電源装置を提供するもので
ある。
【０００６】
【発明が解決しようとする課題】上述の電源装置におい
て、負荷として放電灯を用いた際に、放電灯を始動させ
るには２００Ｖ〜３００Ｖ程度の電圧をランプ両端に印
加する必要があり、その際、この回路構成においてはそ
れ以上の電圧をコンデンサＣ１に充電する必要がある。
このことから明らかなように、コンデンサＣ１の電圧を
速く上昇させることで、ランプの始動を速くすることが
できる。しかしながら、上記従来例では、動作の過渡状
態において、コンデンサＣ１の電圧を所定の電圧に調整
する際の動作については述べられていない。
て、負荷として放電灯を用いた際に、放電灯を始動させ
るには２００Ｖ〜３００Ｖ程度の電圧をランプ両端に印
加する必要があり、その際、この回路構成においてはそ
れ以上の電圧をコンデンサＣ１に充電する必要がある。
このことから明らかなように、コンデンサＣ１の電圧を
速く上昇させることで、ランプの始動を速くすることが
できる。しかしながら、上記従来例では、動作の過渡状
態において、コンデンサＣ１の電圧を所定の電圧に調整
する際の動作については述べられていない。
【０００７】本発明はこのような課題を解決するために
なされたものであり、その目的とするところは、チョッ
パ回路により交流電源からの入力歪みを改善するととも
に負荷回路には交流電源と同期した低周波出力を供給す
るインバータ回路を備え、複数の電力変換を行うスイッ
チング回路がスイッチング素子を共用する構成の電源装
置において、インバータ回路の入力となるコンデンサの
電圧を動作の過渡状態において速やかに所定の電圧に調
整する手段を提案し、負荷としての放電灯を速やかに始
動させることを可能とすることにある。
なされたものであり、その目的とするところは、チョッ
パ回路により交流電源からの入力歪みを改善するととも
に負荷回路には交流電源と同期した低周波出力を供給す
るインバータ回路を備え、複数の電力変換を行うスイッ
チング回路がスイッチング素子を共用する構成の電源装
置において、インバータ回路の入力となるコンデンサの
電圧を動作の過渡状態において速やかに所定の電圧に調
整する手段を提案し、負荷としての放電灯を速やかに始
動させることを可能とすることにある。
【０００８】
【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、第１及び第２のダイオードをそ
れぞれ逆並列に備える第１及び第２のスイッチング素子
を順方向が一致するように直列に接続した回路と、第３
及び第４のダイオードをそれぞれ逆並列に備える第３及
び第４のスイッチング素子を順方向が一致するように直
列に接続した回路とを同じ極性で第１のコンデンサと並
列に接続し、第１のコンデンサに対して前記各ダイオー
ドと同じ極性となるように第５及び第６のダイオードを
直列に接続した回路を第１のコンデンサと並列に接続
し、前記第１及び第２のスイッチング素子の接続点と第
５及び第６のダイオードの接続点との間に交流電源と第
１のインダクタの直列回路を接続し、前記第１及び第２
のスイッチング素子の接続点と第３及び第４のスイッチ
ング素子の接続点との間に第２のコンデンサと負荷との
並列回路と第２のインダクタの直列回路を接続した回路
構成のインバータ回路と、前記交流電源の第５と第６の
ダイオード側の極性が正極のときは、第２及び第３のス
イッチング素子をＯＮし、第１及び第４のスイッチング
素子をＯＦＦさせる期間の後、第１及び第３のスイッチ
ング素子をＯＮし、第２及び第４のスイッチング素子を
ＯＦＦさせる期間を設け、その後、すべてのスイッチン
グ素子をＯＦＦさせる期間を少なくとも含むスイッチン
グ周期の動作を行い、前記交流電源の第５と第６のダイ
オード側の極性が負極のときは、第１及び第４のスイッ
チング素子をＯＮし、第２及び第３のスイッチング素子
をＯＦＦさせる期間の後、第２及び第４のスイッチング
素子をＯＮし、第１及び第３のスイッチング素子をＯＦ
Ｆさせる期間を設け、その後、すべてのスイッチング素
子をＯＦＦさせる期間を少なくとも含むスイッチング周
期の動作を行い、第１及び第２のスイッチング素子に互
いに打ち消す方向に電流が流れる期間を少なくとも生じ
るように動作する制御回路とにより構成され、負荷には
入力交流電圧と同期した交流電圧を印加する電源装置に
おいて、定常時の負荷状態よりもインピーダンスの高い
無負荷状態の際に、第１のコンデンサの電圧を所定値に
なるように制御する制御手段を有することを特徴とする
ものである。
課題を解決するために、第１及び第２のダイオードをそ
れぞれ逆並列に備える第１及び第２のスイッチング素子
を順方向が一致するように直列に接続した回路と、第３
及び第４のダイオードをそれぞれ逆並列に備える第３及
び第４のスイッチング素子を順方向が一致するように直
列に接続した回路とを同じ極性で第１のコンデンサと並
列に接続し、第１のコンデンサに対して前記各ダイオー
ドと同じ極性となるように第５及び第６のダイオードを
直列に接続した回路を第１のコンデンサと並列に接続
し、前記第１及び第２のスイッチング素子の接続点と第
５及び第６のダイオードの接続点との間に交流電源と第
１のインダクタの直列回路を接続し、前記第１及び第２
のスイッチング素子の接続点と第３及び第４のスイッチ
ング素子の接続点との間に第２のコンデンサと負荷との
並列回路と第２のインダクタの直列回路を接続した回路
構成のインバータ回路と、前記交流電源の第５と第６の
ダイオード側の極性が正極のときは、第２及び第３のス
イッチング素子をＯＮし、第１及び第４のスイッチング
素子をＯＦＦさせる期間の後、第１及び第３のスイッチ
ング素子をＯＮし、第２及び第４のスイッチング素子を
ＯＦＦさせる期間を設け、その後、すべてのスイッチン
グ素子をＯＦＦさせる期間を少なくとも含むスイッチン
グ周期の動作を行い、前記交流電源の第５と第６のダイ
オード側の極性が負極のときは、第１及び第４のスイッ
チング素子をＯＮし、第２及び第３のスイッチング素子
をＯＦＦさせる期間の後、第２及び第４のスイッチング
素子をＯＮし、第１及び第３のスイッチング素子をＯＦ
Ｆさせる期間を設け、その後、すべてのスイッチング素
子をＯＦＦさせる期間を少なくとも含むスイッチング周
期の動作を行い、第１及び第２のスイッチング素子に互
いに打ち消す方向に電流が流れる期間を少なくとも生じ
るように動作する制御回路とにより構成され、負荷には
入力交流電圧と同期した交流電圧を印加する電源装置に
おいて、定常時の負荷状態よりもインピーダンスの高い
無負荷状態の際に、第１のコンデンサの電圧を所定値に
なるように制御する制御手段を有することを特徴とする
ものである。
【０００９】 なお、以下に述べる実施例においては、
第１〜第４のダイオードをそれぞれ逆並列接続された第
１〜第４のスイッチング素子として、逆方向ダイオード
を内蔵するＭＯＳ―ＦＥＴを使用している。また、第５
及び第６のダイオードとして、逆方向ダイオードを内蔵
するＭＯＳ―ＦＥＴを使用しても良い。
第１〜第４のダイオードをそれぞれ逆並列接続された第
１〜第４のスイッチング素子として、逆方向ダイオード
を内蔵するＭＯＳ―ＦＥＴを使用している。また、第５
及び第６のダイオードとして、逆方向ダイオードを内蔵
するＭＯＳ―ＦＥＴを使用しても良い。
【００１０】
【発明の実施の形態】（実施例１）図１は本発明の実施
例１の回路図である。主回路の構成は従来例と同様であ
る。本実施例では、コンデンサＣ１の電圧Ｖｃ１を電圧
検出回路１により検出し、その検出電圧と基準電圧Ｖｋ
との差電圧を誤差増幅器２で誤差増幅し、ＰＷＭ制御回
路３に入力している。このＰＷＭ制御回路３は、スイッ
チング動作のうち第２期間信号ｄ２の部分についてパル
ス幅変調を行うものであり、誤差増幅器２の出力電圧に
応じて第２期間信号ｄ２のデューティを調整する。ＰＷ
Ｍ制御回路３から出力される第２期間信号ｄ２は、発振
器４において発生された第１期間信号ｄ１とともに信号
分配回路５に入力され、極性検出回路６の出力に応じ
て、図１１（ａ）又は（ｂ）のように、スイッチング素
子Ｑ１〜Ｑ４の駆動信号となる。このように構成するこ
とにより、第２期間信号ｄ２によるスイッチング動作
は、主に電力の入力を司る期間であるので、コンデンサ
Ｃ１の電圧Ｖｃ１は基準電圧Ｖｋに応じた電圧で一定に
なるように動作する。
例１の回路図である。主回路の構成は従来例と同様であ
る。本実施例では、コンデンサＣ１の電圧Ｖｃ１を電圧
検出回路１により検出し、その検出電圧と基準電圧Ｖｋ
との差電圧を誤差増幅器２で誤差増幅し、ＰＷＭ制御回
路３に入力している。このＰＷＭ制御回路３は、スイッ
チング動作のうち第２期間信号ｄ２の部分についてパル
ス幅変調を行うものであり、誤差増幅器２の出力電圧に
応じて第２期間信号ｄ２のデューティを調整する。ＰＷ
Ｍ制御回路３から出力される第２期間信号ｄ２は、発振
器４において発生された第１期間信号ｄ１とともに信号
分配回路５に入力され、極性検出回路６の出力に応じ
て、図１１（ａ）又は（ｂ）のように、スイッチング素
子Ｑ１〜Ｑ４の駆動信号となる。このように構成するこ
とにより、第２期間信号ｄ２によるスイッチング動作
は、主に電力の入力を司る期間であるので、コンデンサ
Ｃ１の電圧Ｖｃ１は基準電圧Ｖｋに応じた電圧で一定に
なるように動作する。
【００１１】また、タイマー回路７は電源を投入した
後、所定時間にわたり出力禁止回路８にタイマー信号を
出力するように動作するもので、電源投入後の所定時間
は発振器４において発生された第１期間信号ｄ１が信号
分配回路５に入力されないようにする。これにより、電
源投入後の所定時間は第１期間信号ｄ１が駆動信号とし
て出力されない。
後、所定時間にわたり出力禁止回路８にタイマー信号を
出力するように動作するもので、電源投入後の所定時間
は発振器４において発生された第１期間信号ｄ１が信号
分配回路５に入力されないようにする。これにより、電
源投入後の所定時間は第１期間信号ｄ１が駆動信号とし
て出力されない。
【００１２】図２（ａ），（ｂ）は、それぞれタイマー
回路７が動作しているときの電源が正極性と負極性のと
きの駆動信号の波形図であり、図３は電源投入後の動作
状態を示している。このように、電源投入後の所定時間
は第１期間信号ｄ１によるスイッチング動作が存在しな
くなる。第１期間信号ｄ１の動作は、主に負荷に電力を
供給する作用を司っているため、電源投入後の所定時間
は負荷には殆どエネルギーが供給されないことになる。
回路７が動作しているときの電源が正極性と負極性のと
きの駆動信号の波形図であり、図３は電源投入後の動作
状態を示している。このように、電源投入後の所定時間
は第１期間信号ｄ１によるスイッチング動作が存在しな
くなる。第１期間信号ｄ１の動作は、主に負荷に電力を
供給する作用を司っているため、電源投入後の所定時間
は負荷には殆どエネルギーが供給されないことになる。
【００１３】負荷が高圧放電灯などのランプであると、
点灯していないときには極めてインピーダンスの高い状
態であるから、エネルギーは消費しないが、ランプＬＰ
に高周波交流成分を流さないようにするためのコンデン
サＣ２や、スイッチング素子Ｑ１〜Ｑ４などが存在する
ため、第１期間信号ｄ１のスイッチング動作があると、
電流が流れてしまい、エネルギーを消費して、コンデン
サＣ１の電圧の上昇を妨げてしまう。そこで、本実施例
では、電源投入直後に第１期間信号ｄ１によるスイッチ
ング動作を無くすことで、不要なエネルギー消費を低減
するようにしている。これにより、コンデンサＣ１の電
圧を早く上昇させることができ、負荷のランプに必要な
電圧を早く得ることができ、始動を早めることができ
る。
点灯していないときには極めてインピーダンスの高い状
態であるから、エネルギーは消費しないが、ランプＬＰ
に高周波交流成分を流さないようにするためのコンデン
サＣ２や、スイッチング素子Ｑ１〜Ｑ４などが存在する
ため、第１期間信号ｄ１のスイッチング動作があると、
電流が流れてしまい、エネルギーを消費して、コンデン
サＣ１の電圧の上昇を妨げてしまう。そこで、本実施例
では、電源投入直後に第１期間信号ｄ１によるスイッチ
ング動作を無くすことで、不要なエネルギー消費を低減
するようにしている。これにより、コンデンサＣ１の電
圧を早く上昇させることができ、負荷のランプに必要な
電圧を早く得ることができ、始動を早めることができ
る。
【００１４】（実施例２）図４は本発明の実施例２の制
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、実施例１の構成に
加えて、点灯判別回路９を設け、放電灯の不点灯時には
誤差増幅器２に入力される基準電圧をＶｋ２からＶｋ１
（ただし、Ｖｋ１＞Ｖｋ２）に切り替えて、コンデンサ
Ｃ１の電圧を高く設定し、ランプに十分な電圧を印加で
きるようにして、始動を確実に行うようにしている。
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、実施例１の構成に
加えて、点灯判別回路９を設け、放電灯の不点灯時には
誤差増幅器２に入力される基準電圧をＶｋ２からＶｋ１
（ただし、Ｖｋ１＞Ｖｋ２）に切り替えて、コンデンサ
Ｃ１の電圧を高く設定し、ランプに十分な電圧を印加で
きるようにして、始動を確実に行うようにしている。
【００１５】また、この実施例においては第１期間信号
ｄ１によるスイッチング動作を無くすタイミング信号と
して、点灯判別回路９からの点灯判別信号を使用するこ
とにより、点灯状態から不点灯状態になったときに第１
期間信号ｄ１によるスイッチング動作を無くすように構
成している。点灯判別信号は点灯時にＬｏｗレベル、不
点灯時にＨｉｇｈレベルとなり、この点灯判別信号の立
ち上がり時点から一定時間Ｔにわたり単安定マルチバイ
ブレータ回路１０の出力がＨｉｇｈレベルとなり、第１
期間信号ｄ１によるスイッチング動作を停止させる。
ｄ１によるスイッチング動作を無くすタイミング信号と
して、点灯判別回路９からの点灯判別信号を使用するこ
とにより、点灯状態から不点灯状態になったときに第１
期間信号ｄ１によるスイッチング動作を無くすように構
成している。点灯判別信号は点灯時にＬｏｗレベル、不
点灯時にＨｉｇｈレベルとなり、この点灯判別信号の立
ち上がり時点から一定時間Ｔにわたり単安定マルチバイ
ブレータ回路１０の出力がＨｉｇｈレベルとなり、第１
期間信号ｄ１によるスイッチング動作を停止させる。
【００１６】図５はランプを始動させる際の各部の動作
波形を示している。図中、（ａ）は負荷電圧Ｖｚ、
（ｂ）は点灯判別回路９から出力される点灯判別信号、
（ｃ）は誤差増幅器２に入力される基準電圧、（ｄ）は
単安定マルチバイブレータ回路１０の出力信号、（ｅ）
は第１期間信号ｄ１によるスイッチング動作の有無、
（ｆ）はコンデンサＣ１の電圧Ｖｃ１の変化をそれぞれ
示している。時刻ｔ１においてランプが放電を開始し、
時刻ｔ２において立ち消えを生じ、時刻ｔ２から時刻ｔ
３までの期間は第１期間信号ｄ１によるスイッチング動
作を無くすことで、不要なエネルギーを消費することな
く、速やかにコンデンサＣ１の電圧を上昇せしめる。以
上のように構成することにより、ランプの始動時にコン
デンサＣ１の電圧を速やかに上昇させることができ、ラ
ンプの始動を速く確実に行うことができる。
波形を示している。図中、（ａ）は負荷電圧Ｖｚ、
（ｂ）は点灯判別回路９から出力される点灯判別信号、
（ｃ）は誤差増幅器２に入力される基準電圧、（ｄ）は
単安定マルチバイブレータ回路１０の出力信号、（ｅ）
は第１期間信号ｄ１によるスイッチング動作の有無、
（ｆ）はコンデンサＣ１の電圧Ｖｃ１の変化をそれぞれ
示している。時刻ｔ１においてランプが放電を開始し、
時刻ｔ２において立ち消えを生じ、時刻ｔ２から時刻ｔ
３までの期間は第１期間信号ｄ１によるスイッチング動
作を無くすことで、不要なエネルギーを消費することな
く、速やかにコンデンサＣ１の電圧を上昇せしめる。以
上のように構成することにより、ランプの始動時にコン
デンサＣ１の電圧を速やかに上昇させることができ、ラ
ンプの始動を速く確実に行うことができる。
【００１７】（実施例３）図６は本発明の実施例３の制
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、第２期間信号ｄ２
のデューティを決定するＰＷＭ制御回路３に最大デュー
ティ制限機能を設け、タイマー回路７からのタイマー信
号により、最大デューティを切り替えるように構成して
いる。実施例１と同様に、タイマー回路７は電源投入後
の所定時間動作し、タイマー回路７の動作中は第２期間
信号ｄ２の最大デューティーを大きくするように作用す
る。
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、第２期間信号ｄ２
のデューティを決定するＰＷＭ制御回路３に最大デュー
ティ制限機能を設け、タイマー回路７からのタイマー信
号により、最大デューティを切り替えるように構成して
いる。実施例１と同様に、タイマー回路７は電源投入後
の所定時間動作し、タイマー回路７の動作中は第２期間
信号ｄ２の最大デューティーを大きくするように作用す
る。
【００１８】電源投入直後は、コンデンサＣ１に電荷が
蓄積されていない状態であるから、上述のフィードバッ
ク回路の作用により、第２期間信号ｄ２のデューティは
最大になるように動作して、コンデンサＣ１の電圧を基
準電圧Ｖｋに応じた所定電圧に上昇していくように動作
するが、このように構成することにより、第２期間信号
ｄ２のデューティを大きくすることになり、交流電源Ａ
Ｃから取り込むエネルギーが大きくなり、コンデンサＣ
１の電圧の上昇度合いが大きくなり、早くランプを始動
させるに十分な電圧を得ることができる。以上のように
構成することにより、電源投入時にコンデンサＣ１の電
圧を所定値まで早く上昇させることができ、ランプを早
く始動させることができる。
蓄積されていない状態であるから、上述のフィードバッ
ク回路の作用により、第２期間信号ｄ２のデューティは
最大になるように動作して、コンデンサＣ１の電圧を基
準電圧Ｖｋに応じた所定電圧に上昇していくように動作
するが、このように構成することにより、第２期間信号
ｄ２のデューティを大きくすることになり、交流電源Ａ
Ｃから取り込むエネルギーが大きくなり、コンデンサＣ
１の電圧の上昇度合いが大きくなり、早くランプを始動
させるに十分な電圧を得ることができる。以上のように
構成することにより、電源投入時にコンデンサＣ１の電
圧を所定値まで早く上昇させることができ、ランプを早
く始動させることができる。
【００１９】（実施例４）図７は本発明の実施例４の制
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、実施例２と同様に
点灯判別回路９を設け、不点灯時には誤差増幅器２に入
力される基準電圧をＶｋ２からＶｋ１（ただし、Ｖｋ１
＞Ｖｋ２）に切り替えて、コンデンサＣ１の電圧を高く
設定し、ランプに十分な電圧を印加できるようにして、
ランプの始動を確実に行うようにしている。
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、実施例２と同様に
点灯判別回路９を設け、不点灯時には誤差増幅器２に入
力される基準電圧をＶｋ２からＶｋ１（ただし、Ｖｋ１
＞Ｖｋ２）に切り替えて、コンデンサＣ１の電圧を高く
設定し、ランプに十分な電圧を印加できるようにして、
ランプの始動を確実に行うようにしている。
【００２０】また、実施例３と同様に、ＰＷＭ制御回路
３に最大デューティ制限機能を設け、不点灯時には第２
期間信号ｄ２のデューティの最大値を大きくするように
動作させるものであり、点灯判別回路９からの点灯判別
信号の立ち上がりにより単安定マルチバイブレータ回路
１０をトリガすることにより、点灯状態から不点灯状態
になったときに所定時間Ｔにわたり第２期間信号ｄ２の
デューティが大きくなるように構成している。
３に最大デューティ制限機能を設け、不点灯時には第２
期間信号ｄ２のデューティの最大値を大きくするように
動作させるものであり、点灯判別回路９からの点灯判別
信号の立ち上がりにより単安定マルチバイブレータ回路
１０をトリガすることにより、点灯状態から不点灯状態
になったときに所定時間Ｔにわたり第２期間信号ｄ２の
デューティが大きくなるように構成している。
【００２１】本実施例においては、実施例２と同様にラ
ンプが不点灯状態になったときに、コンデンサＣ１の電
圧を基準電圧Ｖｋ２に応じた電圧から基準電圧Ｖｋ１に
応じた電圧まで上昇させるとともに、所定時間Ｔにわた
り、第２期間信号ｄ２のデューティを大きくすること
で、交流電源ＡＣより取り込むエネルギーを大きくし
て、速やかにコンデンサＣ１の電圧Ｖｃ１を上昇させる
ように動作する。以上のように構成することにより、ラ
ンプの始動時にコンデンサＣ１の電圧Ｖｃ１を速やかに
上昇させることができ、ランプの始動を速く確実に行う
ことができる。
ンプが不点灯状態になったときに、コンデンサＣ１の電
圧を基準電圧Ｖｋ２に応じた電圧から基準電圧Ｖｋ１に
応じた電圧まで上昇させるとともに、所定時間Ｔにわた
り、第２期間信号ｄ２のデューティを大きくすること
で、交流電源ＡＣより取り込むエネルギーを大きくし
て、速やかにコンデンサＣ１の電圧Ｖｃ１を上昇させる
ように動作する。以上のように構成することにより、ラ
ンプの始動時にコンデンサＣ１の電圧Ｖｃ１を速やかに
上昇させることができ、ランプの始動を速く確実に行う
ことができる。
【００２２】（実施例５）図８は本発明の実施例５の制
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、スイッチング周期
を決める発振器４の出力に第１のＰＷＭ制御回路１１と
第２のＰＷＭ制御回路３を縦続接続したものであり、第
１のＰＷＭ制御回路１１により第１期間信号ｄ１のパル
ス幅を制御し、第２のＰＷＭ制御回路３により第２期間
信号ｄ２のパルス幅を制御する。第１期間信号ｄ１のデ
ューティは、発振器４のスイッチング周期に対する第１
のＰＷＭ制御回路１１の出力信号のパルス幅の期間比率
であり、第２期間信号ｄ２のデューティは、発振器４の
スイッチング周期に対する第２のＰＷＭ制御回路３の出
力信号のパルス幅の期間比率である。第１期間信号ｄ１
と第２期間信号ｄ２は、信号分配回路５に入力されて、
極性検出回路６により検出された交流電源ＡＣの電圧極
性に応じて、図１１（ａ）または（ｂ）のように、スイ
ッチング素子Ｑ１〜Ｑ４の駆動信号として分配される。
御回路の構成を示している。主回路としてのインバータ
回路部については、実施例１と同様であるので、図示を
省略している。本実施例においては、スイッチング周期
を決める発振器４の出力に第１のＰＷＭ制御回路１１と
第２のＰＷＭ制御回路３を縦続接続したものであり、第
１のＰＷＭ制御回路１１により第１期間信号ｄ１のパル
ス幅を制御し、第２のＰＷＭ制御回路３により第２期間
信号ｄ２のパルス幅を制御する。第１期間信号ｄ１のデ
ューティは、発振器４のスイッチング周期に対する第１
のＰＷＭ制御回路１１の出力信号のパルス幅の期間比率
であり、第２期間信号ｄ２のデューティは、発振器４の
スイッチング周期に対する第２のＰＷＭ制御回路３の出
力信号のパルス幅の期間比率である。第１期間信号ｄ１
と第２期間信号ｄ２は、信号分配回路５に入力されて、
極性検出回路６により検出された交流電源ＡＣの電圧極
性に応じて、図１１（ａ）または（ｂ）のように、スイ
ッチング素子Ｑ１〜Ｑ４の駆動信号として分配される。
【００２３】本実施例では、誤差増幅器２の出力、すな
わち、第２期間信号ｄ２のパルス幅に関する制御情報を
比率設定回路１２を介して第１のＰＷＭ制御回路１１の
パルス幅制御信号として入力し、第２期間信号ｄ２のデ
ューティに応じた第１期間信号ｄ１を発生するようにし
ており、ｄ２／ｄ１の比率が所定値となるように制御し
ている。
わち、第２期間信号ｄ２のパルス幅に関する制御情報を
比率設定回路１２を介して第１のＰＷＭ制御回路１１の
パルス幅制御信号として入力し、第２期間信号ｄ２のデ
ューティに応じた第１期間信号ｄ１を発生するようにし
ており、ｄ２／ｄ１の比率が所定値となるように制御し
ている。
【００２４】無負荷時の定常状態において、インダクタ
Ｌ２に流れる電流波形は図９のようになる。この波形図
に示された電流の最大値ＩＰはＩＰ＝Ｖｃ１×｛ｄ２／
（１＋２×ｄ１／ｄ２）｝／Ｌ２で表され、ｄ２／ｄ１
を一定値となるように動作させることにより、インダク
タＬ２に流れる電流の最大値ＩＰを第２期間信号ｄ２の
デューティに比例した値とすることができる。すなわ
ち、入力側のエネルギーを司る第２期間信号ｄ２のデュ
ーティにより、出力側の電流の最大値ＩＰを制御するこ
とができるのである。
Ｌ２に流れる電流波形は図９のようになる。この波形図
に示された電流の最大値ＩＰはＩＰ＝Ｖｃ１×｛ｄ２／
（１＋２×ｄ１／ｄ２）｝／Ｌ２で表され、ｄ２／ｄ１
を一定値となるように動作させることにより、インダク
タＬ２に流れる電流の最大値ＩＰを第２期間信号ｄ２の
デューティに比例した値とすることができる。すなわ
ち、入力側のエネルギーを司る第２期間信号ｄ２のデュ
ーティにより、出力側の電流の最大値ＩＰを制御するこ
とができるのである。
【００２５】したがって、電源投入時などのストレスの
多い期間において、第２期間信号ｄ２のデューティをフ
ィードバック回路の動作に加えて制御することにより、
インダクタＬ２に流れる電流の最大値を任意に制御する
ことができ、ストレスの小さい動作で、コンデンサＣ１
に電荷を速やかに蓄積していくことができる。
多い期間において、第２期間信号ｄ２のデューティをフ
ィードバック回路の動作に加えて制御することにより、
インダクタＬ２に流れる電流の最大値を任意に制御する
ことができ、ストレスの小さい動作で、コンデンサＣ１
に電荷を速やかに蓄積していくことができる。
【００２６】
【発明の効果】本発明によれば、チョッパ回路により交
流電源からの入力歪みを改善するとともに負荷回路には
交流電源と同期した低周波出力を供給するインバータ回
路を備え、複数の電力変換を行うスイッチング回路がス
イッチング素子を共用する構成の電源装置において、イ
ンバータ回路の入力となるコンデンサの電圧を動作の過
渡状態において速やかに所定の電圧に上昇させることが
できるので、負荷としての放電灯を速やかに始動させる
ことが可能となる。
流電源からの入力歪みを改善するとともに負荷回路には
交流電源と同期した低周波出力を供給するインバータ回
路を備え、複数の電力変換を行うスイッチング回路がス
イッチング素子を共用する構成の電源装置において、イ
ンバータ回路の入力となるコンデンサの電圧を動作の過
渡状態において速やかに所定の電圧に上昇させることが
できるので、負荷としての放電灯を速やかに始動させる
ことが可能となる。
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例１の駆動信号の波形図である。
【図３】本発明の実施例１の電源投入直後の動作説明図
である。
である。
【図４】本発明の実施例２の制御回路の構成を示す回路
図である。
図である。
【図５】本発明の実施例２のランプ立ち消え時の動作説
明図である。
明図である。
【図６】本発明の実施例３の制御回路の構成を示す回路
図である。
図である。
【図７】本発明の実施例４の制御回路の構成を示す回路
図である。
図である。
【図８】本発明の実施例５の制御回路の構成を示す回路
図である。
図である。
【図９】本発明の実施例５の動作説明図である。
【図１０】従来例の回路図である。
【図１１】従来例のスイッチング素子の駆動信号の波形
図である。
図である。
【図１２】従来例の電源正極性時のスイッチング動作を
示す回路図である。
示す回路図である。
【図１３】従来例の電源負極性時のスイッチング動作を
示す回路図である。
示す回路図である。
Ｑ１〜Ｑ４ スイッチング素子
Ｄ５，Ｄ６ ダイオード
ＡＣ 交流電源
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
ＬＰ 放電灯
Ｃ１ 平滑コンデンサ
１ 電圧検出回路
２ 誤差増幅器
３ ＰＷＭ制御回路
４ 発振器
５ 信号分配回路
６ 極性検出回路
７ タイマー回路
８ 出力禁止回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/5387
H02M 7/217
Claims (6)
- 【請求項１】 第１及び第２のダイオードをそれぞれ
逆並列に備える第１及び第２のスイッチング素子を順方
向が一致するように直列に接続した回路と、第３及び第
４のダイオードをそれぞれ逆並列に備える第３及び第４
のスイッチング素子を順方向が一致するように直列に接
続した回路とを同じ極性で第１のコンデンサと並列に接
続し、第１のコンデンサに対して前記各ダイオードと同
じ極性となるように第５及び第６のダイオードを直列に
接続した回路を第１のコンデンサと並列に接続し、 前記第１及び第２のスイッチング素子の接続点と第５及
び第６のダイオードの接続点との間に交流電源と第１の
インダクタの直列回路を接続し、前記第１及び第２のス
イッチング素子の接続点と第３及び第４のスイッチング
素子の接続点との間に第２のコンデンサと負荷との並列
回路と第２のインダクタの直列回路を接続した回路構成
のインバータ回路と、 前記交流電源の第５と第６のダイオード側の極性が正極
のときは、第２及び第３のスイッチング素子をＯＮし、
第１及び第４のスイッチング素子をＯＦＦさせる期間の
後、第１及び第３のスイッチング素子をＯＮし、第２及
び第４のスイッチング素子をＯＦＦさせる期間を設け、
その後、すべてのスイッチング素子をＯＦＦさせる期間
を少なくとも含むスイッチング周期の動作を行い、 前記交流電源の第５と第６のダイオード側の極性が負極
のときは、第１及び第４のスイッチング素子をＯＮし、
第２及び第３のスイッチング素子をＯＦＦさせる期間の
後、第２及び第４のスイッチング素子をＯＮし、第１及
び第３のスイッチング素子をＯＦＦさせる期間を設け、
その後、すべてのスイッチング素子をＯＦＦさせる期間
を少なくとも含むスイッチング周期の動作を行い、 第１及び第２のスイッチング素子に互いに打ち消す方向
に電流が流れる期間を少なくとも生じるように動作する
制御回路とにより構成され、負荷には入力交流電圧と同
期した交流電圧を印加する電源装置において、 定常時の負荷状態よりもインピーダンスの高い無負荷状
態の際に、第１のコンデンサの電圧を所定値になるよう
に制御する制御手段を有することを特徴とする電源装
置。 - 【請求項２】 請求項１において、前記交流電源の第
５及び第６のダイオード側の極性が正極性のときには、
第２及び第３のスイッチング素子をＯＮし、第１及び第
４のスイッチング素子をＯＦＦさせる期間を、前記交流
電源の第５及び第６のダイオード側の極性が負極性のと
きには、第１及び第４のスイッチング素子をＯＮし、第
２及び第３のスイッチング素子をＯＦＦさせる期間をそ
れぞれ調整することにより、第１のコンデンサの電圧を
所定値に至らしめることを特徴とする電源装置。 - 【請求項３】 請求項１において、前記交流電源の第
５及び第６のダイオード側の極性が正極性のときには、
第１及び第３のスイッチング素子をＯＮし、第２及び第
４のスイッチング素子をＯＦＦさせる期間を、前記交流
電源の第５及び第６のダイオード側の極性が負極性のと
きには、第２及び第４のスイッチング素子をＯＮし、第
１及び第３のスイッチング素子をＯＦＦさせる期間をそ
れぞれ調整することにより、第１のコンデンサの電圧を
所定値に至らしめることを特徴とする電源装置。 - 【請求項４】 請求項１において、前記交流電源の第
５及び第６のダイオード側の極性が正極性のときには、
第２及び第３のスイッチング素子をＯＮし、第１及び第
４のスイッチング素子をＯＦＦさせる期間と第１及び第
３のスイッチング素子をＯＮし、第２及び第４のスイッ
チング素子をＯＦＦさせる期間との比を、前記交流電源
の第５及び第６のダイオード側の極性が負極性のときに
は、第１及び第４のスイッチング素子をＯＮし、第２及
び第３のスイッチング素子をＯＦＦさせる期間と第２及
び第４のスイッチング素子をＯＮし、第１及び第３のス
イッチング素子をＯＦＦさせる期間との比をそれぞれ調
整することにより、第１のコンデンサの電圧を所定値に
至らしめることを特徴とする電源装置。 - 【請求項５】 第１のコンデンサの電圧を検出するコ
ンデンサ電圧検出回路と、所定の第１のコンデンサの電
圧に相当する基準電圧を発生させる基準電圧発生回路
と、コンデンサ電圧検出回路の出力と基準電圧発生回路
の出力を誤差増幅する誤差増幅回路と、前記交流電源の
第５及び第６のダイオード側の極性が正極性のときに第
１及び第３のスイッチング素子をＯＮし、第２及び第４
のスイッチング素子をＯＦＦさせる期間と、前記交流電
源の第５及び第６のダイオード側の極性が負極性のとき
に第２及び第４のスイッチング素子をＯＮし、第１及び
第３のスイッチング素子をＯＦＦさせる期間とを誤差増
幅器の出力により変化させることにより第１のコンデン
サの電圧を基準電圧発生回路の出力電圧に相当する所定
電圧で一定となるように動作するＰＷＭ制御回路とを備
えることを特徴とする請求項１乃至４のいずれかに記載
の電源装置。 - 【請求項６】 第１乃至第４のスイッチング素子は、
それぞれ逆方向ダイオードを内蔵したＭＯＳ―ＦＥＴで
あり、第１乃至第４のダイオードは、前記各ＭＯＳ−Ｆ
ＥＴに内蔵された逆方向ダイオードであることを特徴と
する請求項１乃至５のいずれかに記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07992198A JP3480304B2 (ja) | 1998-03-26 | 1998-03-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07992198A JP3480304B2 (ja) | 1998-03-26 | 1998-03-26 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11285272A JPH11285272A (ja) | 1999-10-15 |
| JP3480304B2 true JP3480304B2 (ja) | 2003-12-15 |
Family
ID=13703775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07992198A Expired - Fee Related JP3480304B2 (ja) | 1998-03-26 | 1998-03-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480304B2 (ja) |
-
1998
- 1998-03-26 JP JP07992198A patent/JP3480304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11285272A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278245B1 (en) | Buck-boost function type electronic ballast with bus capacitor current sensing | |
| US7235899B2 (en) | Switching constant-current power supply system | |
| JP2000083374A (ja) | スイッチングレギュレ―タ | |
| KR20010098937A (ko) | 발광 다이오드 구동 장치 | |
| JP4231412B2 (ja) | 電子回路、及び高圧ランプの動作方法 | |
| JP2004303689A (ja) | 高圧放電灯点灯装置 | |
| EP0543436B1 (en) | Circuit arrangement | |
| JP3271042B2 (ja) | 圧電トランスを用いた電圧変換装置 | |
| JP3480304B2 (ja) | 電源装置 | |
| JP2003513601A (ja) | 簡易な回路トポロジーを用いた高力率電子安定回路 | |
| JP2003257692A (ja) | 放電灯点灯回路 | |
| JP3530060B2 (ja) | 放電灯点灯装置 | |
| WO1992016085A1 (en) | Power supply having high power factor with control that tracks the input alternating supply | |
| JP3787965B2 (ja) | 電源装置 | |
| JPH1066351A (ja) | 電源装置 | |
| JP2975045B2 (ja) | 電源装置 | |
| JP3016848B2 (ja) | インバータ装置 | |
| JP3029728B2 (ja) | ランプ点灯回路 | |
| JP2994693B2 (ja) | インバータ装置 | |
| JP3480303B2 (ja) | 電源装置 | |
| JP2000100585A (ja) | 放電灯点灯装置 | |
| JP2002216992A (ja) | 放電灯点灯装置 | |
| JPH11285270A (ja) | 電源装置 | |
| JP2001345194A (ja) | 電源装置 | |
| JP2000188872A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |