JP3185009B2 - Ｐｃｍ信号平均値算出回路 - Google Patents
Ｐｃｍ信号平均値算出回路Info
- Publication number
- JP3185009B2 JP3185009B2 JP31789594A JP31789594A JP3185009B2 JP 3185009 B2 JP3185009 B2 JP 3185009B2 JP 31789594 A JP31789594 A JP 31789594A JP 31789594 A JP31789594 A JP 31789594A JP 3185009 B2 JP3185009 B2 JP 3185009B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- average value
- pcm signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Telephonic Communication Services (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＣＭ信号平均値算出回
路に関し、特に電話会議にシステムにおいて会議参加者
の無音状態を検出するためのＰＣＭ信号平均値算出回路
に関するものである。
路に関し、特に電話会議にシステムにおいて会議参加者
の無音状態を検出するためのＰＣＭ信号平均値算出回路
に関するものである。
【０００２】
【従来の技術】電話会議システムにおいて、ノイズやエ
コーの抑圧を目的としてＡＧＣ機能が用いられている
が、このＡＧＣ機能には、会議参加者の通話信号の無音
状態を検出すべく通話平均値を算出することが必要であ
る。従来のこの種のＰＣＭ信号平均値算出回路では、一
定の時間である例えば１６ｍｓの間のＰＣＭ通話路信号
の平均値を計算しており、この１６ｍｓ間の平均値を計
算するには１２５μｓ毎に送出されてくる各チャネルの
ＰＣＭ信号を、Ａ−ｌａｗやμ−ｌａｗ等の変換規則に
従って１２ビットまたは１３ビットで表されるリニア値
に変換し、このリニア値を１／１２８とした値を１２８
回（１６ｍｓ／１２５μｓ）加算することにより行うよ
うになっている。
コーの抑圧を目的としてＡＧＣ機能が用いられている
が、このＡＧＣ機能には、会議参加者の通話信号の無音
状態を検出すべく通話平均値を算出することが必要であ
る。従来のこの種のＰＣＭ信号平均値算出回路では、一
定の時間である例えば１６ｍｓの間のＰＣＭ通話路信号
の平均値を計算しており、この１６ｍｓ間の平均値を計
算するには１２５μｓ毎に送出されてくる各チャネルの
ＰＣＭ信号を、Ａ−ｌａｗやμ−ｌａｗ等の変換規則に
従って１２ビットまたは１３ビットで表されるリニア値
に変換し、このリニア値を１／１２８とした値を１２８
回（１６ｍｓ／１２５μｓ）加算することにより行うよ
うになっている。
【０００３】図３はＰＣＭ信号とフレーム信号等との関
係を示すタイムチャートの例であり、（Ａ）は１６ｍｓ
の期間に０〜１２７の合計１２８フレームを含み、各フ
レームは１２５μｓであることを示している。尚、ＦＨ
はフレームヘッドパルスであり、ＦＮｏ．０は最初のフ
レームであるフレームＮｏ．を示すパルスを表している
ものとする。
係を示すタイムチャートの例であり、（Ａ）は１６ｍｓ
の期間に０〜１２７の合計１２８フレームを含み、各フ
レームは１２５μｓであることを示している。尚、ＦＨ
はフレームヘッドパルスであり、ＦＮｏ．０は最初のフ
レームであるフレームＮｏ．を示すパルスを表している
ものとする。
【０００４】（Ｂ）は１フレームの１２５μｓの期間に
ＰＣＭ信号が３２チャンネル挿入されていることを示し
ており、（Ｃ）はフレームヘッドパルスＦＨとクロック
ＣＬＫとの関係、更には各チャネルのＰＣＭ信号のビッ
ト（ｂ０〜ｂ５）との関係を示している。
ＰＣＭ信号が３２チャンネル挿入されていることを示し
ており、（Ｃ）はフレームヘッドパルスＦＨとクロック
ＣＬＫとの関係、更には各チャネルのＰＣＭ信号のビッ
ト（ｂ０〜ｂ５）との関係を示している。
【０００５】上述のＰＣＭ信号平均値算出回路において
は、１２５μｓ毎（各フレーム毎）に送出されてくる各
チャネルのＰＣＭ信号を、上述した規則に従ってリニア
値に変換し、このリニア値を１／１２８とした値を、１
２８回加算することにより行われ、各チャネルの１６ｍ
ｓ毎の平均値が算出されるようになっているのである。
は、１２５μｓ毎（各フレーム毎）に送出されてくる各
チャネルのＰＣＭ信号を、上述した規則に従ってリニア
値に変換し、このリニア値を１／１２８とした値を、１
２８回加算することにより行われ、各チャネルの１６ｍ
ｓ毎の平均値が算出されるようになっているのである。
【０００６】図４は従来のこの種のＰＣＭ信号平均値算
出回路の一例を示すブロック図であり、ＰＣＭ信号を１
２ビットのリニア値に変換してその平均値を算出する例
である。
出回路の一例を示すブロック図であり、ＰＣＭ信号を１
２ビットのリニア値に変換してその平均値を算出する例
である。
【０００７】ＰＣＭ信号はＳ／Ｐ（シリアル／パラレ
ル）変換回路１にて８ビットのパラレル信号に変換さ
れ、ＲＯＭ３Ａ，３Ｂの２つのＲＯＭのアドレス入力Ａ
０〜Ａ７となる。これ等２つのＲＯＭ３Ａ，３Ｂには、
Ａ−ｌｏｗまたはμ−ｌｏｗの変換規則に従ったリニア
値（１／１２８の信号）がアドレス入力対応に予め格納
されている。
ル）変換回路１にて８ビットのパラレル信号に変換さ
れ、ＲＯＭ３Ａ，３Ｂの２つのＲＯＭのアドレス入力Ａ
０〜Ａ７となる。これ等２つのＲＯＭ３Ａ，３Ｂには、
Ａ−ｌｏｗまたはμ−ｌｏｗの変換規則に従ったリニア
値（１／１２８の信号）がアドレス入力対応に予め格納
されている。
【０００８】本例では、ＲＯＭ３Ａには下位８ビットＤ
０〜Ｄ７のデータが、ＲＯＭ３Ｂには上位４ビットＤ０
〜Ｄ３のデータが、夫々予め分割して格納されており、
合計１２ビットのリニア値が出力されることになる。
０〜Ｄ７のデータが、ＲＯＭ３Ｂには上位４ビットＤ０
〜Ｄ３のデータが、夫々予め分割して格納されており、
合計１２ビットのリニア値が出力されることになる。
【０００９】３つのアダー６Ａ〜６Ｃは夫々４ビット構
成であり、ＲＯＭ３Ａ，３Ｂからの１２ビットのリニア
値を４ビットの３つのグループに分割して各アダー６Ａ
〜６Ｃの一入力としている。そして、前回までの平均値
（１２ビット）を一時格納したＤＦＦ（Ｄタイプフリッ
プフロップ）５Ａ，５Ｂの出力値をこれまた４ビットの
３つのグループに分割して各アダー６Ａ〜６Ｃの他入力
としている。
成であり、ＲＯＭ３Ａ，３Ｂからの１２ビットのリニア
値を４ビットの３つのグループに分割して各アダー６Ａ
〜６Ｃの一入力としている。そして、前回までの平均値
（１２ビット）を一時格納したＤＦＦ（Ｄタイプフリッ
プフロップ）５Ａ，５Ｂの出力値をこれまた４ビットの
３つのグループに分割して各アダー６Ａ〜６Ｃの他入力
としている。
【００１０】これ等３つのアダー６Ａ〜６Ｃの合計１２
ビットの出力が各フレーム毎のチャネル対応の平均値と
なることから、これをＲＡＭ４Ａ，４Ｂへチャネル対応
に取り込んで、次のフレームにおける平均値算出のため
の前回までの平均値としてＤＦＦ５Ａ，５Ｂへ出力する
ようになっている。
ビットの出力が各フレーム毎のチャネル対応の平均値と
なることから、これをＲＡＭ４Ａ，４Ｂへチャネル対応
に取り込んで、次のフレームにおける平均値算出のため
の前回までの平均値としてＤＦＦ５Ａ，５Ｂへ出力する
ようになっている。
【００１１】カウンタ回路２は図３に示したクロックＣ
ＬＫとフレームヘッドパルスＦＨとを入力としてこれ等
をカウントすることにより、フレームＮｏ．０のパルス
とチャネルＮｏ．を示すチャネル番号信号とを生成す
る。
ＬＫとフレームヘッドパルスＦＨとを入力としてこれ等
をカウントすることにより、フレームＮｏ．０のパルス
とチャネルＮｏ．を示すチャネル番号信号とを生成す
る。
【００１２】フレームＮｏ．０のパルスは積分開始を示
すパルスであり、積分期間である１６ｍｓの最初のタイ
ミングを示すものである。このフレームＮｏ．０のパル
スはインバータ８を介して、更にオアゲート７を介して
アダー６Ａ〜６Ｃのトリガを行う。
すパルスであり、積分期間である１６ｍｓの最初のタイ
ミングを示すものである。このフレームＮｏ．０のパル
スはインバータ８を介して、更にオアゲート７を介して
アダー６Ａ〜６Ｃのトリガを行う。
【００１３】また、チャネル番号信号はＲＡＭ４Ａ，４
ＢのアドレスＡ０〜Ａ４（５ビット）となり、ＲＡＭ４
Ａ，４Ｂの各チャネル対応のフレーム毎の平均値を記憶
するためのアドレスとして用いられている。
ＢのアドレスＡ０〜Ａ４（５ビット）となり、ＲＡＭ４
Ａ，４Ｂの各チャネル対応のフレーム毎の平均値を記憶
するためのアドレスとして用いられている。
【００１４】ＲＯＭ３Ａ，３Ｂには、入力ＰＣＭ信号に
対応したリニア値の１／１２８の値のデータが予め格納
されているので、アダー６Ａ〜６ＣによりこのＲＯＭか
ら読出された現フレームの１／１２８のリニア値と、Ｒ
ＡＭ４Ａ，４ＢからＤＦＦ５Ａ，５Ｂを介して読出され
た前回のｎフレームまでのｎ／１２８のリニア値（平均
値）とが加算され、これが１２８フレーム分各チャネル
毎に繰り返されることにより、各チャネル毎のＰＣＭ信
号の平均値が得られることになる。
対応したリニア値の１／１２８の値のデータが予め格納
されているので、アダー６Ａ〜６ＣによりこのＲＯＭか
ら読出された現フレームの１／１２８のリニア値と、Ｒ
ＡＭ４Ａ，４ＢからＤＦＦ５Ａ，５Ｂを介して読出され
た前回のｎフレームまでのｎ／１２８のリニア値（平均
値）とが加算され、これが１２８フレーム分各チャネル
毎に繰り返されることにより、各チャネル毎のＰＣＭ信
号の平均値が得られることになる。
【００１５】
【発明が解決しようとする課題】図４に示した従来のＰ
ＣＭ信号平均値算出回路は、ＰＣＭ化された信号をＡ−
ｌｏｗ，μ−ｌｏｗ等の規則によりリニア値のデータに
変換し、これ等順次発生するリニア値のデータを一定時
間積分する際に、１３ビットや１２ビットのリニア値と
して扱うようになっている。
ＣＭ信号平均値算出回路は、ＰＣＭ化された信号をＡ−
ｌｏｗ，μ−ｌｏｗ等の規則によりリニア値のデータに
変換し、これ等順次発生するリニア値のデータを一定時
間積分する際に、１３ビットや１２ビットのリニア値と
して扱うようになっている。
【００１６】一般に使用されているＲＯＭやＲＡＭ等の
デバイスは８ビットが主体であり、よって上述の回路を
実際に構成すると、８ビットのＲＯＭやＲＡＭを２個ず
つ用いて、リニア値のデータ１２ビットを上位４ビッ
ト、下位８ビットに分割してデータ処理をすることが必
要となり、回路規模が増大し、またデバイス間配線も増
大するという欠点がある。
デバイスは８ビットが主体であり、よって上述の回路を
実際に構成すると、８ビットのＲＯＭやＲＡＭを２個ず
つ用いて、リニア値のデータ１２ビットを上位４ビッ
ト、下位８ビットに分割してデータ処理をすることが必
要となり、回路規模が増大し、またデバイス間配線も増
大するという欠点がある。
【００１７】本発明の目的は、回路規模の増大を抑えつ
つ、一般の汎用のＲＯＭやＲＡＭを用いることができる
ＰＣＭ信号平均値算出回路を提供することである。
つ、一般の汎用のＲＯＭやＲＡＭを用いることができる
ＰＣＭ信号平均値算出回路を提供することである。
【００１８】
【課題を解決するための手段】本発明によれば、入力Ｐ
ＣＭ信号を所定規則に従ってリニア値のデータに変換し
つつこれ等変換データを一定時間積分して平均値を算出
するようにしたＰＣＭ信号平均値算出回路であって、前
記入力ＰＣＭ信号及び前回までの積分値信号とをアドレ
ス入力とし、これ等アドレス入力に対応した積分値信号
のＰＣＭ化された信号を予め格納した記憶手段と、この
記憶手段の出力であるＰＣＭ化された信号を前記前回ま
での積分値信号として前記記憶手段のアドレス入力へ供
給する供給手段とを含むこと特徴とするＰＣＭ信号平均
値算出回路が得られる。
ＣＭ信号を所定規則に従ってリニア値のデータに変換し
つつこれ等変換データを一定時間積分して平均値を算出
するようにしたＰＣＭ信号平均値算出回路であって、前
記入力ＰＣＭ信号及び前回までの積分値信号とをアドレ
ス入力とし、これ等アドレス入力に対応した積分値信号
のＰＣＭ化された信号を予め格納した記憶手段と、この
記憶手段の出力であるＰＣＭ化された信号を前記前回ま
での積分値信号として前記記憶手段のアドレス入力へ供
給する供給手段とを含むこと特徴とするＰＣＭ信号平均
値算出回路が得られる。
【００１９】
【作用】本発明では、平均値を算出するための一定期間
内における積分過程の積分値を、リニア値ではなく、Ｐ
ＣＭ化した値として扱うことにより、８ビットデータ処
理が可能となり、その結果一般の８ビットのＲＯＭやＲ
ＡＭを用いることができ、小型化が図れる。
内における積分過程の積分値を、リニア値ではなく、Ｐ
ＣＭ化した値として扱うことにより、８ビットデータ処
理が可能となり、その結果一般の８ビットのＲＯＭやＲ
ＡＭを用いることができ、小型化が図れる。
【００２０】
【実施例】以下に、本発明の実施例について図面を用い
て説明する。
て説明する。
【００２１】図１は本発明の実施例のブロック図であ
り、図４と同等部分は同一符号により示している。Ｓ／
Ｐ変換回路１はシリアルＰＣＭ信号を８ビットのパラレ
ルデータに変換する。カウンタ２は図３に示したフレー
ムヘッド信号ＦＨ及び２．０４８ＭＨｚのクロックＣＬ
Ｋにより、チャネル番号を示す信号（５ビット）を発生
すると共に、平均値を算出するための積分する時間（１
６ｍｓ）をカウントして積分開始を示す信号（フレーム
Ｎｏ．０）を発生する。
り、図４と同等部分は同一符号により示している。Ｓ／
Ｐ変換回路１はシリアルＰＣＭ信号を８ビットのパラレ
ルデータに変換する。カウンタ２は図３に示したフレー
ムヘッド信号ＦＨ及び２．０４８ＭＨｚのクロックＣＬ
Ｋにより、チャネル番号を示す信号（５ビット）を発生
すると共に、平均値を算出するための積分する時間（１
６ｍｓ）をカウントして積分開始を示す信号（フレーム
Ｎｏ．０）を発生する。
【００２２】ＲＯＭ３は、一定時間積分する過程におい
て、前回の積分結果と今回新たに発生したＰＣＭ信号と
を、共にＡ−ｌｏｗやμ−ｌｏｗ等の変換規則によりリ
ニア値に変換し、今回新たに発生したＰＣＭ信号のリニ
ア値を１２８で割った値と、前回の積分結果のリニア値
とを加算し、その値を再びＡ−ｌｏｗやμ−ｌｏｗによ
りＰＣＭ信号に変換した８ビットのデータを出力するよ
うに、予めデータ格納がなされている。
て、前回の積分結果と今回新たに発生したＰＣＭ信号と
を、共にＡ−ｌｏｗやμ−ｌｏｗ等の変換規則によりリ
ニア値に変換し、今回新たに発生したＰＣＭ信号のリニ
ア値を１２８で割った値と、前回の積分結果のリニア値
とを加算し、その値を再びＡ−ｌｏｗやμ−ｌｏｗによ
りＰＣＭ信号に変換した８ビットのデータを出力するよ
うに、予めデータ格納がなされている。
【００２３】図２はこのＲＯＭ３のメモリマップを示し
ており、アドレス入力（Ａ０〜Ａ１６）と格納データ
（Ｄ０〜Ｄ７）との関係を示す。尚、アドレスＡ８〜Ａ
１５の８ビットはＰＣＭパラレル信号であり、Ａ０〜Ａ
７の８ビットはＤＦＦ５からの前回までの積分値（平均
値に相当）データである。
ており、アドレス入力（Ａ０〜Ａ１６）と格納データ
（Ｄ０〜Ｄ７）との関係を示す。尚、アドレスＡ８〜Ａ
１５の８ビットはＰＣＭパラレル信号であり、Ａ０〜Ａ
７の８ビットはＤＦＦ５からの前回までの積分値（平均
値に相当）データである。
【００２４】ＲＡＭ４は積分する過程における計算値を
各チャネル毎に記憶するためのメモリであり、カウンタ
２からのチャネル番号ＣＨＮｏ．をアドレス（Ａ０〜Ａ
４）としてチャネル対応に記憶される。
各チャネル毎に記憶するためのメモリであり、カウンタ
２からのチャネル番号ＣＨＮｏ．をアドレス（Ａ０〜Ａ
４）としてチャネル対応に記憶される。
【００２５】ＤＦＦ５はＲＡＭ４に記憶するデータを書
き替える前に前回のデータを一時待避させて、ＲＯＭ３
のアドレス入力（Ａ０〜Ａ７）として前回までの計算値
とするものである。
き替える前に前回のデータを一時待避させて、ＲＯＭ３
のアドレス入力（Ａ０〜Ａ７）として前回までの計算値
とするものである。
【００２６】シリアルのＰＣＭ信号はＳ／Ｐ変換回路１
により８ビットパラレル信号とされ、ＲＯＭ３のアドレ
スＡ８〜Ａ１５へ入力される。このＲＯＭ３では、カウ
ンタ２からの積分開始信号ＦＮｏ．０をアドレスＡ１６
に取込む。
により８ビットパラレル信号とされ、ＲＯＭ３のアドレ
スＡ８〜Ａ１５へ入力される。このＲＯＭ３では、カウ
ンタ２からの積分開始信号ＦＮｏ．０をアドレスＡ１６
に取込む。
【００２７】このＲＯＭ３では、図２に示したメモリマ
ップから判るように、積分開始信号ＦＮｏ．０（最初の
フレーム番号“０”）であるアドレスＡ１６が“１”で
あれば、アドレスＡ８〜Ａ１５に入力される８ビットの
ＰＣＭデータを、Ａ−ｌｏｗまたはμ−ｌｏｗでリニア
値に変換し、その値を１２８で割った値を再び同一規則
でＰＣＭ信号に変換した８ビットのデータをＤ０〜Ｄ７
へ出力する。
ップから判るように、積分開始信号ＦＮｏ．０（最初の
フレーム番号“０”）であるアドレスＡ１６が“１”で
あれば、アドレスＡ８〜Ａ１５に入力される８ビットの
ＰＣＭデータを、Ａ−ｌｏｗまたはμ−ｌｏｗでリニア
値に変換し、その値を１２８で割った値を再び同一規則
でＰＣＭ信号に変換した８ビットのデータをＤ０〜Ｄ７
へ出力する。
【００２８】ＲＡＭ４では、カウンタ２から送出された
チャネル番号ＣＨＮｏ．をアドレスＡ０〜Ａ４に取込
み、ＲＯＭ３が出力するデータを各チャネル対応に記憶
する。
チャネル番号ＣＨＮｏ．をアドレスＡ０〜Ａ４に取込
み、ＲＯＭ３が出力するデータを各チャネル対応に記憶
する。
【００２９】第２番目フレームのＰＣＭ信号がＳ／Ｐ変
換回路１から入力されると、ＲＡＭ４はこのチャネル番
号を示すデータを出力し、次にＤＦＦ５でこのデータが
ラッチされ、ＲＯＭ３のアドレスＡ０〜Ａ７へ出力され
る。
換回路１から入力されると、ＲＡＭ４はこのチャネル番
号を示すデータを出力し、次にＤＦＦ５でこのデータが
ラッチされ、ＲＯＭ３のアドレスＡ０〜Ａ７へ出力され
る。
【００３０】ＲＯＭ３では、積分開始を示すアドレス信
号Ａ１６は“０”であるため、アドレスＡ０〜Ａ７に入
力される８ビットのＰＣＭ信号をリニア値に変換した値
と、アドレスＡ８〜Ａ１５に入力される８ビットのＰＣ
Ｍ信号を前回同様リニア値に変換した値を１２８で割っ
た値とを加算し、再び同一規則でＰＣＭ信号に変換し、
データＤ０〜Ｄ７へ出力してＲＡＭ４へ送出する。
号Ａ１６は“０”であるため、アドレスＡ０〜Ａ７に入
力される８ビットのＰＣＭ信号をリニア値に変換した値
と、アドレスＡ８〜Ａ１５に入力される８ビットのＰＣ
Ｍ信号を前回同様リニア値に変換した値を１２８で割っ
た値とを加算し、再び同一規則でＰＣＭ信号に変換し、
データＤ０〜Ｄ７へ出力してＲＡＭ４へ送出する。
【００３１】以上の動作を１２８回繰り返したときのＲ
ＯＭ３の出力が求める平均値となるのである。
ＯＭ３の出力が求める平均値となるのである。
【００３２】
【発明の効果】以上述べた如く、本発明によれば、積分
する過程の積分結果を８ビットデータにて扱うことがで
きるため、市販のＲＯＭかＲＡＭを用いて極めて簡単に
回路構成できるという効果がある。
する過程の積分結果を８ビットデータにて扱うことがで
きるため、市販のＲＯＭかＲＡＭを用いて極めて簡単に
回路構成できるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックのＲＯＭ３のメモリマップ図で
ある。
ある。
【図３】本発明の実施例の動作を説明するための各部信
号のタイムチャートである。
号のタイムチャートである。
【図４】従来のＰＣＭ信号平均値算出回路を示すブロッ
ク図である。
ク図である。
１ Ｓ／Ｐ変換回路 ２ カウンタ ３ ＲＯＭ ４ ＲＡＭ ５ ＤＦＦ
Claims (3)
- 【請求項１】 入力ＰＣＭ信号を所定規則に従ってリニ
ア値のデータに変換しつつこれ等変換データを一定時間
積分して平均値を算出するようにしたＰＣＭ信号平均値
算出回路であって、前記入力ＰＣＭ信号及び前回までの
積分値信号とをアドレス入力とし、これ等アドレス入力
に対応した積分値信号のＰＣＭ化された信号を予め格納
した記憶手段と、この記憶手段の出力であるＰＣＭ化さ
れた信号を前記前回までの積分値信号として前記記憶手
段のアドレス入力へ供給する供給手段とを含むこと特徴
とするＰＣＭ信号平均値算出回路。 - 【請求項２】 前記ＰＣＭ信号は１フレーム内に複数チ
ャネルを有する信号フォーマットであり、前記一定時間
は複数フレームの期間であり、前記供給手段は、前記チ
ャネル毎に前記記憶手段の出力を各フレーム毎に前記チ
ャネル対応に格納する第２の記憶手段を含み、この第２
の記憶手段の読出し出力を前記前回までの積分値信号と
することを特徴とする請求項１記載のＰＣＭ信号平均値
算出回路。 - 【請求項３】 前記ＰＣＭ信号、前記前回までの積分値
信号の各々は８ビットデータであることを特徴とする請
求項１または２記載のＰＣＭ信号平均値算出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31789594A JP3185009B2 (ja) | 1994-12-21 | 1994-12-21 | Ｐｃｍ信号平均値算出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31789594A JP3185009B2 (ja) | 1994-12-21 | 1994-12-21 | Ｐｃｍ信号平均値算出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181785A JPH08181785A (ja) | 1996-07-12 |
| JP3185009B2 true JP3185009B2 (ja) | 2001-07-09 |
Family
ID=18093258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31789594A Expired - Fee Related JP3185009B2 (ja) | 1994-12-21 | 1994-12-21 | Ｐｃｍ信号平均値算出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185009B2 (ja) |
-
1994
- 1994-12-21 JP JP31789594A patent/JP3185009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08181785A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121349A (en) | Digital noise generator | |
| JP3185009B2 (ja) | Ｐｃｍ信号平均値算出回路 | |
| US4075569A (en) | Digital method and apparatus for dynamically generating an output pulse train having a desired duty cycle from an input pulse train | |
| GB2056821A (en) | Digital filter | |
| JPS61159827A (ja) | ディジタル―アナログ変換方法 | |
| JPS5853836B2 (ja) | マルチビット・ディジタル表示を発生させる装置 | |
| JP2678357B2 (ja) | 電子楽器 | |
| Wolf et al. | Generating complex waveforms | |
| SU547792A1 (ru) | Устройство дл вычислени кратных интегралов | |
| SU1005321A2 (ru) | Устройство дл измерени уровн шума в паузах речи | |
| JPH0260232A (ja) | Ａ／ｄ変換回路 | |
| JPS62196917A (ja) | 波形発生装置 | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPS62281556A (ja) | 電子交換機の音声応答方式 | |
| JPS6278599A (ja) | 楽音信号発生装置 | |
| JPS62196918A (ja) | 波形発生装置 | |
| JPS6232319Y2 (ja) | ||
| SU1264354A2 (ru) | Устройство дл измерени уровн шума в паузах речи | |
| JPS6126978Y2 (ja) | ||
| JPS6355720B2 (ja) | ||
| JPH09145753A (ja) | 周波数測定装置 | |
| JPS61131026A (ja) | Ａ／ｄ変換デ−タ記録装置 | |
| JPS59216195A (ja) | 音声処理方式 | |
| JPS5856181A (ja) | 補間演算回路 | |
| JPS63105552A (ja) | デジタル電話装置のハンズフリ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |