JP3183828B2 - 折り曲げ可能な配線基板、半導体装置およびその製造方法 - Google Patents

折り曲げ可能な配線基板、半導体装置およびその製造方法

Info

Publication number
JP3183828B2
JP3183828B2 JP18778696A JP18778696A JP3183828B2 JP 3183828 B2 JP3183828 B2 JP 3183828B2 JP 18778696 A JP18778696 A JP 18778696A JP 18778696 A JP18778696 A JP 18778696A JP 3183828 B2 JP3183828 B2 JP 3183828B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
buffer layer
substrate
semiconductor device
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18778696A
Other languages
English (en)
Other versions
JPH1032285A (ja
Inventor
雅彦 荻野
永井　　晃
州志 江口
正則 瀬川
利昭 石井
博義 小角
理恵 服部
一郎 安生
邦宏 坪崎
忠一 宮崎
護 御田
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP18778696A priority Critical patent/JP3183828B2/ja
Publication of JPH1032285A publication Critical patent/JPH1032285A/ja
Application granted granted Critical
Publication of JP3183828B2 publication Critical patent/JP3183828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度実装やマル
チチップモジュール、等に用いられる半導体装置および
その製造方法に関するものである。
【０００２】
【従来の技術】近年、電子デバイスの小型化、高性能化
に伴いその中に用いられる半導体装置も高集積度、高密
度化、処理速度の高速化が要求されてきている。これに
対し、実装密度を上げるためにピン挿入型から表面実装
型へ、また多ピン化対応のためにＤＩＰ（ｄｕａｌ ｉ
ｎｌｉｎｅ ｐａｃｋａｇｅ）からＱＦＰ（ｑｕａｄｆ
ｌａｔ ｐａｃｋａｇｅ）やＰＧＡ（ｐｉｎ ｇｒｉｄ
ａｒｒａｙ）などのパッケージが開発された。しか
し、ＱＦＰはパッケージの周辺部のみに実装基板との接
続リードが集中しリード自体が細く変形し易いため、多
ピン化に対し実装が困難になりつつある。また、ＰＧＡ
は実装基板と接続するための端子が細長く、非常に密集
しているため高速化が難しく、またピン挿入型であるか
ら表面実装できず、高密度実装において不利である。
【０００３】最近ではこれらの課題を解決し高速化対応
の半導体装置を実現するために、半導体チップを金ワイ
ヤボンディングにより電気的に接続したキャリア基板の
実装面全体にボール状の接続端子を有するＢＧＡ（ｂａ
ｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージも登場した
（ＵＳＰ５１４８２６５）。この構造を有するパッケー
ジは、実装基板と接続するための端子がボール状はんだ
であることから、ＱＦＰのようなリードの変形がなく、
実装面全体に端子が分散していることから端子間のピッ
チも大きくとれ、表面実装が容易である。また、ＰＧＡ
に比べ接続端子の長さが短いために、インダクタンス成
分が小さく信号速度が早くなり高速対応も可能となる。
【０００４】
【発明が解決しようとする課題】上記のＢＧＡパッケー
ジは実装の際に実装基板と半導体チップ間の熱膨張差に
より生ずる熱応力を緩和するために、半導体チップと実
装基板との間に緩衝層と呼ばれる弾性体を用いている。
具体的にはポリイミドなどの支持体上に形成された配線
層上にシリコーン等の低弾性のエラストマを形成し、さ
らにチップ、放熱および半導体装置支持のための基板を
搭載した構造をとっている。
【０００５】この緩衝層形成方法としては、メタルマス
クによる印刷やシート状のエラストマの貼り付け等の方
法がある。印刷方法で行う場合、原料となるエラストマ
成分は印刷後の形状保持のためチキソ性を付与する必要
がある。チキソ性を有する原料をメタルマスクを用いて
印刷する際、図１０に示すように、原料をメタルマスク
内に充填するための板（スキージ）が進む方向にあるメ
タルマスクの壁近傍において凹凸が生じる。この凹凸
は、このエラストマのついた配線層とチップおよび半導
体支持基板を接着する際に空隙を生ずる原因となる。こ
のような空隙が界面に存在すると、半導体装置を実装す
る際の加熱時に膨張し、界面剥離が起きるため問題とな
る。本発明は前記の半導体パッケージ構造を有する半導
体装置において、前記の問題を解決するための製造方法
と信頼性の高い半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記の課題を解決する本
発明の主旨は次のとおりである。
【０００７】（１）半導体チップと実装基板、または半
導体チップおよび半導体チップを放熱および支持するの
ための基板と実装基板との熱応力を緩和するための緩衝
層を有する折り曲げ可能な配線基板において、または、
半導体チップと、半導体チップを放熱および支持するの
ための基板と、半導体チップ上の端子と接続される配線
層と、配線層と実装基板とを接続するためのボール状端
子と、半導体チップおよび半導体チップを放熱および支
持するのための基板と実装基板との熱応力を緩和するた
めの緩衝層とからなる半導体装置またはその半導体装置
の製造方法において、前記緩衝層を、１方向の距離が２
ｍｍ以下に小分割化して形成することを特徴とする。
【０００８】（２）半導体チップと実装基板、または半
導体チップおよび半導体チップを放熱および支持するの
ための基板と実装基板との熱応力を緩和するための緩衝
層を有し、緩衝層が、１方向の距離が２ｍｍ以下に小分
割化して形成されている折り曲げ可能な配線基板におい
て、または、半導体チップと、半導体チップを放熱およ
び支持するのための基板と、半導体チップ上の端子と接
続される配線層と、配線層と実装基板とを接続するため
のボール状端子と、半導体チップおよび半導体チップを
放熱および支持するのための基板と実装基板との熱応力
を緩和するための緩衝層とからなり、緩衝層が、１方向
の距離が２ｍｍ以下に小分割化して形成されている半導
体装置、またはその半導体装置の製造方法において、前
記緩衝層は、小分割化された個々の緩衝層間に存在する
溝の部分が、緩衝層に用いられている材料より低粘度の
材料により充填して形成されていることを特徴とする。
【０００９】（３）半導体チップと、半導体チップを放
熱および支持するのための基板と、半導体チップ上の端
子と接続される配線層と、配線層と実装基板とを接続す
るためのボール状端子と、半導体チップおよび半導体チ
ップを放熱および支持するのための基板と実装基板との
熱応力を緩和するための緩衝層とからなり、緩衝層が、
１方向の距離が２ｍｍ以下に小分割化して形成され、小
分割化された個々の緩衝層間に存在する溝の部分が、緩
衝層に用いられている材料より低粘度の材料により充填
して形成されている半導体装置またはその半導体装置の
製造方法において、前記緩衝層上に接着層を５０−３０
０μｍ形成し、緩衝層と、半導体チップおよび半導体チ
ップを放熱および支持するのための基板と圧着させたこ
とを特徴とする。
【００１０】（４）半導体チップを放熱および支持する
のための基板と、半導体チップ、半導体チップ上の端子
と接続される配線層、および配線層と実装基板とを接続
するためのボール状端子とを有するチップ付き配線テー
プと、半導体チップおよび半導体チップを放熱および支
持するのための基板と実装基板との熱応力を緩和するた
めの緩衝層とからなる半導体装置またはその製造方法に
おいて、前記緩衝層が、前記チップ付き配線テープを、
前記半導体チップを放熱および支持するのための基板上
の未硬化の緩衝層に、接触後硬化して形成されたことを
特徴とする。
【００１１】
【発明の実施の形態】本発明の実施形態を説明する前
に、本発明で用いられる緩衝層について説明する。
【００１２】緩衝層は、半導体装置の実装基板上に実装
することによって、半導体チップ、放熱および半導体装
置支持のための基板、および実装基板との間に生ずる熱
応力を緩和するものであり、常に半導体チップ、放熱お
よび半導体装置支持のための基板、および配線テープの
間に位置し、各部材に密着して固定されなければならな
い。緩衝層形成の際に、緩衝層と同等の厚さを有するマ
スクを用いて形成する場合、パターン形成のために余分
な未硬化の緩衝層を掻き取るスキージがマスク上を通過
する時、既に説明したように、スキージがエッジの部分
に達しエッジ部分で掻き取られる時に、図１０に示すよ
うな凹凸が発生する。
【００１３】したがって、本発明では、緩衝層を、小分
割化された低弾性材料から構成し、または、小分割化さ
れた個々のランド間の溝をより低粘度材料により埋めた
構成とすることにある。さらにまた緩衝層は、放熱およ
び半導体装置支持のための基板上に未硬化の低弾性緩衝
層を形成し、この中に電気的に接続されたチップ付き配
線テープのチップ部分を埋めるようにテープとエラスト
マ材を密着させ硬化形成することにある。
【００１４】上記の小分割の程度については、我々が検
討した結果、図１１に示すようにマスクから２ｍｍ程度
の所から凹凸部の隆起が始まることが分かった。従っ
て、小分割の１方向の距離を２ｍｍ以下とすることによ
り、図１１の平坦部と隆起部３の境に生じていたような
空隙が生じなくなる。
【００１５】上記の低弾性材料としては、硬化前は溶剤
や無機フィラー等により粘度調節できるもの、光照射に
より硬化反応する感光性高分子材料でも良い。
【００１６】上記低弾性材料の最適値度について我々が
行った検討結果を図１２に示す。粘度は平行平板型の回
転粘度計を用い、１／ｓの測定値を示す。縦軸のθは印
刷後、弾性体断面を切断観察し基板面と弾性体の壁面と
なす角を実測した値である。この結果より、粘度が２０
００Ｐａ・ｓ以上においてθが９０度になる。
【００１７】また、本発明者らが半導体装置の基板実装
時における熱応力の解析を行ったところ、エラストマの
弾性率が１０ｋｇ／ｍｍ2以下の弾性体であれば、線膨
張係数に影響されることなく熱応力の緩和が可能なこと
が分かった。なお、上記エラストマの弾性率が１０ｋｇ
／ｍｍ2より大きくなると、線膨張係数の影響を受ける
ようになりエラストマとしての効果が小さくなる。
【００１８】したがって、本発明の請求項１から請求項
４に記載の低弾性材料としては、粘度が２０００Ｐａ・
ｓ以上で、弾性率１０ｋｇ／ｍｍ2以下の有機および無
機高分子材料が好ましく、本発明の目的を十分に達成す
ることができる。
【００１９】弾性体の材料としては、エラストマ、また
は低弾性エンジニアリングプラスチックが好ましい。
【００２０】エラストマとしては、フッ素ゴム、シリコ
ーンゴム、フッ化シリコーンゴム、アクリルゴム、水素
化ニトリルゴム、エチレンプロピレンゴム、クロロスル
ホン化ポリスチレン、エピクロルヒドリンゴム、プチル
ゴム、ウレタンゴム等が挙げられる。
【００２１】また、低弾性エンジニアリングプラスチッ
クには、ポリカーボネート（ＰＣ）／アクリロニトリル
ブタジエンスチレン（ＡＢＳ）アロイ、ポリシロキサン
ジメチレンテレフタレート（ＰＣＴ）／ポリエチレンテ
レフタレート（ＰＥＴ）共重合ポリブチレンテレフレタ
ート（ＰＢＴ）／ポリカーボネート（ＰＣ）アロイ、ポ
リテトラフルオロチレン（ＰＴＥＥ）、フロリネイテッ
ドエチレンプロピレン（ＥＥＰ）、ポリアリレート、ポ
リアミド（ＰＡ）／アクリロニトリルブタジエンスチレ
ン（ＡＢＳ）アロイ、変性エポキシ、変性ポリオレフィ
ン等が挙げられる。
【００２２】この他にもエポキシ樹脂、不飽和ポリエス
テル樹脂、エポキシイソシアネート樹脂、マレイミド樹
脂、マレイミドエポキシ樹脂、シアン酸エステル樹脂、
シアン酸エステルエポキシ樹脂、シアン酸エステルマレ
イミド樹脂、フェノール樹脂、ジアリルフタレート樹
脂、ウレタン樹脂、シアナミド樹脂、マレイミドシアナ
ミド樹脂等の各種熱効果性樹脂およびこれらを２種以上
組み合わせた材料でもよいが、本発明の目的を達成する
性質としては常温にては硬化せず、触媒の添加または１
５０〜３５０°Ｃの加熱処理により数分から数時間で硬
化し、安定した特性を有する硬化物が良い。これらの熱
硬化性樹脂は高温での熱変形が少なく、また、耐熱性が
優れている。
【００２３】さらに、得られた硬化物は絶縁耐圧１００
００Ｖ／ｃｍ以上を有し、且つ耐熱性においても１５０
°Ｃ以上で長時間安定な材料が望ましい。
【００２４】以上述べたように、本発明で用いる緩衝層
は、上記の点を留意して構成することにより、平坦度の
高い応力緩衝層が形成され、半導体支持基板及び半導体
チップとよく密着しこれら界面に気泡を抱き込むことな
く接着することができる。
【００２５】その結果、本発明の半導体装置は基板実装
時の加熱によりパッケージが破壊することなく信頼性の
高い半導体装置を提供することができる。
【００２６】次に、本発明の種々の実施形態について説
明する。
【００２７】第１の実施形態を図１および図２を用いて
説明する。
【００２８】図１は本実施形態の折り曲げ可能な配線基
板の模式断面図である。この折り曲げ可能な配線基板は
以下の工程で作成した。
【００２９】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユーピ
レックス：宇部興産製）にパンチング加工を施し、チッ
プとの接続のためのウィンドを形成した。次いで、上記
ポリイミドフィルム６を介して厚さ１８μｍの電解銅箔
を１５０°Ｃのローラーで加熱圧着した。次いで、上記
圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京
応化製）を塗布後、９０°Ｃ／３０分ベークし、パター
ンを露光現像しエッチングマスクを形成した。次いで、
４０°Ｃの塩化鉄中で銅をエッチングし、レジストを剥
離させ銅配線８を形成した。
【００３０】次に、このパターンの形成された折り曲げ
可能な配線基板上に図２に示すライン／スペースが０．
１５ｍｍ／２ｍｍ、厚さ１５０μｍのメタルマスクを重
ね、液状付加型シリコーンエラストマ（ＴＳＥ３２２
Ｓ：東芝シリコーン）をウレタンゴムのスキージを用い
て印刷し１５０°Ｃで１時間硬化し小分割のエラストマ
からなる緩衝層５を形成した。最後に露出した銅表面に
電気めっき法により金メッキ９を施して、折り曲げ可能
な配線基板を形成した。
【００３１】このエラストマ部の個々のランドの平坦度
を測定した結果を図１４に示す。
【００３２】次に、第２の実施形態を図２、図３および
図４を用いて説明する。
【００３３】図３は本実施形態の折り曲げ可能な配線基
板の模式断面図である。この折り曲げ可能な配線基板は
以下の工程で作成した。
【００３４】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユーピ
レックス：宇部興産製）にパンチング加工を施し、チッ
プとの接続のためのウィンドを形成した。次いで、上記
ポリイミドフィルム６に厚さ１８μｍの電解銅箔を１５
０°Ｃのローラーで加熱圧着した。次いで、上記圧延銅
箔上に感光性レジスタト（Ｐ−ＲＳ３００Ｓ：東京応化
製）を塗布後、９０°Ｃ／３０分ベークし、パターンを
露光減少しエッチングマスクを形成した。次いで、４０
°Ｃの塩化鉄中で銅をエッチングし、レジストを剥離さ
せ銅配線８を形成した。
【００３５】次に、このパターンの形成された折り曲げ
可能な配線基板上に図２に示すライン／スペースが０．
１５ｍｍ／２ｍｍ、厚さ１５０μｍのメタルマスクを重
ね、液状付加型シリコーンエラストマ（ＴＳＥ３２２
Ｓ：東芝シリコーン）をウレタンゴムのスキージを用い
て印刷し１５０°Ｃで１時間硬化し小分割のエラストマ
５を形成した。
【００３６】さらに、硬化したエラストマ５上に図４に
示すスクリーンマスクを重ね液状付加型のシリコーンエ
ラストマ（ＴＳＥ３２２１：東芝シリコーン製）をウレ
タンゴムスキージを用い印刷により１層目のランド間に
埋め込み塗布し、溝埋めエラストマ１２を形成した。最
後に露出した銅表面に電気めっき法により金メッキ９を
施して、折り曲げ可能な配線基板を形成した。
【００３７】このエラストマ部の平坦度を測定した結果
を図１４に示す。
【００３８】次に、第３の実施形態を図５および図６を
用いて説明する。
【００３９】図５は本実施形態の半導体装置の模式断面
図である。この半導体装置は以下の工程で作成した。
【００４０】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユーピ
レックス：宇部興産製）にパンチング加工を施し、チッ
プとの接続のためのウィンドを形成した。次いで、上記
ポリイミドフィルム６に厚さ１８μｍの電解銅箔１５０
°Ｃのローラーで加熱圧着した。次いで、上記圧延銅箔
上に感光性レジスタ（Ｐ−ＲＳ３００Ｓ：東京応化製）
を塗布後、９０°Ｃ／３０分ベークし、パターンを露光
減少しエッチングマスクを形成した。次いで、４０°Ｃ
の塩化鉄中で銅をエッチングし、レジストを剥離させ銅
配線を形成した。
【００４１】このパターンの形成された折り曲げ可能な
配線基板上に図６に示す厚さ１５０μｍのメタルマスク
を重ね、液状付加型シリコーンエラストマ（ＴＳＥ３２
２Ｓ：東芝シリコーン）をウレタンゴムのスキージを用
いて印刷し１５０°Ｃで１時間硬化し小分割のエラスト
マ５を形成した。露出した銅表面に電気めっき法により
金メッキして、折り曲げ可能な配線基板を形成した。
【００４２】この配線基板上にスクリーンマスクを用い
て接着剤（ＫＥ１８２０：信越化学製）を５０〜３００
μｍの厚さに塗布し、半導体チップ１６の付いたアルミ
の半導体装置支持のための基板１５を１８０°Ｃ，１０
秒間、５ｋｇ／ｃｍ2の条件で加熱圧着した。次に、金
メッキされた銅リード１９を半導体チップ１６にシング
ルポイントボンダー（東京エレクトロニクス製）を用い
て直接超音波により接続した。この接合部分をリードが
隠れる位置まで付加型液状シリコーン封止材１８（ＴＳ
Ｊ３１５０：東芝シリコーン製）をディスペンサ（サン
エイテック製）を用いて流し込み１５０°Ｃ，１時間加
熱硬化した。最後に実装基板側にグリッドアレイ状にｓ
ｎ／ｐｂ（６３／３７）の半田ボール１７からなる端子
を接続し、形成した半導体装置を得た。 この半導体装
置の実装信頼性評価を行った結果を図１５に示す。
【００４３】次に、第４の実施形態を図４、図６および
図７を用いて説明する。
【００４４】図７は本実施形態の半導体装置の模式断面
図である。この半導体装置は以下の工程で作成した。
【００４５】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユービ
レックス：宇部興産製）にパンチング加工を施し、半導
体チップ１６との接続のためのウィンドを形成した。次
いで、上記ポリイミドフィルム６に厚さ１８μｍの電解
銅箔を１５０°Ｃのローラーで加熱圧着した。次いで、
上記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：
東京応化製）を塗布後、９０°Ｃ／３０分ベークし、パ
ターンを露光現像しエッチングマスクを形成した。次い
で、４０°Ｃの塩化鉄中で銅をエッチングし、レジスト
を剥離させ銅配線８を形成した。
【００４６】このパターンの形成された折り曲げ可能な
配線基板上に図６に示す厚さ１５０μｍのメタルマスク
を重ね、液状付加型シリコーンエラストマ（ＴＳＥ３２
２Ｓ：東芝シリコーン）をウレタンゴムのスキージを用
いて印刷し１５０°Ｃで１時間硬化し小分割のエラスト
マ５を形成した。
【００４７】硬化したエラストマ上に図４に示すスクリ
ーンマスクを重ね液状付加型のシリコーンエラストマ
（ＴＳＥ３２２１：東芝シリコーン製）をウレタンゴム
スキージを用い印刷により１層目のランド間に埋め込み
塗布し、溝埋めエラストマ１２を形成した。最後に露出
した銅表面に電気めっき法により金メッキ９を施して、
折り曲げ可能な配線基板を形成した。
【００４８】この配線基板上にスクリーンマスクを用い
て接着剤（ＫＥ１８２０：信越化学製）を５０〜３００
μｍの厚さに塗布し、半導体チップ１６の付いたアルミ
の半導体装置支持のための基板１５を１８０°Ｃ，１０
秒間、５ｋｇ／ｃｍ2の条件で加熱圧着した。次に、金
メッキされた銅リード１９を半導体チップ１５にシング
ルポイントボンダー（東京エレクトロニクス製）を用い
て直接超音波により接続した。この接合部分をリードが
隠れる位置まで付加型液状シリコーン封止材１８（ＴＳ
Ｊ３１５０：東芝シリコーン製）をディスペンサ（サン
エイテック製）を用いて流し込み１５０°Ｃ，１時間加
熱硬化した。最後に実装基板側にグリッドアレイ状にＳ
ｎ／Ｐｂ（６３／３７）の半田ボール１７からなる端子
を接続し、形成した半導体装置を得た。 この半導体装
置の実装信頼性評価を行った結果を図１５に示す。
【００４９】次に、第５の実施形態を図８および図９を
用いて説明する。
【００５０】図８は本実施形態の半導体装置の模式断面
図である。この半導体装置は以下の工程で作成した。
【００５１】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユーピ
レックス：宇部興産製）にパンチング加工を施し、チッ
プとの接続のためのウィンドを形成した。次いで、上記
ポリイミドフィルムに厚さ１８μｍの電解銅箔を１５０
°Ｃのローラーで加熱圧着した。次いで、上記圧延銅箔
上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東京応化製）
を塗布後、９０°Ｃ／３０分ベークし、パターンを露光
現像しエッチングマスクを形成した。次いで、４０°Ｃ
の塩化鉄中で銅をエッチングし、レジストを剥離させ銅
配線８を形成した。この配線パターンの半導体チップと
接続するためのリード部分に０．５μｍの厚さになるよ
うにＳｎメッキを施した。次に電極上に電気メッキによ
り形成されたＡｕバンプを持つ半導体チップ１６とＳｎ
メッキされたリード１９とを位置合わせした後３５０°
Ｃで一括熱圧着を行った。
【００５２】次に図９に示すように、半導体支持基板２
０内に液状付加型シリコーン接着剤（ＴＳＥ３２２１：
東芝シリコーン製）を満たし脱泡した後、上記の方法で
作成した半導体チップ付き配線基板の半導体チップ１６
を半導体支持基板内のシリコーン接着剤内に埋め込むよ
うに半導体支持基板２０と半導体チップ付き配線基板を
固定した。これを１５０°Ｃで１時間加熱硬化させた。
最後に実装基板側にグリッドアレイ状にＳｎ／Ｐｂ（６
３／３７）の半田ボール１７からなる端子を接続し、形
成した半導体装置を得た。
【００５３】この半導体装置の実装信頼性評価を行った
結果を図１５に示す。
【００５４】次に、本発明の第１および第２の実施形態
と対比するために、従来の製造方法で作成した比較例１
について説明する。
【００５５】図１３は比較例１の配線基板の緩衝層形成
に使用されたメタルマスクを示す図である。
【００５６】比較例１の折り曲げ可能な配線基板は以下
の工程で作成した。
【００５７】エポキシ系接着剤７の付いた幅３８ｍｍ、
厚さ１５０μｍの長尺状ポリイミドフィルム６（ユーピ
レックス：宇部興産製）にパンチング加工を施し、半導
体チップとの接続のためのウィンドを形成した。次い
で、上記ポリイミドフィルム６に厚さ１８μｍの電解銅
箔を１５０°Ｃのローラーで加熱圧着した。次いで、上
記圧延銅箔上に感光性レジスト（Ｐ−ＲＳ３００Ｓ：東
京応化製）を塗布後、９０°Ｃ／３０分ベークし、パタ
ーンを露光現像しエッチングマスクを形成した。次い
で、４０°Ｃの塩化鉄中で銅をエッチングし、レジスト
を剥離させ銅配線を形成した。
【００５８】このパターンの形成された折り曲げ可能な
配線基板上に図１３に示すメタルマスクを重ね、液状付
加型シリコーンエラストマ（ＴＳＥ３２２Ｓ：東芝シリ
コーン）をウレタンゴムのスキージを用いて印刷し１５
０°Ｃで１時間硬化し分割されたエラストマを形成し
た。最後に露出した銅表面に電気めっき法により金をめ
っきして、折り曲げ可能な配線基板を形成した。
【００５９】このエラストマ部の個々のランドの平坦度
を測定した結果を図１４に示す。
【００６０】次に、本発明の第３〜第５の実施形態と対
比するために、従来の製造方法で作成した比較例２につ
いて説明する。
【００６１】比較例２は、比較例１の折り曲げ可能な配
線基板を用いて第３の実施形態と同様の製造方法で作成
された半導体装置である。
【００６２】以上のごとく、図１４に示されるように、
本発明の第１および第２の実施形態で示される製造補法
で作成された折り曲げ可能な配線基板は、比較例１のも
のと比べて、凹凸差が１００μｍから３０〜５０μｍに
平坦性が大幅に改善されている。
【００６３】また、図１５に示されるように、本発明の
第３〜第５の実施形態の製造方法で作成された半導体装
置は比較例２の半導体装置と比べて吸湿リフロー（８５
℃／８５％ｈ吸湿後、２４０℃ＩＲリフロー）による不
良が発生せず、また、Ｔサイクル（ー５５℃〜１５０
℃、１０００サイクル後）による不良の発生もない。
【００６４】
【発明の効果】本発明の製造方法により作成した折り曲
げ可能な配線テープを用いた半導体装置は、緩衝層と半
導体支持基板との間に空隙を生ずることなく組立可能な
ことから、実装時のリフローによる配線部の膨れおよび
破裂することなく実装することが可能となる。また、空
隙による膨張収縮運動による温度サイクル試験でも不良
が見られず信頼性が大幅に向上している。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す折り曲げ可能な
配線テープの断面模式図である。
【図２】本発明の第１の実施形態および第２の実施形態
における緩衝層形成のためのメタルマスク図面である。
【図３】本発明の第２の実施形態を示す折り曲げ可能な
配線テープの断面模式図である。
【図４】本発明の第２の実施形態の溝埋めエラストマ形
成のためのスクリーンマスク図面である。
【図５】本発明の第３の実施形態を示す半導体装置の模
式断面図である。
【図６】本発明の第３の実施形態の緩衝層形成のための
メタルマスク図面である。
【図７】本発明の第４の実施形態を示す半導体装置の模
式断面図である。
【図８】本発明の第５の実施形態を示す半導体装置の模
式断面図である。
【図９】本発明の第５の実施形態の内部充填エラストマ
を満たした缶型半導体装置支持基板の模式断面図であ
る。
【図１０】印刷法によるエラストマ形成時の模式図であ
る。
【図１１】凹凸部のメタルマスク際からの距離を示す模
式図である。
【図１２】エラストマ材料の粘度とパターニング角度と
の関係を示すグラフである。
【図１３】比較例１の緩衝層形成のためのメタルマスク
図面である。
【図１４】本発明の第１および第２の実施形態と、従来
の製造方法で作成した比較例１との比較を示す表であ
る。
【図１５】本発明の第３〜第５の実施形態と、従来の製
造方法で作成した比較例２との比較を示す表である。
【符号の説明】
１ エラストマ材 ２ メタルマスク ３ 凸部 ４ スキージ ５ 小分割緩衝層 ６ ポリイミドテープ ７ 接着剤 ８ 銅コアリード ９ 金メッキ １０ １５０μｍ厚ステンレス板 １１ 貫通孔 １２ 溝埋めエラストマ １３ ＃特８０メッシュ １４ １０μｍ厚乳剤 １５ 半導体支持基板 １６ 半導体チップ １７ 半田ボール １８ 封止材 １９ リード ２０ 缶型半導体支持基板 ２１ 内部充填エラストマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江口 州志 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 石井 利昭 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 小角 博義 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 服部 理恵 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 坪崎 邦宏 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 宮崎 忠一 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 御田 護 茨城県日立市助川町３丁目１番１号 日 立電線株式会社電線工場内 (72)発明者 岡部 則夫 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (56)参考文献 特開 平９−116041（ＪＰ，Ａ) 特開 平６−99568（ＪＰ，Ａ) 実開 平７−12237（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H01L 23/36 H01L 23/40

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと実装基板、または半導体
    チップおよび半導体チップを放熱および支持するのため
    の基板と実装基板との熱応力を緩和するための緩衝層を
    有する折り曲げ可能な配線基板において、 前記緩衝層が、１方向の距離が２ｍｍ以下に小分割化し
    て形成されていることを特徴とする折り曲げ可能な配線
    基板。
  2. 【請求項２】 請求項１において、 前記緩衝層は、小分割化された個々の緩衝層間に存在す
    る溝の部分が、緩衝層に用いられている材料より低粘度
    の材料により充填して形成されていることを特徴とする
    折り曲げ可能な配線基板。
  3. 【請求項３】 半導体チップと、半導体チップを放熱お
    よび支持するのための基板と、半導体チップ上の端子と
    接続される配線層と、配線層と実装基板とを接続するた
    めのボール状端子と、半導体チップおよび半導体チップ
    を放熱および支持するのための基板と実装基板との熱応
    力を緩和するための緩衝層とからなる半導体装置におい
    て、 前記緩衝層が、１方向の距離が２ｍｍ以下に小分割化し
    て形成されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項３において、 前記緩衝層は、小分割化された個々の緩衝層間に存在す
    る溝の部分が、緩衝層に用いられている材料より低粘度
    の材料により充填して形成されていることを特徴とする
    半導体装置。
  5. 【請求項５】 請求項３ないしは請求項４のいずれか１
    つに記載の請求項において、 前記緩衝層上に接着層を５０−３００μｍ形成し、緩衝
    層と、半導体チップおよび半導体チップを放熱および支
    持するのための基板と圧着させたことを特徴とする半導
    体装置。
  6. 【請求項６】 半導体チップを放熱および支持するのた
    めの基板と、 半導体チップ、半導体チップ上の端子と接続される配線
    層、および配線層と実装基板とを接続するためのボール
    状端子とを有するチップ付き配線テープと、 半導体チップおよび半導体チップを放熱および支持する
    のための基板と実装基板との熱応力を緩和するための緩
    衝層とからなる半導体装置において、 前記緩衝層が、前記チップ付き配線テープを、前記半導
    体チップを放熱および支持するのための基板上の未硬化
    の緩衝層に、接触後硬化して形成されたことを特徴とす
    る半導体装置。
  7. 【請求項７】 半導体チップと、半導体チップを放熱お
    よび支持するのための基板と、半導体チップ上の端子と
    接続される配線層と、配線層と実装基板とを接続するた
    めのボール状端子と、半導体チップおよび半導体チップ
    を放熱および支持するのための基板と実装基板との熱応
    力を緩和するための緩衝層とからなる半導体装置の製造
    方法において、 前記緩衝層を、１方向の距離が２ｍｍ以下に小分割化し
    て形成することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７において、 前記緩衝層は、小分割化された個々の緩衝層間に存在す
    る溝の部分を、緩衝層に用いられている材料より低粘度
    の材料により充填して形成することを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 請求項７ないしは請求項８のいずれか１
    つに記載の請求項において、 前記緩衝層上に接着層を５０−３００μｍ形成し、半導
    体チップおよび半導体チップを放熱および支持するのた
    めの基板を圧着することを特徴とする半導体装置の製造
    方法。
  10. 【請求項１０】 半導体チップを放熱および支持するの
    ための基板と、 半導体チップ、半導体チップ上の端子と接続される配線
    層、および配線層と実装基板とを接続するためのボール
    状端子とを有するチップ付き配線テープと、 半導体チップおよび半導体チップを放熱および支持する
    のための基板と実装基板との熱応力を緩和するための緩
    衝層とからなる半導体装置の製造方法において、 前記緩衝層が、前記チップ付き配線テープを、前記半導
    体チップを放熱および支持するのための基板上の未硬化
    の緩衝層に接触後、硬化して形成することを特徴とする
    半導体装置。
JP18778696A 1996-07-17 1996-07-17 折り曲げ可能な配線基板、半導体装置およびその製造方法 Expired - Fee Related JP3183828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18778696A JP3183828B2 (ja) 1996-07-17 1996-07-17 折り曲げ可能な配線基板、半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18778696A JP3183828B2 (ja) 1996-07-17 1996-07-17 折り曲げ可能な配線基板、半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1032285A JPH1032285A (ja) 1998-02-03
JP3183828B2 true JP3183828B2 (ja) 2001-07-09

Family

ID=16212208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18778696A Expired - Fee Related JP3183828B2 (ja) 1996-07-17 1996-07-17 折り曲げ可能な配線基板、半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3183828B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192660A (zh) * 2018-09-12 2019-01-11 三星半导体(中国)研究开发有限公司 柔性封装件
CN109735878A (zh) * 2019-02-23 2019-05-10 圣达电气有限公司 一种锂电电解铜箔制造设备

Also Published As

Publication number Publication date
JPH1032285A (ja) 1998-02-03

Similar Documents

Publication Publication Date Title
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TWI452661B (zh) 線路直接連接晶片之封裝結構
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6140707A (en) Laminated integrated circuit package
US6313402B1 (en) Stress relief bend useful in an integrated circuit redistribution patch
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US6720644B2 (en) Semiconductor device using interposer substrate and manufacturing method therefor
GB2286084A (en) Electronic package with thermally conductive support
US6423571B2 (en) Method of making a semiconductor device having a stress relieving mechanism
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP3129960B2 (ja) Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
US20050118845A1 (en) Anisotropically electroconductive adhesive film, method for the production thereof, and semiconductor devices
US6468830B1 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
JP2005191541A (ja) 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP3183828B2 (ja) 折り曲げ可能な配線基板、半導体装置およびその製造方法
JP3110389B2 (ja) 印刷配線板とその製造方法
JP3833084B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JPH10163608A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080427

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees