JP3178569B2

JP3178569B2 - マトリックス形選択回路

Info

Publication number: JP3178569B2
Application number: JP06171894A
Authority: JP
Inventors: 茂洋小林
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-03-30
Filing date: 1994-03-30
Publication date: 2001-06-18
Anticipated expiration: 2016-06-18
Also published as: JPH07270470A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、通電によって作動状
態となる作動手段と回り込み防止用ダイオードとを複数
組み込んだマトリックス形選択回路であって、特に回り
込み防止用ダイオードの短絡異常を検出可能にするマト
リックス形選択回路に関するものである。

【０００２】

【従来の技術】従来のマトリックス形選択回路の回路構
成図としては、例えば図２に示す構成を有するものが知
られている。同図において、回路部分Ａには互いに交差
する第１電源ラインＬＶ１，ＬＶ２及び第２電源ライン
ＬＨ１，ＬＨ２の交点近傍に、通電によって作動状態と
なる作動手段としての各リレー素子ＲＹ１１ａ，ＲＹ２
１ａ，ＲＹ１２ａ及びＲＹ２２ａと、カソード側を第２
電源ラインＬＨ１，ＬＨ２側とする各回り込み防止用ダ
イオードＤ１１ａ，Ｄ２１ａ，Ｄ１２ａ及びＤ２２ａと
の直列回路が各第１電源ラインＬＶ１及びＬＶ２と各第
２電源ラインＬＨ１及びＬＨ２間に介挿されている。ま
た、前記第１電源ラインＬＶ１及びＬＶ２は選択用スイ
ッチ手段としての第１電源ライン選択スイッチＳ１０及
びＳ２０を介して個別に直流電源Ｅの正極側ラインＰへ
接続され、前記第２電源ラインＬＨ１及びＬＨ２は選択
用スイッチ手段としての第２電源ライン選択スイッチＳ
０１及びＳ０２を介して個別に負極側ラインＮへ接続さ
れて回路部分Ａが構成されている。

【０００３】また、前記正極側ラインＰと負極側ライン
Ｎ間には、前記回路部分Ａと同様な回路構成を有する回
路部分Ｂが前記回路部分Ａと並列に接続されている。回
路部分Ｂの回路素子であるリレー素子ＲＹ１１ｂ，ＲＹ
２１ｂ，ＲＹ１２ｂ及びＲＹ２２ｂと回り込み防止用ダ
イオードＤ１１ｂ，Ｄ２１ｂ，Ｄ１２ｂ及びＤ２２ｂ
は、前記回路部分Ａのリレー素子ＲＹ１１ａ，ＲＹ２１
ａ，ＲＹ１２ａ及びＲＹ２２ａと回り込み防止用ダイオ
ードＤ１１ａ，Ｄ２１ａ，Ｄ１２ａ及びＤ２２ａに対応
しており、第１電源ライン選択スイッチＳ１０，Ｓ２０
と第２電源ライン選択スイッチＳ０１，Ｓ０２とは回路
部分Ａと回路部分Ｂとで連動している。

【０００４】つまり、従来のマトリックス形選択回路
は、同じ回路構成を有する回路部分Ａと回路部分Ｂとの
２重の構成となっており、第１電源ライン選択スイッチ
Ｓ１０，Ｓ２０と第２電源ライン選択スイッチＳ０１，
Ｓ０２で、回路部分Ａと回路部分Ｂとの各１対のリレー
素子ＲＹ１１ａとＲＹ１１ｂ，ＲＹ２１ａとＲＹ２１
ｂ，ＲＹ１２ａとＲＹ１２ｂ，ＲＹ２２ａとＲＹ２２ｂ
の何れかを選択して通電し動作させるよう構成されてい
る。

【０００５】また、前記従来のマトリックス形選択回路
には、リレー素子ＲＹ１１ａ，ＲＹ２１ａ，ＲＹ１２
ａ，ＲＹ２２ａ，ＲＹ１１ｂ，ＲＹ２１ｂ，ＲＹ１２ｂ
及びＲＹ２２ｂの作動状態を検出する接点ｒ１１ａ，ｒ
１２ａ，ｒ２１ａ，ｒ２２ａ，ｒ１１ｂ，ｒ２１ｂ，ｒ
１２ｂ，ｒ２２ｂを含んで構成される動作異常検出回路
１が接続されている。この動作異常検出回路１は、直流
電源Ｅ₁の正極側ラインＰ₁と負極側ラインＮ₁間に、
各接点ｒ１１ａ，ｒ２１ａ，ｒ１２ａ及びｒ２２ａと、
接点ｒ１１ｂ，ｒ２１ｂ，ｒ１２ｂ及びｒ２２ｂと、チ
ェック装置ＣＨ１，ＣＨ２，ＣＨ３及びＣＨ４とを直列
に接続した直列回路が並列に接続されている。前記各チ
ェック装置ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４は各接点ｒ
１１ａ，ｒ１２ａ，ｒ２１ａ及びｒ２２ａと接点ｒ１１
ｂ，ｒ１２ｂ，ｒ２１ｂ及びｒ２２ｂとの１対同士が共
にオンしたときのみ動作するよう構成されている。

【０００６】上記構成の従来例では、マトリックス形選
択回路が回路部分Ａと回路部分Ｂとの２重の構成となっ
ており、両回路部分Ａ、Ｂの同じ部分の回路素子が同時
に故障する確率は非常に小さいとの判断のもとに両回路
部分Ａ，Ｂが同様な回路動作をすれば、両回路部分Ａ，
Ｂの各回路素子は正常に動作しており、両回路部分Ａ，
Ｂが異なる動作をすれば、回路に異常があるとみなして
いる。

【０００７】また、リレー素子ＲＹ１１ａ，ＲＹ２１
ａ，ＲＹ１２ａ，ＲＹ２２ａ，ＲＹ１１ｂ，ＲＹ２１
ｂ，ＲＹ１２ｂ，ＲＹ２２ｂの動作状態は、チェック装
置ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４によって検出してい
る。例えば，１対のリレー素子ＲＹ１１ａとＲＹ１１ｂ
を選択したとき、チェック装置ＣＨ１が動作すれば、接
点ｒ１１ａと接点ｒ１１ｂが共にオン状態であることが
検出され、１対のリレー素子ＲＹ１１ａとＲＹ１１ｂが
共に選択され、正常に動作していることが検出される。

【０００８】一方、リレー素子ＲＹ１１ａとＲＹ１１ｂ
を選択してチェック装置ＣＨ１が動作しない場合には、
リレー素子ＲＹ１１ａとＲＹ１１ｂの一方，または両方
に動作異常があることが検出される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のマトリックス形選択回路においては、回路構成を回
路部分Ａと回路部分Ｂとの２重の構成にしているので、
回路素子の部品点数を多数必要とし、所要スペースも大
きくなり、高コストとなるという未解決の課題がある。

【００１０】また、回路部分Ａと回路部分Ｂが異なる回
路動作をしたとき、回路の異常が検出されるが、このと
き回り込み防止用ダイオードの短絡異常によるものなの
か、他の原因によるものなのか判断できずメンテナンス
作業が困難となるという未解決の課題がある。さらに、
動作異常検出回路１のチェック装置ＣＨ１，ＣＨ２，Ｃ
Ｈ３，ＣＨ４により回路部分Ａと回路部分Ｂの１対のリ
レー素子のうちの一方，または両方の動作異常が検出さ
れるが、どのリレー素子が異常であるか特定できないと
いう未解決の課題もある。

【００１１】そこで、この発明は、上記未解決の課題に
着目してなされたものであり、回路構成を簡易にするこ
とによって回路素子の部品点数を少なく、所要スペース
も小さくして、低コスト化を達成し、回り込み防止用ダ
イオードの短絡異常と、動作異常のあるリレー素子等の
作動手段を検出できるマトリックス形選択回路を提供す
ることを目的としている。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係わるマトリックス形選択回路は、直流
電源の正極側ライン及び負極側ラインに個別に接続さ
れ、互いに交差するよう配設された複数の第１電源ライ
ン及び第２電源ラインと、両電源ラインの交点近傍で当
該第１電源ライン及び第２電源ライン間に介挿された通
電によって作動状態となる作動手段及びカソード側を第
２電源ライン側とする回り込み防止用ダイオードの直列
回路と、前記正極側ライン及び負極側ラインと各第１電
源ライン及び第２電源ラインとの接続部に配設された選
択用スイッチ手段とを備えたマトリックス形選択回路に
おいて、前記各第２電源ラインの電圧と高電位の基準電
圧とを個別に比較する複数の第１の比較手段と、前記第
２電源ラインの電圧と低電位の基準電圧とを個別に比較
する複数の第２の比較手段と、前記各第１の比較手段と
各第２の比較手段からの比較出力と前記選択スイッチの
選択状態とに基づいて前記回り込み防止用ダイオードの
短絡異常を検出する異常箇所検出手段とを備えたことを
特徴とする。

【００１３】また、請求項２に係わるマトリックス形選
択回路は、前記直流電源に接続された前記各作動手段の
作動状態に個別に応動するスイッチング素子と付加抵抗
との直列回路を並列に接続した動作検出回路と基抵抗と
の直列回路と、該直列回路の動作検出回路及び基抵抗の
接続部点における動作電圧を低電位の基準電圧と比較す
る第３の比較手段と、前記動作電圧を中電位の基準電圧
と比較する第４の比較手段と、前記動作電圧を高電位の
基準電圧と比較する第５の比較手段と、前記第３の比較
手段、第４の比較手段及び第５の比較手段からの比較出
力と前記選択スイッチの選択状態とに基づいて前記作動
手段の選択動作異常状態を検出する動作異常検出手段を
備えたことも特徴としている。

【００１４】さらに、請求項３に係わるマトリックス形
選択回路は、前記各第２電源ラインの電圧と高電位の基
準電圧とを個別に比較する複数の第１の比較手段と、前
記第２電源ラインの電圧と低電位の基準電圧とを個別に
比較する複数の第２の比較手段と、前記各第１の比較手
段と各第２の比較手段からの比較出力と前記選択スイッ
チの選択状態とに基づいて前記回り込み防止用ダイオー
ドの短絡異常を検出する異常箇所検出手段とを備え、さ
らに前記直流電源に接続された前記各作動手段の作動状
態に個別に応動するスイッチング素子と付加抵抗との直
列回路を並列に接続した動作検出回路と基抵抗との直列
回路と、該直列回路の動作検出回路及び基抵抗の接続部
点における動作電圧を低電位の基準電圧と比較する第３
の比較手段と、前記動作電圧を中電位の基準電圧と比較
する第４の比較手段と、前記動作電圧を高電位の基準電
圧と比較する第５の比較手段と、前記第３の比較手段、
第４の比較手段及び第５の比較手段からの比較出力と前
記選択スイッチの選択状態とに基づいて前記作動手段の
選択動作異常状態を検出する動作異常検出手段とを備え
たことを特徴としている。

【００１５】

【作用】請求項１に係わるマトリックス形選択回路にお
いては、選択スイッチの操作により選択した所望の作動
手段が介挿されている第１電源ラインと第２電源ライン
とは異なる第１電源ラインと第２電源ライン間に介挿さ
れる回り込み防止用ダイオードに短絡異常がなければ、
所望の作動手段のみが動作するが、前記回り込み防止用
ダイオードに短絡異常があると、この回り込み防止用ダ
イオードに接続される作動手段も動作するため、前記回
り込み防止用ダイオードに短絡異常がないときに比較し
て第２電源ラインの電圧は変化する。この前記第２電源
ラインの電圧変化を高電位及び低電位の基準電圧と比較
する夫々複数の第１及び第２比較手段で個別に検出し、
これら比較出力とスイッチ状態から異常箇所検出手段で
異常となった回り込み防止用ダイオードを特定する。

【００１６】また、請求項２に係わるマトリックス形選
択回路においては、選択した作動手段が正常であればそ
の作動状態に応動してスイッチング素子がオンとなるた
め、動作検出回路においてこのスイッチング素子を含む
直列回路だけが導通する。一方、選択した作動手段が異
常であれば、そのスイッチング素子はオンしないため、
動作検出回路に電流が流れることはなくなり、作動手段
が正常である場合とは動作検出回路及び基抵抗との接続
部点での動作電圧は異なる。この動作電圧の変化を低電
位、中電位及び高電位の基準電圧と比較する第３、第４
及び第５の比較手段で検出し、動作異常検出手段にてこ
れら比較出力とスイッチ状態から作動手段の異常の有無
を検出する。

【００１７】さらに請求項３に係わるマトリックス形選
択回路におけるように、第１〜第５の比較手段と異常箇
所検出手段及び動作異常検出手段を設けたものにあって
は、上記のように異常箇所検出手段にて異常となった回
り込み防止用ダイオードが特定され、動作異常検出手段
にて作動手段の異常の有無が検出される。

【００１８】

【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１は、本発明の一実施例を示す回路構成図で
ある。同図において、互いに交差するよう配設された第
１電源ラインＬＶ１，ＬＶ２と第２電源ラインＬＨ１，
ＬＨ２との交点近傍には、通電によって作動状態となる
作動手段としてのリレー素子ＲＹ１１，ＲＹ２１，ＲＹ
１２及びＲＹ２２と該リレー素子ＲＹ１１，ＲＹ２１，
ＲＹ１２及びＲＹ２２への回り込み電流を防止する回り
込み防止用ダイオードＤ１１，Ｄ２１，Ｄ１２及びＤ２
２との直列回路が、前記回り込み防止用ダイオードのカ
ソード側を第２電源ライン側に向けて前記両電源ライン
を連結するよう介挿されている。

【００１９】前記第１電源ラインＬＶ１及びＬＶ２の一
端側は、直流電源Ｅの正極側ラインＰに個別に接続さ
れ、この接続部には選択用スイッチ手段としての第１電
源ライン選択スイッチＳ１０及びＳ２０が介挿されてい
る。前記第２電源ラインＬＨ１，ＬＨ２２の一端側は、
直流電源Ｅの負極側ラインＮに個別に接続され、この接
続部には選択用スイッチ手段としての第２電源ライン選
択スイッチＳ０１及びＳ０２が介挿されている。

【００２０】つまり、第１電源ライン選択スイッチＳ１
０，Ｓ２０と第２電源ライン選択スイッチＳ０１，Ｓ０
２との選択操作により、所望のリレー素子ＲＹ１１，Ｒ
Ｙ２１，ＲＹ１２，ＲＹ２２を選択して動作させるマト
リックス形選択回路が構成されている。前記第２電源ラ
インＬＨ１，ＬＨ２の他端側は、ダイオード異常箇所検
出回路１に接続されている。ダイオード異常箇所検出回
路１は、第２電源ラインＬＨ１及びＬＨ２と正極側ライ
ンＰとの間に介挿された抵抗Ｒ１及びＲ２と、正極側ラ
インＰと負極側ラインＮとの間に接続されて高電位の基
準電圧Ｅ₀₁を作る分圧抵抗Ｒ３，Ｒ５と、正極側ライン
Ｐと負極側ラインＮとの間に接続されて低電位の基準電
圧Ｅ₀₂を作る分圧抵抗Ｒ４，Ｒ６と、第２電源ラインＬ
Ｈ１，ＬＨ２の電圧を分圧抵抗Ｒ３，Ｒ５で形成される
高電位の基準電圧Ｅ₀₁と比較する第１の比較手段として
のコンパレータＣＰ０，ＣＰ２と、第２電源ラインＬＨ
１，ＬＨ２の電圧を分圧抵抗Ｒ４，Ｒ６で形成される低
電位の基準電圧Ｅ₀₂と比較する第２の比較手段としての
コンパレータＣＰ１，ＣＰ３と、前記第１電源ライン選
択スイッチＳ１０、Ｓ２０と第２電源ライン選択スイッ
チＳ０１、Ｓ０２の選択状態と前記コンパレータＣＰ
０、ＣＰ１、ＣＰ２及びＣＰ３からの比較出力Ｓ０，Ｓ
１，Ｓ２及びＳ３とに基づいて短絡異常の回り込み防止
用ダイオードの接続箇所を検出する異常箇所検出手段と
しての異常箇所検出回路２とを有して構成されている。

【００２１】ここで、高電位の基準電圧Ｅ₀₁は所定の回
り込み防止用ダイオードに短絡異常があって、この回り
込み防止用ダイオードのカソード側が接続サレテイル第
２電源ラインにも電流が流れるときの第２電源ラインの
電圧よりも大きく、直流電源Ｅの電圧よりも小さい値に
設定されている。具体的には、本実施例では、直流電源
電圧を５Ｖ、各リレー素子ＲＹ１１，ＲＹ２１，ＲＹ１
２，ＲＹ２２のコイル抵抗値はすべて等しいものとして
おり、基準電圧Ｅ₀₁が3.3 Ｖ＜Ｅ₀₁＜５Ｖの高電位とな
るよう抵抗Ｒ３，Ｒ５の各抵抗値が設定され、基準電圧
Ｅ₀₂ が０Ｖ＜Ｅ₀₂＜１Ｖの低電位となるよう抵抗Ｒ４，
Ｒ６の抵抗値が設定されている。また、抵抗Ｒ１，Ｒ２
の値は、第２電源ライン選択スイッチＳ０１またはＳ０
２をオンにしたとき、回り込み防止用ダイオードＤ１
１，Ｄ２１，Ｄ１２，Ｄ２２の少なくとも１個に短絡異
常があってもリレー素子ＲＹ１１，ＲＹ２１，ＲＹ１
２，ＲＹ２２が動作しないよう各抵抗値を１０ｋΩ（キ
ロオーム）という大きな抵抗値に設定されている。

【００２２】一方、コンパレータＣＰ０及びＣＰ２は、
第２電源ラインＬＨ１と抵抗Ｒ１との接続部Ｐ１におけ
る電圧ＶＰ１及び第２電源ラインＬＨ２と抵抗Ｒ２との
接続部Ｐ２における電圧ＶＰ２を、基準電圧Ｅ₀₁と比較
してＶＰ１≧Ｅ₀₁及びＶＰ２≧Ｅ₀₁となるとき論理値
“１”を、ＶＰ１＜Ｅ₀₁及びＶＰ２＜Ｅ₀₁となるとき論
理値“０”の比較出力Ｓ０及びＳ２を出力し、コンパレ
ータＣＰ１及びＣＰ３は、電圧ＶＰ１及び電圧ＶＰ２
を、基準電圧Ｅ₀₂と比較してＶＰ１≦Ｅ₀₂及びＶＰ２≦
Ｅ₀₂となるとき論理値“１”を、また、ＶＰ１＞Ｅ₀₂及
びＶＰ２＞Ｅ₀₂となるとき論理値“０”の比較出力Ｓ１
及びＳ３を出力するよう構成されている。

【００２３】また、前記異常箇所検出回路２には第１と
第２電源ライン選択スイッチＳ１０，Ｓ２０，Ｓ０１，
Ｓ０２に連動するスイッチ接点ｒ１１，ｒ２１，ｒ１２
及びｒ２２が接続されている。異常箇所検出回路２は、
前記比較出力Ｓ０，Ｓ１，Ｓ２，Ｓ３と、スイッチ接点
Ｓ１０ａ，Ｓ２０ａ，Ｓ０１ａ，Ｓ０２ａからの出力を
利用して短絡異常の回り込み防止用ダイオードを特定す
る構成になっている。

【００２４】例えば、第１電源ライン選択スイッチＳ１
０と第２電源ライン選択スイッチＳ０１とをオンにして
リレー素子ＲＹ１１を動作させたとき、リレー素子ＲＹ
１１が接続されない第１電源ラインＬＶ２と第２電源ラ
インＬＨ２間に介挿されている回り込み防止用ダイオー
ドＤ２２に短絡異常がなければ、電流は第１電源ライン
選択スイッチＳ１０を経てリレー素子ＲＹ１１と回り込
み防止用ダイオードＤ１１を通り、第２電源ライン選択
スイッチＳ０１を経て流れる。したがって、第２電源ラ
インＬＨ１と抵抗Ｒ１との接続部Ｐ１での電圧ＶＰ１は
０Ｖになり、第２電源ラインＬＨ２と抵抗Ｒ２との接続
部Ｐ２での電圧ＶＰ２は電圧は５Ｖとなる。次いで、ダ
イオード異常箇所検出回路１において、前記電圧ＶＰ１
と電圧ＶＰ２がコンパレータＣＰ０，ＣＰ２にて高電位
の基準電圧Ｅ₀₁と、コンパレータＣＰ１，ＣＰ３にて低
電位の基準電圧Ｅ₀₂と比較され、コンパレータＣＰ０，
ＣＰ１，ＣＰ２及びＣＰ３からの比較出力Ｓ０，Ｓ１，
Ｓ２及びＳ３は夫々論理値“０”，“１”，“１”及び
“０”となる。

【００２５】また，前記回り込み防止用ダイオードＤ２
２に短絡異常があれば、電流は上記経路を通って流れる
他に、図中の点線で示すように電流はリレー素子ＲＹ１
２、回り込み防止用ダイオードＤ１２、回り込み防止用
ダイオードＤ２２、リレー素子ＲＹ２２、リレー素子Ｒ
Ｙ２１、回り込み防止用ダイオードＤ２１の順にも流れ
る。したがって、電圧ＶＰ１は０Ｖのままであるが、電
圧ＶＰ２は５Ｖ×２／３≒3.3 Ｖに変化する。そして、
各比較出力Ｓ０，Ｓ１，Ｓ２及びＳ３は夫々論理値
“０”，“１”，“０”及び“０”となる。

【００２６】以下同様にして、第１電源ライン選択スイ
ッチＳ１０、Ｓ２０と第２電源ライン選択スイッチＳ０
１、Ｓ０２とを選択操作して所望のリレー素子を動作さ
せたとき、該リレー素子が接続されない第１電源ライン
ＬＶ１またはＬＶ２、第２電源ラインＬＨ１またはＬＨ
２に接続される回り込み防止用ダイオードの短絡異常の
有無により、各第２電源ラインＬＨ１及びＬＨ２の抵抗
Ｒ１及びＲ２との接続部Ｐ１及びＰ２での電圧ＶＰ１，
ＶＰ２が変化し、当然比較出力Ｓ０，Ｓ１，Ｓ２，Ｓ３
も変化する。前記回り込み防止用ダイオードに短絡異常
がなく正常である場合には、表１に示すような比較出力
が得られ、該回り込み防止用ダイオードに短絡異常があ
れば、表２に示すような比較出力が得られる。

【００２７】

【表１】

【００２８】

【表２】

【００２９】そこで、例えば、第１及び第２電源ライン
選択スイッチＳ２０及びＳ０１を選択してリレー素子Ｒ
Ｙ２１を動作させたとき比較出力Ｓ１とＳ２の論理値が
共に“１”であり、比較出力Ｓ０とＳ３の論理値が共に
“０”であれば、表１の番号２に相応するものとして回
り込み防止用ダイオードＤ１２は短絡異常がなく正常で
あると検出し、一方、同様にリレー素子ＲＹ２１を動作
させたとき比較出力Ｓ１のみの論理値が“１”であり、
比較出力Ｓ０，Ｓ２，Ｓ３の論理値が全て“０”であれ
ば、表２の番号２に相応するものとして回り込み防止用
ダイオードＤ１２の短絡異常を検出するよう異常箇所検
出回路２は構成されている。

【００３０】一方，本実施例のマトリックス形選択回路
には、リレー素子ＲＹ１１，ＲＹ２１，ＲＹ１２及びＲ
Ｙ２２の作動状態に応動するスイッチング素子としての
接点ｒ１１，ｒ２１，ｒ１２及びｒ２２を含んで構成さ
れるリレー動作異常検出回路３が接続されている。この
リレー動作異常検出回路３は、直流電源。Ｅ₁の正極側
ラインＰ₁と負極側ラインＮ₁との間に接続される動作
検出回路ＰＡと基抵抗Ｒ８との直列回路と、正極側ライ
ンＰ₁と負極側ラインＮ₁との間に接続されて低電位の
基準電圧Ｅ₀₃を作る分圧抵抗Ｒ１１，Ｒ１４と、正極側
ラインＰ₁と負極側ラインＮ₁との間に接続されて中電
位の基準電圧Ｅ₀₄を作る分圧抵抗Ｒ１２，Ｒ１５と、正
極側ラインＰ₁と負極側ラインＮ₁との間に接続されて
高電位の基準電圧Ｅ₀₅を作る分圧抵抗Ｒ１３，Ｒ１６
と、動作検出回路ＰＡと基抵抗Ｒ８との接続部点Ｐ５の
動作電圧ＶＰ５を分圧抵抗Ｒ１１，Ｒ１４で形成される
低電位の基準電圧Ｅ₀₃と比較する第３の比較手段として
のコンパレータＣＰ４と、前記動作電圧ＶＰ５を分圧抵
抗Ｒ１２，Ｒ１５で形成される中電位の基準電圧Ｅ₀₄と
比較する第４の比較手段としてのコンパレータＣＰ５
と、前記動作電圧ＶＰ５を分圧抵抗Ｒ１３，Ｒ１６で形
成される高電位の基準電圧Ｅ₀₅と比較する第５の比較手
段としてのコンパレータＣＰ６と、前記第１電源ライン
選択スイッチＳ１０、Ｓ２０と第２電源ライン選択スイ
ッチＳ０１、Ｓ０２の選択状態と前記コンパレータＣＰ
４、ＣＰ５及びＣＰ６からの比較出力Ｓ４，Ｓ５及びＳ
６とに基づいて動作異常のリレー素子を検出する動作異
常検出手段としての異常検出回路４とを有して構成され
ている。

【００３１】ここで、動作検出回路ＰＡは一端が正極側
ラインＰ₁に並列に接続された各接点ｒ１１，ｒ２１，
ｒ１２及びｒ２２の他端に付加抵抗Ｒ１７，Ｒ１８，Ｒ
１９及びＲ２０を直列に接続し、付加抵抗Ｒ１７〜Ｒ２
０の他端を互いに接続した構成を有する。また、コンパ
レータＣＰ４，ＣＰ５及びＣＰ６は、動作電圧ＶＰ５を
基準電圧Ｅ₀₃，Ｅ₀₄及びＥ₀₅と比較してＶＰ５≦Ｅ₀₃，
ＶＰ５≧Ｅ₀₄及びＶＰ５≧Ｅ₀₅となるとき論理値“１”
の比較出力Ｓ４，Ｓ５及びＳ６を、また、ＶＰ５＞
Ｅ₀₃，ＶＰ５＜Ｅ₀₄及びＶＰ５＜Ｅ₀₅となるとき論理値
“０”の比較出力Ｓ４，Ｓ５及びＳ６を出力するよう構
成されている。

【００３２】具体的な基準電圧Ｅ_03,Ｅ_04,Ｅ₀₅の値に
ついては、本実施例では、直流電源Ｅ₁の電圧を５Ｖ、
基抵抗Ｒ８の抵抗値を１ｋΩ、抵抗Ｒ１７〜Ｒ２０の抵
抗値を４ｋΩと設定しており、基準電圧Ｅ₀₃，Ｅ₀₄，Ｅ
₀₅の値がそれぞれ０Ｖ＜Ｅ₀₃＜0.5 Ｖ，0.5 Ｖ＜Ｅ₀₄＜
１Ｖ, １Ｖ＜Ｅ₀₅＜1.6 Ｖとなるように, 抵抗体Ｒ１１
〜Ｒ１６の各抵抗値が設定されている。つまり、リレー
素子ＲＹ１１，ＲＹ２１，ＲＹ１２，ＲＹ２２のうち１
個も選択されず動作していないとき、接続部点Ｐ５の動
作電圧ＶＰ５は０Ｖであり、選択したリレー素子が１個
だけ正常に動作しているときは、動作電圧ＶＰ５は５Ｖ
×１／５＝１Ｖであり、リレー素子が２個動作するとき
は、動作電圧ＶＰ５は５Ｖ×１／３＝1.66Ｖであり、所
定の回り込み防止用ダイオードの短絡異常によってリレ
ー素子が２個以上動作すると、動作電圧ＶＰ５は1.66Ｖ
以上となることを基準にして各基準電圧Ｅ_03,Ｅ_04,Ｅ
₀₅が設定されている。

【００３３】また、異常検出回路４には第１と第２電源
ライン選択スイッチＳ１０，Ｓ２０，Ｓ０１，Ｓ０２の
作動状態を検出するスイッチ接点ｒ１１，ｒ２１，ｒ１
２及びｒ２２が個別に接続されている。異常検出回路４
は、コンパレータＣＰ４，ＣＰ５及びＣＰ６からの比較
出力Ｓ４，Ｓ５及びＳ６と、スイッチ接点Ｓ１０ａ，Ｓ
２０ａ，Ｓ０１ａ，Ｓ０２ａからの出力を利用してリレ
ー素子ＲＹ１１，ＲＹ２１，ＲＹ１２，ＲＹ２２の動作
状態、つまり第１と第２電源ライン選択スイッチＳ１
０，Ｓ２０，Ｓ０１，Ｓ０２の操作により選択した所望
のリレー素子が正常に動作しているか否かが検出される
よう構成されている。

【００３４】例えば、第１及び第２電源ライン選択スイ
ッチＳ１０及びＳ０１を選択してリレー素子ＲＹ１１を
動作させたときには、リレー素子ＲＹ１１が正常であれ
ば、リレー素子ＲＹ１１の作動状態に応動する接点ｒ１
１がオンとなり、また、回り込み防止用ダイオードＤ２
２に短絡異常がなければ、動作検出回路ＰＡにおいて、
この接点ｒ１１を含む直列回路のみが導通するため動作
検出回路ＰＡと基抵抗Ｒ８との接続部点Ｐ５での動作電
圧ＶＰ５は本実施例では，５Ｖ×１／５＝１Ｖとなる。
そして、コンパレータＣＰ４，ＣＰ５及びＣＰ６からの
各比較出力Ｓ４，Ｓ５及びＳ６の各論理値は夫々
“０”，“１”及び“０”となる。

【００３５】また、同様にリレー素子ＲＹ１１を動作さ
せたとき、このリレー素子ＲＹ１１に動作異常があると
きは接点ｒ１１がオフのままであるため、電圧ＶＰ５は
０Ｖのままであり、各比較出力Ｓ４，Ｓ５及びＳ６の各
論理値は夫々“１”，“０”及び“０”となる。さら
に、同様にリレー素子ＲＹ１１を動作させたとき、回り
込み防止用ダイオードＤ２２に短絡異常があるときに
は、リレー素子ＲＹ１１の作動状態を検出する接点ｒ１
１がオンとなり、電流はリレー素子ＲＹ１１に流れる
他、前記したようにリレー素子ＲＹ１２，ＲＹ２２，Ｒ
Ｙ２１にも流れ込む。したがって、動作検出回路ＰＡを
構成する全直列回路が導通するため、接続部点Ｐ５での
動作電圧ＶＰ５は，５Ｖ×１／２＝2.5 Ｖとなる。そし
て、コンパレータＣＰ４，ＣＰ５及びＣＰ６からの各比
較出力Ｓ４，Ｓ５及びＳ６の各論理値は夫々“０”，
“１”及び“１”となる。

【００３６】このようにコンパレータＣＰ４、ＣＰ５及
びＣＰ６から出力される各比較出力は、選択したリレー
素子の動作状態と、このリレー素子に対する所定の回り
込み防止用ダイオードの短絡異常の有無に応じたものと
なる。異常検出回路４では、第１及び第２電源ライン選
択スイッチＳ１０，Ｓ２０，Ｓ０１，Ｓ０２の選択態様
とコンパレータＣＰ４、ＣＰ５及びＣＰ６からの比較出
力に基づいて動作異常のあるリレー素子ＲＹ１１〜ＲＹ
２２を特定して検出し、回り込み防止用ダイオードＤ１
１〜Ｄ２２の短絡異常の有無を検出している。例えば、
第１と第２電源ライン選択スイッチＳ１０とＳ０１を選
択してリレー素子ＲＹ１１を動作させた場合に、コンパ
レータＣＰ４、ＣＰ５及びＣＰ６からの比較出力が夫々
論理値“１”，“０”及び“０”となってリレー素子が
動作していない状態の比較出力が出力されたとき、リレ
ー素子ＲＹ１１に動作異常があると検出されるよう構成
されている。

【００３７】次に、上記構成のマトリックス形選択回路
の回路動作を説明する。例えば、第１電源ライン選択ス
イッチＳ１０と第２電源ライン選択スイッチＳ０１とを
オンにしてリレー素子ＲＹ１１を動作させる。このと
き、リレー素子ＲＹ１１が正常に動作し、かつ、回り込
み防止用ダイオードＤ２２に短絡異常がなければ、電圧
ＶＰ１は０Ｖに、電圧ＶＰ１は５Ｖになり、ダイオード
異常箇所検出回路１にてコンパレータＣＰ０，ＣＰ１，
ＣＰ２及びＣＰ３から比較出力Ｓ０，Ｓ１，Ｓ２及びＳ
３として夫々論理値“０”，“１”，“１”及び“０”
が出力され、異常箇所検出回路２において、表１の番号
１に相応するものと判断されて回り込み防止用ダイオー
ドＤ２２が短絡異常していないことが検出される。ま
た、リレー動作異常検出回路３では動作電圧ＶＰ５が１
Ｖとなるため、コンパレータＣＰ４，ＣＰ５及びＣＰ６
からの比較出力Ｓ４，Ｓ５及びＳ６は夫々論理値
“０”，“１”及び“０”となり、異常検出回路４にて
リレー素子ＲＹ１１が正常に動作しており、回り込み防
止用ダイオードＤ２２が短絡異常していないことが検出
される。

【００３８】一方、リレー素子ＲＹ１１の動作が正常
で、かつ、回り込み防止用ダイオードＤ２２に短絡異常
がある場合には、電圧ＶＰ１は０Ｖとなり，ＶＰ２は3.
3 Ｖとなるためダイオード異常箇所検出回路１にてコン
パレータＣＰ０，ＣＰ１，ＣＰ２，ＣＰ３からの比較出
力Ｓ０，Ｓ１，Ｓ２及びＳ３は論理値“０”，“１”，
“０”及び“０”となり異常箇所検出回路２にて表２の
番号１に相応するものと判断して回り込み防止用ダイオ
ードＤ２２に短絡異常があることが検出される。さら
に、リレー動作異常検出回路３にて動作電圧ＶＰ５は2.
5 Ｖとなり、コンパレータＣＰ４，ＣＰ５及びＣＰ６か
らの比較出力Ｓ４，Ｓ５及びＳ６は夫々論理値“０”，
“１”及び“１”となるため、異常検出回路４にて回り
込み防止用ダイオードＤ２２の短絡異常が検出される。

【００３９】以上のように本実施例によれば、従来のよ
うに回路を２重の構成にしなくてもよいため、従来に比
べて部品点数が少なくなり、所要スペースを小さくで
き、低コスト化が達成できる。また、短絡異常のある回
り込み防止用ダイオードの接続箇所が特定できるため、
メンテナンス作業が容易となる。

【００４０】さらに、動作異常検出手段を設けているの
で、第１と第２電源ライン選択スイッチＳ１０，Ｓ２
０，Ｓ０１，Ｓ０２によって選択されたリレー素子が正
常に動作しているか否かを検出することができ、また、
動作に異常のあるリレー素子を特定できる。したがっ
て、メンテナンス作業が一層容易になる。なお、上記実
施例においては、夫々２本の第１電源ラインＬＶ１，Ｌ
Ｖ２、第２電源ラインＬＨ１，ＬＨ２を設けたが、各電
源ラインを３本以上ずつ設け、それらが交差する交点近
傍にリレー素子と回り込み防止用ダイオードとを両電源
ライン間に介挿するようにしてもよい。各電源ラインを
２本ずつ設けた場合には、上記のように短絡異常の回り
込み防止用ダイオードの接続箇所を特定できるが、各電
源ラインを３本以上ずつ設けた場合には、短絡異常の回
り込み防止用ダイオードがある第２電源ラインの箇所を
特定でき、短絡異常の回り込み防止用ダイオードがある
第１電源ラインは選択した第１電源ライン以外であると
特定できる。

【００４１】また、各電源ラインを３本以上ずつ設けた
場合にも、第２電源ラインの電圧を検出する手段を設け
れば、短絡異常の回り込み防止用ダイオードの両電源ラ
インの接続箇所を特定できる。さらに、上記実施例にお
いて、作動手段としてリレー素子ＲＹ１１，ＲＹ２１，
ＲＹ１２，ＲＹ２２を用いて説明したが、通電によって
作動するものならば、その他の素子や装置でもよい。

【００４２】さらに、直流電源Ｅ、Ｅ₁の電圧値や、抵
抗Ｒ１，Ｒ２、基抵抗Ｒ８、分圧抵抗Ｒ３〜Ｒ６、Ｒ１
１〜Ｒ１６、付加抵抗Ｒ１７〜Ｒ２０の抵抗値は、上記
実施例に挙げたものに限定するものでない。

【００４３】

【発明の効果】以上説明したように、本発明に係わるマ
トリックス形選択回路によれば、回り込み防止用ダイオ
ードのカソード側が向けられている第２電源ラインの電
圧を取り出し、この電圧の変化によって回り込み防止用
ダイオードの短絡異常を検出する異常箇所検出手段を備
えたので、従来のように回路構成を２重に構成する必要
がなくなり、部品点数が少なくなって、所要スペースも
小さくてすみ、低コストとなり、さらには短絡異常の回
り込み防止用ダイオードの接続箇所を特定することがで
きるため、メンテナンス作業が容易となる効果が得られ
る。

【００４４】さらに、動作異常検出手段を備えたものに
あっては、作動手段の動作状態も検出され、動作異常の
ある作動手段を特定できるのでメンテナンス作業がさら
に容易となる。さらに、異常箇所検出手段及び動作異常
検出手段を備えたものにあっては、上記のような回路の
部品点数が少なくなり、短絡異常の回り込み防止用ダイ
オードの接続箇所を特定できると共に、動作異常のある
作動手段を特定できるという効果が得られる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す回路構成図であ
る。

【図２】従来例のマトリックス形選択回路の説明図であ
る。

【符号の説明】

ＲＹ１１，ＲＹ２１，ＲＹ１２，ＲＹ２２リレー素子
（作動手段）Ｄ１１，Ｄ２１，Ｄ１２，Ｄ２２回り込み防止用ダイ
オードｒ１１，ｒ２１，ｒ１２，ｒ２２リレー素子の接点
（スイッチング素子）Ｒ８基抵抗Ｒ１７，Ｒ１８，Ｒ１９，Ｒ２０付加抵抗Ｐ，Ｐ₁ 正極側ラインＮ，Ｎ₁ 負極側ラインＰＡ動作検出回路Ｅ，Ｅ₁ 直流電源Ｅ₀₁，Ｅ₀₂，Ｅ₀₃，Ｅ₀₄，Ｅ₀₅ 基準電圧ＬＶ１，ＬＶ２第１電源ラインＬＨ１，ＬＨ２第２電源ラインＳ１０，Ｓ２０第１電源ライン選択スイッチ（選択用
スイッチ手段）Ｓ０１，Ｓ０２第２電源ライン選択スイッチ（選択用
スイッチ手段）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/02

Claims

(57)【特許請求の範囲】

【請求項１】直流電源の正極側ライン及び負極側ライ
ンに個別に接続され、互いに交差するよう配設された複
数の第１電源ライン及び第２電源ラインと、両電源ライ
ンの交点近傍で当該第１電源ライン及び第２電源ライン
間に介挿された通電によって作動状態となる作動手段及
びカソード側を第２電源ライン側とする回り込み防止用
ダイオードの直列回路と、前記正極側ライン及び負極側
ラインと各第１電源ライン及び第２電源ラインとの接続
部に配設された選択用スイッチ手段とを備えたマトリッ
クス形選択回路において、前記各第２電源ラインの電圧
と高電位の基準電圧とを個別に比較する複数の第１の比
較手段と、前記第２電源ラインの電圧と低電位の基準電
圧とを個別に比較する複数の第２の比較手段と、前記各
第１の比較手段と各第２の比較手段からの比較出力と前
記選択スイッチの選択状態とに基づいて前記回り込み防
止用ダイオードの短絡異常を検出する異常箇所検出手段
とを備えたことを特徴とするマトリックス形選択回路。
【請求項２】直流電源の正極側ライン及び負極側ライ
ンに個別に接続され、互いに交差するよう配設された複
数の第１電源ライン及び第２電源ラインと、両電源ライ
ンの交点近傍で当該第１電源ライン及び第２電源ライン
間に介挿された通電によって作動状態となる作動手段及
びカソード側を第２電源ライン側とする回り込み防止用
ダイオードの直列回路と、前記正極側ライン及び負極側
ラインと各第１電源ライン及び第２電源ラインとの接続
部に配設された選択用スイッチ手段とを備えたマトリッ
クス形選択回路において、直流電源に接続された前記各
作動手段の作動状態に個別に応動するスイッチング素子
と付加抵抗との直列回路を並列に接続した動作検出回路
と基抵抗との直列回路と、該直列回路の動作検出回路及
び基抵抗の接続部点における動作電圧を低電位の基準電
圧と比較する第３の比較手段と、前記動作電圧を中電位
の基準電圧と比較する第４の比較手段と、前記動作電圧
を高電位の基準電圧と比較する第５の比較手段と、前記
第３の比較手段、第４の比較手段及び第５の比較手段か
らの比較出力と前記選択スイッチの選択状態とに基づい
て前記作動手段の選択動作異常状態を検出する動作異常
検出手段とを備えたことを特徴とするマトリックス形選
択回路。
【請求項３】直流電源の正極側ライン及び負極側ライ
ンに個別に接続され、互いに交差するよう配設された複
数の第１電源ライン及び第２電源ラインと、両電源ライ
ンの交点近傍で当該第１電源ライン及び第２電源ライン
間に介挿された通電によって作動状態となる作動手段及
びカソード側を第２電源ライン側とする回り込み防止用
ダイオードの直列回路と、前記正極側ライン及び負極側
ラインと各第１電源ライン及び第２電源ラインとの接続
部に配設された選択用スイッチ手段とを備えたマトリッ
クス形選択回路において、前記各第２電源ラインの電圧
と高電位の基準電圧とを個別に比較する複数の第１の比
較手段と、前記第２電源ラインの電圧と低電位の基準電
圧とを個別に比較する複数の第２の比較手段と、前記各
第１の比較手段と各第２の比較手段からの比較出力と前
記選択スイッチの選択状態とに基づいて前記回り込み防
止用ダイオードの短絡異常を検出する異常箇所検出手段
とを備え、さらに前記直流電源に接続された前記各作動
手段の作動状態に個別に応動するスイッチング素子と付
加抵抗との直列回路を並列に接続した動作検出回路と基
抵抗との直列回路と、該直列回路の動作検出回路及び基
抵抗の接続部点における動作電圧を低電位の基準電圧と
比較する第３の比較手段と、前記動作電圧を中電位の基
準電圧と比較する第４の比較手段と、前記動作電圧を高
電位の基準電圧と比較する第５の比較手段と、前記第３
の比較手段、第４の比較手段及び第５の比較手段からの
比較出力と前記選択スイッチの選択状態とに基づいて前
記作動手段の選択動作異常状態を検出する動作異常検出
手段とを備えたことを特徴とするマトリックス形選択回
路。