JP3178435B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP3178435B2 JP3178435B2 JP32301298A JP32301298A JP3178435B2 JP 3178435 B2 JP3178435 B2 JP 3178435B2 JP 32301298 A JP32301298 A JP 32301298A JP 32301298 A JP32301298 A JP 32301298A JP 3178435 B2 JP3178435 B2 JP 3178435B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- boundary
- channel region
- work function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電荷転送装置に関
し、特に埋め込みチャネル型の電荷転送装置に関するも
のである。
し、特に埋め込みチャネル型の電荷転送装置に関するも
のである。
【０００２】
【従来の技術】従来の電荷転送装置について、図４及び
図５を用いて説明する。図４は従来の電荷転送装置を電
荷転送方向に切って示した断面図、図５は従来の電荷転
送装置を図４に示す電荷転送方向に対して垂直方向に切
って示した断面図である。
図５を用いて説明する。図４は従来の電荷転送装置を電
荷転送方向に切って示した断面図、図５は従来の電荷転
送装置を図４に示す電荷転送方向に対して垂直方向に切
って示した断面図である。
【０００３】図４及び図５において、ｎ型Ｓｉ基板１の
主面側にｐ型ウェル領域２が形成されており、このｐ型
ウェル領域２中にはｎ型ＣＣＤチャネル領域３が形成さ
れ、さらに、ｎ型ＣＣＤチャネル領域３の両脇に隣接し
てｐ+型チャネル阻止領域４がそれぞれ形成されてい
る。また、ｐ+型チャネル阻止領域４を含むｎ型ＣＣＤ
チャネル領域３上にはＳｉ酸化膜６が形成され、さら
に、Ｓｉ酸化膜６上にはｎ型ＣＣＤチャネル領域３と対
向する形で多結晶Ｓｉ転送電極（単一導電型）９が形成
されている。この転送電極９は図４に示すように２層の
多結晶Ｓｉで隣接して形成され、その間をＳｉ酸化膜６
で絶縁分離した構造になっている。なお、ｐ型Ｓｉ基板
を用いてｐ型ウェル領域２を形成しない場合もあり、ま
た、ｐ+型チャネル阻止領域４を設けない場合もある。
主面側にｐ型ウェル領域２が形成されており、このｐ型
ウェル領域２中にはｎ型ＣＣＤチャネル領域３が形成さ
れ、さらに、ｎ型ＣＣＤチャネル領域３の両脇に隣接し
てｐ+型チャネル阻止領域４がそれぞれ形成されてい
る。また、ｐ+型チャネル阻止領域４を含むｎ型ＣＣＤ
チャネル領域３上にはＳｉ酸化膜６が形成され、さら
に、Ｓｉ酸化膜６上にはｎ型ＣＣＤチャネル領域３と対
向する形で多結晶Ｓｉ転送電極（単一導電型）９が形成
されている。この転送電極９は図４に示すように２層の
多結晶Ｓｉで隣接して形成され、その間をＳｉ酸化膜６
で絶縁分離した構造になっている。なお、ｐ型Ｓｉ基板
を用いてｐ型ウェル領域２を形成しない場合もあり、ま
た、ｐ+型チャネル阻止領域４を設けない場合もある。
【０００４】このような電荷転送装置は、各多結晶Ｓｉ
転送電極９に９０度ずつ位相がずれたφ１〜φ４の駆動
パルス電圧が順に印加され、これにより、ｎ型ＣＣＤチ
ャネル領域３のチャネル電位が制御される。例えば、最
初の状態で、φ１，φ２の転送電極下のチャネル電位が
深くそこに信号電荷である電子が蓄えられており、φ
３，φ４の転送電極下のチャネル電位が浅くそこが障壁
として働いていたとすると、駆動パルス電圧によってφ
３の転送電極下のチャネル電位が深くなるとともにφ１
の転送電極下のチャネル電位が浅くなり、φ２，φ３の
転送電極下のチャネルに電子が蓄えられるようになる。
次にφ４の転送電極下のチャネル電位が深くなるととも
にφ２の転送電極下のチャネル電位が浅くなり、φ３，
φ４の転送電極下のチャネルに電子が蓄えられるように
なる。続いてφ１の転送電極下のチャネル電位が深くな
るとともにφ３の転送電極下のチャネル電位が浅くな
り、φ４，φ１の転送電極下のチャネルに電子が蓄えら
れるようになる。さらにφ２の転送電極下のチャネル電
位が深くなるとともにφ４の転送電極下のチャネル電位
が浅くなり、φ１，φ２の転送電極下のチャネルに電子
が蓄えられるようになる。同様な動作が順次繰り返され
ることにより、信号電荷である電子がｎ型ＣＣＤチャネ
ル領域３中を図４の左から右へ転送される。
転送電極９に９０度ずつ位相がずれたφ１〜φ４の駆動
パルス電圧が順に印加され、これにより、ｎ型ＣＣＤチ
ャネル領域３のチャネル電位が制御される。例えば、最
初の状態で、φ１，φ２の転送電極下のチャネル電位が
深くそこに信号電荷である電子が蓄えられており、φ
３，φ４の転送電極下のチャネル電位が浅くそこが障壁
として働いていたとすると、駆動パルス電圧によってφ
３の転送電極下のチャネル電位が深くなるとともにφ１
の転送電極下のチャネル電位が浅くなり、φ２，φ３の
転送電極下のチャネルに電子が蓄えられるようになる。
次にφ４の転送電極下のチャネル電位が深くなるととも
にφ２の転送電極下のチャネル電位が浅くなり、φ３，
φ４の転送電極下のチャネルに電子が蓄えられるように
なる。続いてφ１の転送電極下のチャネル電位が深くな
るとともにφ３の転送電極下のチャネル電位が浅くな
り、φ４，φ１の転送電極下のチャネルに電子が蓄えら
れるようになる。さらにφ２の転送電極下のチャネル電
位が深くなるとともにφ４の転送電極下のチャネル電位
が浅くなり、φ１，φ２の転送電極下のチャネルに電子
が蓄えられるようになる。同様な動作が順次繰り返され
ることにより、信号電荷である電子がｎ型ＣＣＤチャネ
ル領域３中を図４の左から右へ転送される。
【０００５】
【発明が解決しようとする課題】従来の電荷転送装置で
は、ｎ型ＣＣＤチャネル領域３側面とｐ+型チャネル阻
止領域４との接合（ｐ型ウェル領域２内にｐ+型チャネ
ル阻止領域４を設けない場合はｐウェル領域２との接
合、また、ｐ型Ｓｉ基板を用いてｐ型ウェル領域２もｐ
+型チャネル阻止領域４も設けない場合はｐ型Ｓｉ基板
との接合)から横方向に生じる電界効果によって、接合
界面近傍のｎ型ＣＣＤチャネル領域３のチャネル電位が
浅くなるため、実効的なＣＣＤチャネル幅がｎ型ＣＣＤ
チャネル領域３の幅より狭くなるという問題がある。こ
の様子を図３に示す。この図３は、電荷転送装置におけ
るチャネル領域の電荷転送方向に対して垂直方向に切っ
た断面から見たチャネル電位深さの分布図であり、電荷
が存在しないときの従来のチャネル電位深さ分布は破線
７のようになる。ｎ型ＣＣＤチャネル領域３の幅が充分
広い場合には実効的ＣＣＤチャネル幅の減少は実用上問
題にならないが、幅が５〜６μｍ程度以下になってくる
と深刻化し、図３の破線７のようにチャネル電位の底に
平らな領域が無くなってしまう。これにより、チャネル
領域幅の減少の割合以上に急速に転送可能最大電荷量が
減ってしまうという問題となる。
は、ｎ型ＣＣＤチャネル領域３側面とｐ+型チャネル阻
止領域４との接合（ｐ型ウェル領域２内にｐ+型チャネ
ル阻止領域４を設けない場合はｐウェル領域２との接
合、また、ｐ型Ｓｉ基板を用いてｐ型ウェル領域２もｐ
+型チャネル阻止領域４も設けない場合はｐ型Ｓｉ基板
との接合)から横方向に生じる電界効果によって、接合
界面近傍のｎ型ＣＣＤチャネル領域３のチャネル電位が
浅くなるため、実効的なＣＣＤチャネル幅がｎ型ＣＣＤ
チャネル領域３の幅より狭くなるという問題がある。こ
の様子を図３に示す。この図３は、電荷転送装置におけ
るチャネル領域の電荷転送方向に対して垂直方向に切っ
た断面から見たチャネル電位深さの分布図であり、電荷
が存在しないときの従来のチャネル電位深さ分布は破線
７のようになる。ｎ型ＣＣＤチャネル領域３の幅が充分
広い場合には実効的ＣＣＤチャネル幅の減少は実用上問
題にならないが、幅が５〜６μｍ程度以下になってくる
と深刻化し、図３の破線７のようにチャネル電位の底に
平らな領域が無くなってしまう。これにより、チャネル
領域幅の減少の割合以上に急速に転送可能最大電荷量が
減ってしまうという問題となる。
【０００６】本発明の目的は、接合界面近傍の第２導電
型チャネル領域のチャネル電位を浅くしようとする作用
を抑制して、転送可能最大電荷量を増大させることがで
きる電荷転送装置を提供することにある。
型チャネル領域のチャネル電位を浅くしようとする作用
を抑制して、転送可能最大電荷量を増大させることがで
きる電荷転送装置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明は、第１導電型半導体基板あるいは第１導電型
ウェル領域内に形成された第２導電型チャネル領域と、
絶縁膜を介して前記第２導電型チャネル領域に対向して
転送方向に互いに隣接して形成された転送電極を具備
し、前記転送電極に印加する駆動パルス電圧によって前
記第２導電型チャネル領域のチャネル電位を制御し、前
記第２導電型チャネル領域中の電荷を隣接した前記転送
電極下に順次転送する電荷転送装置において、前記転送
電極は、前記第２導電型チャネル領域と前記第１導電型
半導体基板あるいは前記第１導電型ウェル領域との境界
近傍の前記第２導電型チャネル領域上に境界を持って仕
事関数の異なる金属あるいは半導体を組み合わせること
で構成され、前記第２導電型がｐ型のとき前記境界の内
側にある前記金属あるいは半導体の仕事関数が前記境界
の外側にある前記金属あるいは半導体の仕事関数より大
きくなり、前記第２導電型がｎ型のとき前記境界の外側
にある前記金属あるいは半導体の仕事関数が前記境界の
内側にある前記金属あるいは半導体の仕事関数より大き
くなっていることを特徴とする。
に本発明は、第１導電型半導体基板あるいは第１導電型
ウェル領域内に形成された第２導電型チャネル領域と、
絶縁膜を介して前記第２導電型チャネル領域に対向して
転送方向に互いに隣接して形成された転送電極を具備
し、前記転送電極に印加する駆動パルス電圧によって前
記第２導電型チャネル領域のチャネル電位を制御し、前
記第２導電型チャネル領域中の電荷を隣接した前記転送
電極下に順次転送する電荷転送装置において、前記転送
電極は、前記第２導電型チャネル領域と前記第１導電型
半導体基板あるいは前記第１導電型ウェル領域との境界
近傍の前記第２導電型チャネル領域上に境界を持って仕
事関数の異なる金属あるいは半導体を組み合わせること
で構成され、前記第２導電型がｐ型のとき前記境界の内
側にある前記金属あるいは半導体の仕事関数が前記境界
の外側にある前記金属あるいは半導体の仕事関数より大
きくなり、前記第２導電型がｎ型のとき前記境界の外側
にある前記金属あるいは半導体の仕事関数が前記境界の
内側にある前記金属あるいは半導体の仕事関数より大き
くなっていることを特徴とする。
【０００８】また、本発明は、第１導電型半導体基板あ
るいは第１導電型ウェル領域内に形成された第２導電型
チャネル領域と、絶縁膜を介して前記第２導電型チャネ
ル領域に対向して転送方向に互いに隣接して形成された
転送電極を具備し、前記転送電極に印加する駆動パルス
電圧によって前記第２導電型チャネル領域のチャネル電
位を制御し、前記第２導電型チャネル領域中の電荷を隣
接した前記転送電極下に順次転送する電荷転送装置にお
いて、前記第２導電型チャネル領域に隣接して第１導電
型チャネル阻止領域が形成され、前記転送電極は、前記
第２導電型チャネル領域と前記第１導電型チャネル阻止
領域との境界近傍の第２導電型チャネル領域上に境界を
持って仕事関数の異なる金属あるいは半導体を組み合わ
させることで構成され、前記第２導電型がｐ型のとき前
記境界の内側にある前記金属あるいは半導体の仕事関数
が前記境界の外側にある前記金属あるいは半導体の仕事
関数より大きくなり、前記第２導電型がｎ型のとき前記
境界の外側にある前記金属あるいは半導体の仕事関数が
前記境界の内側にある前記金属あるいは半導体の仕事関
数より大きくなっていることを特徴とする。
るいは第１導電型ウェル領域内に形成された第２導電型
チャネル領域と、絶縁膜を介して前記第２導電型チャネ
ル領域に対向して転送方向に互いに隣接して形成された
転送電極を具備し、前記転送電極に印加する駆動パルス
電圧によって前記第２導電型チャネル領域のチャネル電
位を制御し、前記第２導電型チャネル領域中の電荷を隣
接した前記転送電極下に順次転送する電荷転送装置にお
いて、前記第２導電型チャネル領域に隣接して第１導電
型チャネル阻止領域が形成され、前記転送電極は、前記
第２導電型チャネル領域と前記第１導電型チャネル阻止
領域との境界近傍の第２導電型チャネル領域上に境界を
持って仕事関数の異なる金属あるいは半導体を組み合わ
させることで構成され、前記第２導電型がｐ型のとき前
記境界の内側にある前記金属あるいは半導体の仕事関数
が前記境界の外側にある前記金属あるいは半導体の仕事
関数より大きくなり、前記第２導電型がｎ型のとき前記
境界の外側にある前記金属あるいは半導体の仕事関数が
前記境界の内側にある前記金属あるいは半導体の仕事関
数より大きくなっていることを特徴とする。
【０００９】本発明はまた、前記転送電極はｐ型多結晶
シリコンとｎ型多結晶シリコンとの組み合わせで構成さ
れ、第２導電型がｐ型のとき導電型境界の内側に前記ｐ
型多結晶シリコンを、外側に前記ｎ型多結晶シリコンを
それぞれ設け、また、第２導電型がｎ型のとき導電型境
界の内側に前記ｎ型多結晶シリコンを、外側に前記ｐ型
多結晶シリコンをそれぞれ設けたことを特徴とする。
シリコンとｎ型多結晶シリコンとの組み合わせで構成さ
れ、第２導電型がｐ型のとき導電型境界の内側に前記ｐ
型多結晶シリコンを、外側に前記ｎ型多結晶シリコンを
それぞれ設け、また、第２導電型がｎ型のとき導電型境
界の内側に前記ｎ型多結晶シリコンを、外側に前記ｐ型
多結晶シリコンをそれぞれ設けたことを特徴とする。
【００１０】本発明の電荷転送装置においては、転送電
極が第２導電型チャネル領域と第１導電型半導体基板あ
るいは第１導電型ウェル領域との境界近傍の第２導電型
チャネル領域上に境界を持って仕事関数の異なる金属あ
るいは半導体を組み合わせることにより、第２導電型が
ｐ型のときは境界の内側の金属あるいは半導体の仕事関
数が境界の外側の金属あるいは半導体の仕事関数より大
きく、また、第２導電型がｎ型のときは境界の外側の金
属あるいは半導体の仕事関数が境界の内側の金属あるい
は半導体の仕事関数より大きくなっている。また、第２
導電型チャネル領域に隣接して第１導電型チャネル阻止
領域が形成されている場合には、転送電極が第２導電型
チャネル領域と第１導電型チャネル阻止領域との境界近
傍の第２導電型チャネル領域上に境界を持って仕事関数
の異なる金属あるいは半導体を組み合わせることによ
り、第２導電型がｐ型のときは境界の内側の金属あるい
は半導体の仕事関数が境界の外側の金属あるいは半導体
の仕事関数より大きく、また第２導電型がｎ型のときは
境界の外側の金属あるいは半導体の仕事関数が境界の内
側の金属あるいは半導体の仕事関数より大きくなってい
る。
極が第２導電型チャネル領域と第１導電型半導体基板あ
るいは第１導電型ウェル領域との境界近傍の第２導電型
チャネル領域上に境界を持って仕事関数の異なる金属あ
るいは半導体を組み合わせることにより、第２導電型が
ｐ型のときは境界の内側の金属あるいは半導体の仕事関
数が境界の外側の金属あるいは半導体の仕事関数より大
きく、また、第２導電型がｎ型のときは境界の外側の金
属あるいは半導体の仕事関数が境界の内側の金属あるい
は半導体の仕事関数より大きくなっている。また、第２
導電型チャネル領域に隣接して第１導電型チャネル阻止
領域が形成されている場合には、転送電極が第２導電型
チャネル領域と第１導電型チャネル阻止領域との境界近
傍の第２導電型チャネル領域上に境界を持って仕事関数
の異なる金属あるいは半導体を組み合わせることによ
り、第２導電型がｐ型のときは境界の内側の金属あるい
は半導体の仕事関数が境界の外側の金属あるいは半導体
の仕事関数より大きく、また第２導電型がｎ型のときは
境界の外側の金属あるいは半導体の仕事関数が境界の内
側の金属あるいは半導体の仕事関数より大きくなってい
る。
【００１１】転送電極材料の仕事関数の大小は、一般に
転送電極に同一の電位を与えたときのチャネル電位の深
さに差異を生じさせる。このため、信号電荷が電子とな
るｎ型チャネル領域の場合、転送電極材料の仕事関数が
大きい方がチャネル電位が深くなり、信号電荷が正孔と
なるｐ型チャネル領域の場合は、電子の場合の効果と逆
転するので、転送電極材料の仕事関数が小さい方が正孔
に対するチャネル電位が深くなる。したがって、本発明
の電荷転送装置によれば、上記転送電極構造の効果によ
って、第２導電型チャネル領域中央よりも、第１導電型
半導体基板，第１導電型ウェル領域あるいは第１導電型
チャネル阻止領域との境界近傍の第２導電型チャネル領
域においてチャネル電位を深めるように電界が掛かるの
で、接合界面近傍の第２導電型チャネル領域のチャネル
電位を浅くしようとする作用が抑えられ、転送可能最大
電荷量を増大させることができる。
転送電極に同一の電位を与えたときのチャネル電位の深
さに差異を生じさせる。このため、信号電荷が電子とな
るｎ型チャネル領域の場合、転送電極材料の仕事関数が
大きい方がチャネル電位が深くなり、信号電荷が正孔と
なるｐ型チャネル領域の場合は、電子の場合の効果と逆
転するので、転送電極材料の仕事関数が小さい方が正孔
に対するチャネル電位が深くなる。したがって、本発明
の電荷転送装置によれば、上記転送電極構造の効果によ
って、第２導電型チャネル領域中央よりも、第１導電型
半導体基板，第１導電型ウェル領域あるいは第１導電型
チャネル阻止領域との境界近傍の第２導電型チャネル領
域においてチャネル電位を深めるように電界が掛かるの
で、接合界面近傍の第２導電型チャネル領域のチャネル
電位を浅くしようとする作用が抑えられ、転送可能最大
電荷量を増大させることができる。
【００１２】さらに本発明の電荷転送装置では、転送電
極をｐ型多結晶シリコンとｎ型多結晶シリコンとの組み
合わせで構成し、第２導電型がｐ型のとき導電型境界の
内側をｐ型多結晶シリコンとし外側をｎ型多結晶シリコ
ンとし、また第２導電型がｎ型のとき導電型境界の内側
をｎ型多結晶シリコンとし外側をｐ型多結晶シリコンと
することにより、ｐ型多結晶シリコンの方がｎ型多結晶
シリコンより仕事関数が大きいので、転送可能最大電荷
量を増大させることができる。
極をｐ型多結晶シリコンとｎ型多結晶シリコンとの組み
合わせで構成し、第２導電型がｐ型のとき導電型境界の
内側をｐ型多結晶シリコンとし外側をｎ型多結晶シリコ
ンとし、また第２導電型がｎ型のとき導電型境界の内側
をｎ型多結晶シリコンとし外側をｐ型多結晶シリコンと
することにより、ｐ型多結晶シリコンの方がｎ型多結晶
シリコンより仕事関数が大きいので、転送可能最大電荷
量を増大させることができる。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を用いて詳細に説明する。図１は本発明の電荷
転送装置を電荷転送方向に対して垂直な方向に切って示
す断面図、図２は図１を矢印Ａ方向から見た電荷転送装
置の平面図である。なお、図２ではφ１〜φ４の駆動パ
ルス電圧で動作する４相駆動方式の５電極しか描かれて
いないが、さらに図２において、紙面の上下に連なる構
造になっている。
て、図面を用いて詳細に説明する。図１は本発明の電荷
転送装置を電荷転送方向に対して垂直な方向に切って示
す断面図、図２は図１を矢印Ａ方向から見た電荷転送装
置の平面図である。なお、図２ではφ１〜φ４の駆動パ
ルス電圧で動作する４相駆動方式の５電極しか描かれて
いないが、さらに図２において、紙面の上下に連なる構
造になっている。
【００１４】この図１及び図２において、ｎ型Ｓｉ（シ
リコン）基板１の主面側にｐ型ウェル領域２が形成され
ており、このｐ型ウェル領域２にはｎ型ＣＣＤチャネル
領域３が電荷転送方向に沿い形成され、さらに、ｎ型Ｃ
ＣＤチャネル領域３の両脇に隣接してｐ+型チャネル阻
止領域４が電荷転送方向に沿いそれぞれ形成されてい
る。また、ｐ+型チャネル阻止領域４を含むｎ型ＣＣＤ
チャネル領域３上にはＳｉ酸化膜６が２０〜２００ｎｍ
程度の厚さに形成されている。この電荷転送装置に用い
られるｎ型Ｓｉ基板１には、リン濃度が１０13〜１０ 15
ｃｍ-3程度のｎ型シリコン基板が使用され、ｐ型ウェル
領域２は深さが１〜５μｍで１０15〜１０17ｃｍ-3程度
のボロン濃度とし、ｎ型ＣＣＤチャネル領域３は深さが
０．１〜２μｍで１０16〜１０17ｃｍ-3程度のリンある
いは砒素濃度とし、さらにｐ+型チャネル阻止領域４は
深さ０．１〜５．μｍで１０17〜１０19ｃｍ-3程度のボ
ロン濃度としている。
リコン）基板１の主面側にｐ型ウェル領域２が形成され
ており、このｐ型ウェル領域２にはｎ型ＣＣＤチャネル
領域３が電荷転送方向に沿い形成され、さらに、ｎ型Ｃ
ＣＤチャネル領域３の両脇に隣接してｐ+型チャネル阻
止領域４が電荷転送方向に沿いそれぞれ形成されてい
る。また、ｐ+型チャネル阻止領域４を含むｎ型ＣＣＤ
チャネル領域３上にはＳｉ酸化膜６が２０〜２００ｎｍ
程度の厚さに形成されている。この電荷転送装置に用い
られるｎ型Ｓｉ基板１には、リン濃度が１０13〜１０ 15
ｃｍ-3程度のｎ型シリコン基板が使用され、ｐ型ウェル
領域２は深さが１〜５μｍで１０15〜１０17ｃｍ-3程度
のボロン濃度とし、ｎ型ＣＣＤチャネル領域３は深さが
０．１〜２μｍで１０16〜１０17ｃｍ-3程度のリンある
いは砒素濃度とし、さらにｐ+型チャネル阻止領域４は
深さ０．１〜５．μｍで１０17〜１０19ｃｍ-3程度のボ
ロン濃度としている。
【００１５】上記Ｓｉ酸化膜６上には、多結晶Ｓｉ転送
電極５がｎ型ＣＣＤチャネル領域３と対向する形で電荷
転送方向に沿い形成されている。多結晶Ｓｉ転送電極５
は、図１及び図２示すように、ｎ型ＣＣＤチャネル領域
３より幅の狭いｎ型多結晶Ｓｉ（シリコン）５ａと、こ
のｎ型多結晶Ｓｉ５ａの両サイドに隣接し、ｎ型ＣＣＤ
チャネル領域３及びこれに隣接するｐ+型チャネル阻止
領域４にオーバラップする形に形成されるｐ型多結晶Ｓ
ｉ（シリコン）５ｂとから構成されている。このような
構造のｎ型多結晶Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境
界線は２個所ともｎ型ＣＣＤチャネル領域３とｐ+型チ
ャネル阻止領域４との境界近傍のｎ型ＣＣＤチャネル領
域３上にある。そして、第２導電型であるＣＣＤチャネ
ル領域３の導電型がｎ型であるので、この導電型境界の
内側がｎ型多結晶Ｓｉ５ａで外側がｐ型多結晶Ｓｉ５ｂ
となっている。また、導電型境界線の位置は、ｎ型ＣＣ
Ｄチャネル領域３の幅や各不純物領域の濃度関係にもよ
るが、ｎ型ＣＣＤチャネル領域３とｐ+型チャネル阻止
領域４との界面からｎ型ＣＣＤチャネル領域３側へ、ｎ
型ＣＣＤチャネル領域３の幅の１０〜４０％程度内側に
する。また、多結晶Ｓｉ転送電極５は、多結晶Ｓｉ膜を
形成した後、酸化膜マスク等で不純物添加したい領域に
窓を開けて拡散法でｐ型、ｎ型を作り分けても良いし、
フォトレジストマスク等を施してイオン注入法で多結晶
Ｓｉ膜表面近傍に不純物を添加し、その後熱処理してｐ
型、ｎ型を作り分けても良い。また、不純物添加は多結
晶Ｓｉ膜のパターニングの前後どちらでも良い。
電極５がｎ型ＣＣＤチャネル領域３と対向する形で電荷
転送方向に沿い形成されている。多結晶Ｓｉ転送電極５
は、図１及び図２示すように、ｎ型ＣＣＤチャネル領域
３より幅の狭いｎ型多結晶Ｓｉ（シリコン）５ａと、こ
のｎ型多結晶Ｓｉ５ａの両サイドに隣接し、ｎ型ＣＣＤ
チャネル領域３及びこれに隣接するｐ+型チャネル阻止
領域４にオーバラップする形に形成されるｐ型多結晶Ｓ
ｉ（シリコン）５ｂとから構成されている。このような
構造のｎ型多結晶Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境
界線は２個所ともｎ型ＣＣＤチャネル領域３とｐ+型チ
ャネル阻止領域４との境界近傍のｎ型ＣＣＤチャネル領
域３上にある。そして、第２導電型であるＣＣＤチャネ
ル領域３の導電型がｎ型であるので、この導電型境界の
内側がｎ型多結晶Ｓｉ５ａで外側がｐ型多結晶Ｓｉ５ｂ
となっている。また、導電型境界線の位置は、ｎ型ＣＣ
Ｄチャネル領域３の幅や各不純物領域の濃度関係にもよ
るが、ｎ型ＣＣＤチャネル領域３とｐ+型チャネル阻止
領域４との界面からｎ型ＣＣＤチャネル領域３側へ、ｎ
型ＣＣＤチャネル領域３の幅の１０〜４０％程度内側に
する。また、多結晶Ｓｉ転送電極５は、多結晶Ｓｉ膜を
形成した後、酸化膜マスク等で不純物添加したい領域に
窓を開けて拡散法でｐ型、ｎ型を作り分けても良いし、
フォトレジストマスク等を施してイオン注入法で多結晶
Ｓｉ膜表面近傍に不純物を添加し、その後熱処理してｐ
型、ｎ型を作り分けても良い。また、不純物添加は多結
晶Ｓｉ膜のパターニングの前後どちらでも良い。
【００１６】このようにして形成される多結晶Ｓｉ転送
電極５の厚さは５０〜５００ｎｍ程度であり、ｎ型多結
晶Ｓｉ５ａは濃度が１０18〜１０21ｃｍ-3程度のリンあ
るいは砒素を含み、ｐ型多結晶Ｓｉ５ｂは濃度が１０18
〜１０21ｃｍ-3程度のボロンを含んでいる。また、多結
晶Ｓｉ転送電極５を形成した後の表面もＳｉ酸化膜６で
覆われている。そして、図２に示すように、２層の多結
晶Ｓｉで隣接した多結晶Ｓｉ転送電極が形成してある。
電極５の厚さは５０〜５００ｎｍ程度であり、ｎ型多結
晶Ｓｉ５ａは濃度が１０18〜１０21ｃｍ-3程度のリンあ
るいは砒素を含み、ｐ型多結晶Ｓｉ５ｂは濃度が１０18
〜１０21ｃｍ-3程度のボロンを含んでいる。また、多結
晶Ｓｉ転送電極５を形成した後の表面もＳｉ酸化膜６で
覆われている。そして、図２に示すように、２層の多結
晶Ｓｉで隣接した多結晶Ｓｉ転送電極が形成してある。
【００１７】上述した程度の不純物を添加したｐ型多結
晶Ｓｉ５ａとｎ型多結晶Ｓｉ５ｂとでは、仕事関数に約
１．１ｅＶの差異があるため、ｎ型ＣＣＤチャネル領域
３とｐ+型チャネル阻止領域４との境界と、ｎ型多結晶
Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境界との間のｐ型多
結晶Ｓｉ５ｂと対向したｎ型ＣＣＤチャネル領域３に対
して、その中のチャネル電位を、ｎ型多結晶Ｓｉ５ａと
対向したｎ型ＣＣＤチャネル領域３中のチャネル電位よ
りおよそ０．９ｅＶ深めようとする電界が掛かる。その
結果、接合界面近傍のＣＣＤチャネル領域のチャネル電
位を浅くしようとする作用が抑えられる。これに伴い、
チャネル電位の深さ分布は図３の実線８に示すように矩
形に近づけることができる。
晶Ｓｉ５ａとｎ型多結晶Ｓｉ５ｂとでは、仕事関数に約
１．１ｅＶの差異があるため、ｎ型ＣＣＤチャネル領域
３とｐ+型チャネル阻止領域４との境界と、ｎ型多結晶
Ｓｉ５ａとｐ型多結晶Ｓｉ５ｂとの境界との間のｐ型多
結晶Ｓｉ５ｂと対向したｎ型ＣＣＤチャネル領域３に対
して、その中のチャネル電位を、ｎ型多結晶Ｓｉ５ａと
対向したｎ型ＣＣＤチャネル領域３中のチャネル電位よ
りおよそ０．９ｅＶ深めようとする電界が掛かる。その
結果、接合界面近傍のＣＣＤチャネル領域のチャネル電
位を浅くしようとする作用が抑えられる。これに伴い、
チャネル電位の深さ分布は図３の実線８に示すように矩
形に近づけることができる。
【００１８】このように本発明の実施の形態によれば、
転送電極５をｎ型多結晶シリコン５ａとｐ型多結晶シリ
コン５ｂとの組み合わせで構成し、ＣＣＤチャネル領域
３がｎ型のとき導電型境界の内側にｎ型多結晶シリコン
５ａを配し、外側にｐ型多結晶シリコン５ｂを配する構
造にすることにより、ＣＣＤチャネル領域３の中央より
も境界近傍のチャネル領域においてチャネル電位を深め
るように電界がかかるから、転送可能最大電荷量を増大
させることができ、しかも、半導体製造工程において熱
的安定性や信頼性が高く絶縁膜形成も容易な多結晶シリ
コンで転送電極を構成することができる。
転送電極５をｎ型多結晶シリコン５ａとｐ型多結晶シリ
コン５ｂとの組み合わせで構成し、ＣＣＤチャネル領域
３がｎ型のとき導電型境界の内側にｎ型多結晶シリコン
５ａを配し、外側にｐ型多結晶シリコン５ｂを配する構
造にすることにより、ＣＣＤチャネル領域３の中央より
も境界近傍のチャネル領域においてチャネル電位を深め
るように電界がかかるから、転送可能最大電荷量を増大
させることができ、しかも、半導体製造工程において熱
的安定性や信頼性が高く絶縁膜形成も容易な多結晶シリ
コンで転送電極を構成することができる。
【００１９】次に、４相駆動方式の電荷転送装置の実施
例について述べる。この実施例では、リン濃度２×１０
14ｃｍ-3程度のｎ型（１００）Ｓｉ基板を使用し、その
主面に深さ３μｍ程度でボロン濃度３×１０16ｃｍ-3程
度のｐ型ウェル領域を設けた。このｐ型ウェル領域に幅
２μｍ、深さ１μｍ程度でリン濃度１×１０17ｃｍ-3程
度のｎ型ＣＣＤチャネル領域を形成した。ｎ型ＣＣＤチ
ャネル領域の両脇に隣接して幅１μｍ、深さ２μｍ程度
でボロン濃度８×１０17ｃｍ -3程度のｐ+型チャネル阻
止領域を設けた。ｎ型ＣＣＤチャネル領域の表面に熱酸
化による厚さ５０ｎｍ程度のゲート酸化膜を形成し、厚
さ３００ｎｍ程度の多結晶Ｓｉ転送電極を設けた。ボロ
ン及びリンの添加は多結晶Ｓｉ膜のパターニング前にイ
オン注入法で行ない、ｎ型ＣＣＤチャネル領域の端から
０．５μｍ（ｎ型ＣＣＤチャネル領域幅の２５％）内側
の位置に境界を持たせて、境界の内側をリン濃度２×１
０20ｃｍ-3程度、境界外側をボロン濃度２×１０20ｃｍ
-3程度にした。厚さ２００ｎｍ程度の層間Ｓｉ酸化膜を
挟んで２層の同様な多結晶Ｓｉ転送電極を配し、各多結
晶Ｓｉ転送電極下のチャネル長は２μｍとした。この電
荷転送装置の転送電荷量は、従来構造に比して同一駆動
パルス電圧振幅に対し約３０％の増加となった。
例について述べる。この実施例では、リン濃度２×１０
14ｃｍ-3程度のｎ型（１００）Ｓｉ基板を使用し、その
主面に深さ３μｍ程度でボロン濃度３×１０16ｃｍ-3程
度のｐ型ウェル領域を設けた。このｐ型ウェル領域に幅
２μｍ、深さ１μｍ程度でリン濃度１×１０17ｃｍ-3程
度のｎ型ＣＣＤチャネル領域を形成した。ｎ型ＣＣＤチ
ャネル領域の両脇に隣接して幅１μｍ、深さ２μｍ程度
でボロン濃度８×１０17ｃｍ -3程度のｐ+型チャネル阻
止領域を設けた。ｎ型ＣＣＤチャネル領域の表面に熱酸
化による厚さ５０ｎｍ程度のゲート酸化膜を形成し、厚
さ３００ｎｍ程度の多結晶Ｓｉ転送電極を設けた。ボロ
ン及びリンの添加は多結晶Ｓｉ膜のパターニング前にイ
オン注入法で行ない、ｎ型ＣＣＤチャネル領域の端から
０．５μｍ（ｎ型ＣＣＤチャネル領域幅の２５％）内側
の位置に境界を持たせて、境界の内側をリン濃度２×１
０20ｃｍ-3程度、境界外側をボロン濃度２×１０20ｃｍ
-3程度にした。厚さ２００ｎｍ程度の層間Ｓｉ酸化膜を
挟んで２層の同様な多結晶Ｓｉ転送電極を配し、各多結
晶Ｓｉ転送電極下のチャネル長は２μｍとした。この電
荷転送装置の転送電荷量は、従来構造に比して同一駆動
パルス電圧振幅に対し約３０％の増加となった。
【００２０】なお、上述の実施の形態では転送電極に多
結晶Ｓｉを用いた場合について説明したが、本発明はこ
れに限らず、仕事関数の異なる金属あるいは他の半導体
を用いて組み合わせることにより転送電極を構成するこ
とも可能である。また、多結晶Ｓｉや多結晶Ｇｅ等で転
送電極形状を形成した後、その一部に金属膜を付け、熱
反応させてシリサイド化あるいはジャーマナイド化する
など、部分的に合金化してその部分の仕事関数を変化さ
せる方法で転送電極を形成することもできる。上述の実
施の形態において、ｐ型とｎ型とを全て入れ換えれば、
第２導電型が図１と異なるｐ型の場合の形態となる。さ
らに、上述の実施の形態では、４相駆動方式の電荷転送
装置について述べたが、２相駆動や３相駆動あるいは、
より多相駆動の電荷転送装置についても本発明を適用す
ることができる。また、本発明の転送電極の構造方式
は、第１導電型半導体基板にｐ型Ｓｉ基板を用いること
によりｐ型ウェル領域２を省略した場合、あるいは、ｐ
+型チャネル阻止領域４を設けない場合にも適用できる
ことは勿論である。
結晶Ｓｉを用いた場合について説明したが、本発明はこ
れに限らず、仕事関数の異なる金属あるいは他の半導体
を用いて組み合わせることにより転送電極を構成するこ
とも可能である。また、多結晶Ｓｉや多結晶Ｇｅ等で転
送電極形状を形成した後、その一部に金属膜を付け、熱
反応させてシリサイド化あるいはジャーマナイド化する
など、部分的に合金化してその部分の仕事関数を変化さ
せる方法で転送電極を形成することもできる。上述の実
施の形態において、ｐ型とｎ型とを全て入れ換えれば、
第２導電型が図１と異なるｐ型の場合の形態となる。さ
らに、上述の実施の形態では、４相駆動方式の電荷転送
装置について述べたが、２相駆動や３相駆動あるいは、
より多相駆動の電荷転送装置についても本発明を適用す
ることができる。また、本発明の転送電極の構造方式
は、第１導電型半導体基板にｐ型Ｓｉ基板を用いること
によりｐ型ウェル領域２を省略した場合、あるいは、ｐ
+型チャネル阻止領域４を設けない場合にも適用できる
ことは勿論である。
【００２１】
【発明の効果】以上説明したように、本発明の電荷転送
装置によれば、第２導電型チャネル領域中央上と第２導
電型チャネル領域の両端近傍上とで仕事関数が異なる転
送電極構造とすることにより、第２導電型チャネル領域
中央よりも、第１導電型半導体基板，第１導電型ウェル
領域，あるいは第１導電型チャネル阻止領域との境界近
傍の第２導電型チャネル領域においてチャネル電位を深
めるように電界が掛かる構成にしたので、接合界面近傍
の第２導電型チャネル領域のチャネル電位を浅くしよう
とする作用が抑えられ、転送可能最大電荷量を増大させ
ることができる効果がある。また、本発明の電荷転送装
置を固体撮像素子に応用することにより、微細画素でも
ダイナミックレンジの大きい固体撮像素子を提供できる
効果がある。
装置によれば、第２導電型チャネル領域中央上と第２導
電型チャネル領域の両端近傍上とで仕事関数が異なる転
送電極構造とすることにより、第２導電型チャネル領域
中央よりも、第１導電型半導体基板，第１導電型ウェル
領域，あるいは第１導電型チャネル阻止領域との境界近
傍の第２導電型チャネル領域においてチャネル電位を深
めるように電界が掛かる構成にしたので、接合界面近傍
の第２導電型チャネル領域のチャネル電位を浅くしよう
とする作用が抑えられ、転送可能最大電荷量を増大させ
ることができる効果がある。また、本発明の電荷転送装
置を固体撮像素子に応用することにより、微細画素でも
ダイナミックレンジの大きい固体撮像素子を提供できる
効果がある。
【図１】本発明の電荷転送装置を電荷転送方向に対して
垂直な方向に切って示す断面図である。
垂直な方向に切って示す断面図である。
【図２】図１を矢印Ａ方向から見た電荷転送装置の平面
図である。
図である。
【図３】本発明及び従来の電荷転送装置におけるチャネ
ル領域のチャネル電位深さ分布図である。
ル領域のチャネル電位深さ分布図である。
【図４】従来の電荷転送装置を電荷転送方向に切って示
した断面図である。
した断面図である。
【図５】従来の電荷転送装置を電荷転送方向に対して垂
直な方向に切って示した断面図である。
直な方向に切って示した断面図である。
１……ｎ型Ｓｉ基板、２……ｐ型ウェル領域、３……ｎ
型ＣＣＤチャネル領域、５……ｐ+型チャネル阻止領
域、５……多結晶Ｓｉ転送電極、５ａ……ｎ型多結晶Ｓ
ｉ，５ｂ……ｐ型多結晶Ｓｉ，６……Ｓｉ酸化膜。
型ＣＣＤチャネル領域、５……ｐ+型チャネル阻止領
域、５……多結晶Ｓｉ転送電極、５ａ……ｎ型多結晶Ｓ
ｉ，５ｂ……ｐ型多結晶Ｓｉ，６……Ｓｉ酸化膜。
Claims (5)
- 【請求項１】 第１導電型半導体基板あるいは第１導電
型ウェル領域内に形成された第２導電型チャネル領域
と、絶縁膜を介して前記第２導電型チャネル領域に対向
して転送方向に互いに隣接して形成された転送電極を具
備し、前記転送電極に印加する駆動パルス電圧によって
前記第２導電型チャネル領域のチャネル電位を制御し、
前記第２導電型チャネル領域中の電荷を隣接した前記転
送電極下に順次転送する電荷転送装置において、 前記転送電極は、前記第２導電型チャネル領域と前記第
１導電型半導体基板あるいは前記第１導電型ウェル領域
との境界近傍の前記第２導電型チャネル領域上に境界を
持って仕事関数の異なる金属あるいは半導体を組み合わ
せることで構成され、 前記第２導電型がｐ型のとき前記境界の内側にある前記
金属あるいは半導体の仕事関数が前記境界の外側にある
前記金属あるいは半導体の仕事関数より大きくなり、前
記第２導電型がｎ型のとき前記境界の外側にある前記金
属あるいは半導体の仕事関数が前記境界の内側にある前
記金属あるいは半導体の仕事関数より大きくなってい
る、 ことを特徴とする電荷転送装置。 - 【請求項２】 第１導電型半導体基板あるいは第１導電
型ウェル領域内に形成された第２導電型チャネル領域
と、絶縁膜を介して前記第２導電型チャネル領域に対向
して転送方向に互いに隣接して形成された転送電極を具
備し、前記転送電極に印加する駆動パルス電圧によって
前記第２導電型チャネル領域のチャネル電位を制御し、
前記第２導電型チャネル領域中の電荷を隣接した前記転
送電極下に順次転送する電荷転送装置において、 前記第２導電型チャネル領域に隣接して第１導電型チャ
ネル阻止領域が形成され、 前記転送電極は、前記第２導電型チャネル領域と前記第
１導電型チャネル阻止領域との境界近傍の第２導電型チ
ャネル領域上に境界を持って仕事関数の異なる金属ある
いは半導体を組み合わさせることで構成され、 前記第２導電型がｐ型のとき前記境界の内側にある前記
金属あるいは半導体の仕事関数が前記境界の外側にある
前記金属あるいは半導体の仕事関数より大きくなり、前
記第２導電型がｎ型のとき前記境界の外側にある前記金
属あるいは半導体の仕事関数が前記境界の内側にある前
記金属あるいは半導体の仕事関数より大きくなってい
る、 ことを特徴とする電荷転送装置。 - 【請求項３】 前記転送電極はｐ型多結晶シリコンとｎ
型多結晶シリコンとの組み合わせで構成されることを特
徴とする請求項１または２記載の電荷転送装置。 - 【請求項４】 第２導電型がｐ型のとき導電型境界の内
側に前記ｐ型多結晶シリコンを、外側に前記ｎ型多結晶
シリコンをそれぞれ設け、第２導電型がｎ型のとき導電
型境界の内側に前記ｎ型多結晶シリコンを、外側に前記
ｐ型多結晶シリコンをそれぞれ設けたことを特徴とする
請求項３記載の電荷転送装置。 - 【請求項５】 前記転送電極は、多結晶シリコン等で転
送電極形状を形成した後、その一部に金属膜を付け、熱
反応により部分的に合金化してその部分の仕事関数を変
化させることで形成されることを特徴とする請求項１ま
たは２記載の電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301298A JP3178435B2 (ja) | 1998-11-13 | 1998-11-13 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32301298A JP3178435B2 (ja) | 1998-11-13 | 1998-11-13 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150864A JP2000150864A (ja) | 2000-05-30 |
| JP3178435B2 true JP3178435B2 (ja) | 2001-06-18 |
Family
ID=18150155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32301298A Expired - Fee Related JP3178435B2 (ja) | 1998-11-13 | 1998-11-13 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178435B2 (ja) |
-
1998
- 1998-11-13 JP JP32301298A patent/JP3178435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150864A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485895B2 (en) | Silicon carbide semiconductor device | |
| JP3940565B2 (ja) | 半導体装置及びその製造方法 | |
| US4796070A (en) | Lateral charge control semiconductor device and method of fabrication | |
| EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
| JPH0629532A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP2003318398A (ja) | 炭化珪素半導体装置 | |
| JP2003124464A5 (ja) | ||
| JPH0697450A (ja) | トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体 | |
| CN108122746B (zh) | 用于制造半导体器件和功率半导体器件的方法 | |
| JP3307112B2 (ja) | 半導体装置の製造方法 | |
| US20060211197A1 (en) | Mos transistor and method of manufacturing the same | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| JPH07131007A (ja) | 半導体装置 | |
| JP2960506B2 (ja) | ターンオフ形半導体素子 | |
| JPH1197689A (ja) | 半導体装置 | |
| JP3436220B2 (ja) | 縦型半導体装置 | |
| JP3178435B2 (ja) | 電荷転送装置 | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| JPH08236750A (ja) | 端配列インプラント及び相互接続電極を有する平坦電荷結合デバイスの製造方法 | |
| JP7563002B2 (ja) | 半導体装置 | |
| JPH1074939A (ja) | パワーｍｏｓｆｅｔ | |
| JP2941405B2 (ja) | 半導体装置 | |
| JP4791617B2 (ja) | 浅井戸ｍｏｓｆｅｔストラクチャの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |