JP3176975B2 - 薄膜の製造方法 - Google Patents
薄膜の製造方法Info
- Publication number
- JP3176975B2 JP3176975B2 JP5596292A JP5596292A JP3176975B2 JP 3176975 B2 JP3176975 B2 JP 3176975B2 JP 5596292 A JP5596292 A JP 5596292A JP 5596292 A JP5596292 A JP 5596292A JP 3176975 B2 JP3176975 B2 JP 3176975B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- azide
- group
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜の製造方法に関す
る。
る。
【０００２】
【従来の技術】近年、高速度、高密度情報処理システム
の発展に伴い、短波長レーザの実現が望まれている。特
に小型、軽量、省電力という応用上の要求から半導体素
子による実現が不可欠である。短波長発光素子用材料と
しては、ＧａＡｌＩｎＮのナイトライド系の混晶が２．
２〜６．０ｅＶまでの広い範囲にわたるバンドギャップ
の制御が可能である点から有望である。一方、半導体デ
バイスの最終パッシベーション膜、ゲート絶縁膜として
ＳｉＮは、優れた誘電特性、拡散バリヤー特性を示すこ
とから有望である。パッシベーション膜として使用する
際には低温で成長することが特に重要である。ナイトラ
ンド層のＮの原料としてはアンモニアが使われている。
Ｎを含む層を成長する場合、高温で成長を行うとＮが蒸
発し結晶中から抜けてしまうので、できるだけ低温で成
長を行うことが望ましい。しかし、アンモニアはこれを
構成する３つのＨ−Ｎ結合が等価であり安定な分子を形
成しているので、分解温度が非常に高く、低温で成長を
行うには極めて大量のアンモニアが必要であった。
の発展に伴い、短波長レーザの実現が望まれている。特
に小型、軽量、省電力という応用上の要求から半導体素
子による実現が不可欠である。短波長発光素子用材料と
しては、ＧａＡｌＩｎＮのナイトライド系の混晶が２．
２〜６．０ｅＶまでの広い範囲にわたるバンドギャップ
の制御が可能である点から有望である。一方、半導体デ
バイスの最終パッシベーション膜、ゲート絶縁膜として
ＳｉＮは、優れた誘電特性、拡散バリヤー特性を示すこ
とから有望である。パッシベーション膜として使用する
際には低温で成長することが特に重要である。ナイトラ
ンド層のＮの原料としてはアンモニアが使われている。
Ｎを含む層を成長する場合、高温で成長を行うとＮが蒸
発し結晶中から抜けてしまうので、できるだけ低温で成
長を行うことが望ましい。しかし、アンモニアはこれを
構成する３つのＨ−Ｎ結合が等価であり安定な分子を形
成しているので、分解温度が非常に高く、低温で成長を
行うには極めて大量のアンモニアが必要であった。
【０００３】
【発明が解決しようとする課題】叙上の如く、短波長発
光素子用材料及び半導体デバイスにおけるパッシベーシ
ョン膜の成長にアンモニアを用いているが、結晶中のＮ
の蒸散を防止するために低温で成長を行うには極めて大
量のアンモニアを用いることを余儀なくされるという重
大な問題点がある。本発明はアンモニアに代わる窒素原
料を用いることにより、制御性に優れた結晶成長を可能
にし、良質のナイトライド層を提供することを目的とす
る。
光素子用材料及び半導体デバイスにおけるパッシベーシ
ョン膜の成長にアンモニアを用いているが、結晶中のＮ
の蒸散を防止するために低温で成長を行うには極めて大
量のアンモニアを用いることを余儀なくされるという重
大な問題点がある。本発明はアンモニアに代わる窒素原
料を用いることにより、制御性に優れた結晶成長を可能
にし、良質のナイトライド層を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明の骨子は、窒素を
含む層を具備する素子の窒素含有層を気相成長法（例え
ばＭＯＣＶＤ法）により製造する際、窒素の原料として
アジド基を有する有機金属化合物或いは、アジド基及び
IV族元素を含む化合物を用いることにより、結晶中へと
窒素の取り込まれを促進し良質の窒素含有層を得、高品
質の化合物半導体素子を提供することが可能となるよう
な気相成長用原料を提供することにある。
含む層を具備する素子の窒素含有層を気相成長法（例え
ばＭＯＣＶＤ法）により製造する際、窒素の原料として
アジド基を有する有機金属化合物或いは、アジド基及び
IV族元素を含む化合物を用いることにより、結晶中へと
窒素の取り込まれを促進し良質の窒素含有層を得、高品
質の化合物半導体素子を提供することが可能となるよう
な気相成長用原料を提供することにある。
【０００５】
【作用】アンモニアの分解温度が高いのは、アンモニア
分子を構成する３つのＨ−Ｎ結合が等価であり、安定な
分子を形成していることに起因する。それに対してアジ
ド基（−Ｎ＝Ｎ＝Ｎ）は直線状であり窒素原子を放しや
すく、分解温度が低い。
分子を構成する３つのＨ−Ｎ結合が等価であり、安定な
分子を形成していることに起因する。それに対してアジ
ド基（−Ｎ＝Ｎ＝Ｎ）は直線状であり窒素原子を放しや
すく、分解温度が低い。
【０００６】窒素の原料としてアジド基を有する有機金
属化合物或いは、アジド基及びIV族元素を含む化合物を
用いることにより、結晶中への窒素の取り込まれを促進
し良質のナイトライド層を得ることが可能になり、高品
質の半導体素子を提供できる。
属化合物或いは、アジド基及びIV族元素を含む化合物を
用いることにより、結晶中への窒素の取り込まれを促進
し良質のナイトライド層を得ることが可能になり、高品
質の半導体素子を提供できる。
【０００７】アジト基を有する化合物としては，水素と
の化合物であるアジ化水素が考えられるが、アジ化水素
は爆発性が強く、−８０℃以下で保管をしなければなら
ないなど安全性、実用性の点で問題がある。アジド基を
有する室温においても比較的安定な物質としてはトリメ
チルシリルアジド（ＣＨ3 ）3 ＳｉＮ3 等のIV族元素を
含むアジ化物がある。トリメチルシリルアジドはＳｉ、
Ｃを含むためＳｉ、Ｃの混入が懸念される。しかし、本
発明者らの研究によれば、適切な条件下ではＳｉ、Ｃの
混入を十分に低減させることが可能であることが判明し
た。すなわち、テトラメチルシラン（（ＣＨ3 ）4 Ｓ
ｉ）、トリメチルシラン（（ＣＨ3 ）3 ＳｉＨ）をドー
ピング原料として用いたＳｉドーピングではＳｉは結晶
中に取り込まれないことにより、トリメチルシリル基は
安定であり、Ｎだけが選択的に取り込まれる。Ｓｉだけ
でなくＣ、Ｇｅ等のIV族元素を含むアジ化物を使用した
場合も同様に適切な条件のもとにおいてはＮのみが選択
的に取り込まれる。また、条件によってはＳｉを有効に
結晶中に取り込ませることも可能であり、ＳｉＮ（窒化
けい素）を成長する際には、トリメチルシリルアジドの
みを用いて成長を行なうことができる。また、アジ化物
はIV族の代りに、Ｚｎ、Ｍｇ、Ｉｎ等の金属で置き換え
たようなアジド基を有する有機金属化合物でもIV族を含
むアジ化物を用いた場合と同様な気相成長を行なうこと
ができる。
の化合物であるアジ化水素が考えられるが、アジ化水素
は爆発性が強く、−８０℃以下で保管をしなければなら
ないなど安全性、実用性の点で問題がある。アジド基を
有する室温においても比較的安定な物質としてはトリメ
チルシリルアジド（ＣＨ3 ）3 ＳｉＮ3 等のIV族元素を
含むアジ化物がある。トリメチルシリルアジドはＳｉ、
Ｃを含むためＳｉ、Ｃの混入が懸念される。しかし、本
発明者らの研究によれば、適切な条件下ではＳｉ、Ｃの
混入を十分に低減させることが可能であることが判明し
た。すなわち、テトラメチルシラン（（ＣＨ3 ）4 Ｓ
ｉ）、トリメチルシラン（（ＣＨ3 ）3 ＳｉＨ）をドー
ピング原料として用いたＳｉドーピングではＳｉは結晶
中に取り込まれないことにより、トリメチルシリル基は
安定であり、Ｎだけが選択的に取り込まれる。Ｓｉだけ
でなくＣ、Ｇｅ等のIV族元素を含むアジ化物を使用した
場合も同様に適切な条件のもとにおいてはＮのみが選択
的に取り込まれる。また、条件によってはＳｉを有効に
結晶中に取り込ませることも可能であり、ＳｉＮ（窒化
けい素）を成長する際には、トリメチルシリルアジドの
みを用いて成長を行なうことができる。また、アジ化物
はIV族の代りに、Ｚｎ、Ｍｇ、Ｉｎ等の金属で置き換え
たようなアジド基を有する有機金属化合物でもIV族を含
むアジ化物を用いた場合と同様な気相成長を行なうこと
ができる。
【０００８】このように、本発明による方法であれば結
晶中への窒素の取り込まれを増大することが可能であ
り、高品質の短波長発光素子または高品質のパッシベー
ション膜が得られ、産業上の要求に十分応えられる。
晶中への窒素の取り込まれを増大することが可能であ
り、高品質の短波長発光素子または高品質のパッシベー
ション膜が得られ、産業上の要求に十分応えられる。
【０００９】
【実施例】以下、本発明の実施例につき図面を参照して
説明する。 （実施例１）
説明する。 （実施例１）
【００１０】図２に本発明の一実施例の方法に使用した
結晶成長装置の概略の構成を断面図で示す。図中２１は
石英製の反応管（反応炉）であり、この反応管２１内に
はガス導入口２２から原料混合ガスが導入される。そし
て、反応管２１内のガスはガス排気口２３から排気され
るものとなっている。反応管２１内には、カーボン製の
サセプタ２４が配置されており、試料基板１１はこのサ
セプタ２４上に載置される。またサセプタ２４は高周波
コイル２５により誘導加熱されるものとなっている。次
に、上記装置を用いた結晶成長方法について説明する。
結晶成長装置の概略の構成を断面図で示す。図中２１は
石英製の反応管（反応炉）であり、この反応管２１内に
はガス導入口２２から原料混合ガスが導入される。そし
て、反応管２１内のガスはガス排気口２３から排気され
るものとなっている。反応管２１内には、カーボン製の
サセプタ２４が配置されており、試料基板１１はこのサ
セプタ２４上に載置される。またサセプタ２４は高周波
コイル２５により誘導加熱されるものとなっている。次
に、上記装置を用いた結晶成長方法について説明する。
【００１１】まず、化学エッチングにより表面清浄化し
たサファイア基板１１を前記サセプタ２４上に載置す
る。ガス導入管２２から高純度水素を毎分２．５１導入
し、反応管２１内の大気を置換する。次いで、ガス排気
口２３をロータリーポンプに接続し、反応管２１内を減
圧し、内部の圧力を２０〜３００torrの範囲に設定す
る。その後ガス導入口２２から高純度水素を導入し、高
周波コイル２５によりサセプタ２４及び基板１１を加熱
し基板温度１０００〜１２５０℃で３０分間保持して基
板の清浄化を行なったのちガスをアンモニアに切り替
え、基板温度１０００〜１３００℃で１〜１０分間保持
して基板の窒化を行なう。次いで、Ｇａ（ＣＨ3 ）3 、
（ＣＨ3 ）3ＳｉＮ3 等の原料を導入して成長を行な
う。なお、基板７１の温度は図示の熱電対２６によって
測定され、図示を省略した別の装置によりコントロール
される。
たサファイア基板１１を前記サセプタ２４上に載置す
る。ガス導入管２２から高純度水素を毎分２．５１導入
し、反応管２１内の大気を置換する。次いで、ガス排気
口２３をロータリーポンプに接続し、反応管２１内を減
圧し、内部の圧力を２０〜３００torrの範囲に設定す
る。その後ガス導入口２２から高純度水素を導入し、高
周波コイル２５によりサセプタ２４及び基板１１を加熱
し基板温度１０００〜１２５０℃で３０分間保持して基
板の清浄化を行なったのちガスをアンモニアに切り替
え、基板温度１０００〜１３００℃で１〜１０分間保持
して基板の窒化を行なう。次いで、Ｇａ（ＣＨ3 ）3 、
（ＣＨ3 ）3ＳｉＮ3 等の原料を導入して成長を行な
う。なお、基板７１の温度は図示の熱電対２６によって
測定され、図示を省略した別の装置によりコントロール
される。
【００１２】図１は、本発明の一実施例として上述した
結晶成長方法が適用されるＬＥＤの概略断面図である。
サファイア基板１１上にｎ−Ｇａ0.7 Ａｌ0.3 Ｎ層１２
（アンドープあるいはＳｉドープ、１×１０16〜１×１
０19ｃｍ-3たとえば１×１０17ｃｍ-3）が３μｍ形成さ
れ、その上にｐ−Ｇａ0.7 Ａｌ0.3 Ｎ層１３（Ｍｇド
ープ、１×１０16〜１×１０19ｃｍ-3たとえば１×１０
17ｃｍ-3）が２μｍ形成されている。なお、図中１４，
１５はいずれも金属電極である。
結晶成長方法が適用されるＬＥＤの概略断面図である。
サファイア基板１１上にｎ−Ｇａ0.7 Ａｌ0.3 Ｎ層１２
（アンドープあるいはＳｉドープ、１×１０16〜１×１
０19ｃｍ-3たとえば１×１０17ｃｍ-3）が３μｍ形成さ
れ、その上にｐ−Ｇａ0.7 Ａｌ0.3 Ｎ層１３（Ｍｇド
ープ、１×１０16〜１×１０19ｃｍ-3たとえば１×１０
17ｃｍ-3）が２μｍ形成されている。なお、図中１４，
１５はいずれも金属電極である。
【００１３】具体的には、図１のＬＥＤ製造には、原料
としてＧａ（ＣＨ3）3 を１×１０-5ｍｏｌ／ｍｉｎ、
（ＣＨ3 ）3 ＳｉＮ3 を１×１０-3ｍｏｌ／ｍｉｎ、Ａ
ｌ（ＣＨ3 ）3 を１×１０-6ｍｉｎ／ｍｏｌ導入して成
長を行なった。基板温度は７５０℃、圧力７５torr、原
料ガスの総流量は１１／ｍｉｎとした。ドーパントに
は、ｎ型にＳｉ、ｐ型にＭｇを用いた。Ｓｉはシラン
（ＳｉＨ4 ）を、Ｍｇはシクロペンタジエニルマグネシ
ウム（Ｃｐ2 Ｍｇ）をそれぞれ原料ガスに混入すること
によりドープした。 （実施例２）図３に実施例１に係るＬＥＤチップ３１を
レンズを兼ねた樹脂ケース３２に埋め込んだ状態を示
す。図中、３３は内部リード、３４は外部リードであ
る。この実施例によるＬＥＤは、樹脂ケースに埋め込ん
で約５ｍｃｄの青色発光が確認された。
としてＧａ（ＣＨ3）3 を１×１０-5ｍｏｌ／ｍｉｎ、
（ＣＨ3 ）3 ＳｉＮ3 を１×１０-3ｍｏｌ／ｍｉｎ、Ａ
ｌ（ＣＨ3 ）3 を１×１０-6ｍｉｎ／ｍｏｌ導入して成
長を行なった。基板温度は７５０℃、圧力７５torr、原
料ガスの総流量は１１／ｍｉｎとした。ドーパントに
は、ｎ型にＳｉ、ｐ型にＭｇを用いた。Ｓｉはシラン
（ＳｉＨ4 ）を、Ｍｇはシクロペンタジエニルマグネシ
ウム（Ｃｐ2 Ｍｇ）をそれぞれ原料ガスに混入すること
によりドープした。 （実施例２）図３に実施例１に係るＬＥＤチップ３１を
レンズを兼ねた樹脂ケース３２に埋め込んだ状態を示
す。図中、３３は内部リード、３４は外部リードであ
る。この実施例によるＬＥＤは、樹脂ケースに埋め込ん
で約５ｍｃｄの青色発光が確認された。
【００１４】なお、本実施例においては、ｎ型基板を用
いた例について示したが、ｐ型基板を用いても同様に実
施できる。また、ＧａＡｌＮにＩｎを添加して格子定数
を保ったままバンドギャップを変化させることも可能で
ある。 （実施例３）
いた例について示したが、ｐ型基板を用いても同様に実
施できる。また、ＧａＡｌＮにＩｎを添加して格子定数
を保ったままバンドギャップを変化させることも可能で
ある。 （実施例３）
【００１５】図４に本発明の他の実施例として、実施例
１と同様な結晶成長方法が適用されるＭＩＳ型のＬＥＤ
の概略の構成を断面図で示す。サファイア基板１１上に
ｎ−Ｇａ0.7 Ａｌ0.3 Ｎ層４２（アンドープあるいは
Ｓｉドープ、１×１０16〜１×１０19ｃｍ-3たとえば１
×１０17ｃｍ-3）が３μｍ形成され、その一部にＧａＡ
ｌＮの高抵抗部４３が形成されている。なお、図中の４
４、４５はいずれも金属電極である。４２、４３のＧａ
ＡｌＮ層の形成は、実施例１と同様に行なうことができ
る。このようにしても良好に発光可能なＬＥＤを形成で
きる。 （実施例４）
１と同様な結晶成長方法が適用されるＭＩＳ型のＬＥＤ
の概略の構成を断面図で示す。サファイア基板１１上に
ｎ−Ｇａ0.7 Ａｌ0.3 Ｎ層４２（アンドープあるいは
Ｓｉドープ、１×１０16〜１×１０19ｃｍ-3たとえば１
×１０17ｃｍ-3）が３μｍ形成され、その一部にＧａＡ
ｌＮの高抵抗部４３が形成されている。なお、図中の４
４、４５はいずれも金属電極である。４２、４３のＧａ
ＡｌＮ層の形成は、実施例１と同様に行なうことができ
る。このようにしても良好に発光可能なＬＥＤを形成で
きる。 （実施例４）
【００１６】図５に本発明の他の実施例として、実施例
１と同様な結晶成長方法が適用される半導体レーザ装置
の概略の構成を断面図で示す。サファイア基板１１上に
ｎ−ＧａＡｌＮバッファ層５２、ｎ−ＧａＡｌＮクラッ
ド層５３、アンドープＧａＡｌＮ活性層５４、ｐ−Ｇａ
ＡｌＮクラッド層５５が形成され、その上にｎ−ＧａＡ
ｌＮ電流阻止層５６、ｐ−ＧａＡｌＮコンタクト層５７
が形成されている。なお、図中５８、５９はいずれも金
属電極である。ここで使用した各ＧａＡｌＮ層は、実施
例１と同様に形成することができる。このようにしても
良好に動作する半導体レーザ装置を形成できる。 （実施例５）
１と同様な結晶成長方法が適用される半導体レーザ装置
の概略の構成を断面図で示す。サファイア基板１１上に
ｎ−ＧａＡｌＮバッファ層５２、ｎ−ＧａＡｌＮクラッ
ド層５３、アンドープＧａＡｌＮ活性層５４、ｐ−Ｇａ
ＡｌＮクラッド層５５が形成され、その上にｎ−ＧａＡ
ｌＮ電流阻止層５６、ｐ−ＧａＡｌＮコンタクト層５７
が形成されている。なお、図中５８、５９はいずれも金
属電極である。ここで使用した各ＧａＡｌＮ層は、実施
例１と同様に形成することができる。このようにしても
良好に動作する半導体レーザ装置を形成できる。 （実施例５）
【００１７】図６に本発明の他の実施例として、実施例
１と同様な結晶成長方法が適用されるバイポーラトラン
ジタの概略の構成を断面図で示す。サファイア基板１１
上にアンドープＧａＡｌＮバッファ層６２、ｎ−ＧａＡ
ｌＮコレクタ層６３、ｐ−ＧａＡｌＮベース層６４、ｎ
−ＧａＡｌＮエミッタ層６５、ｎ−ＧａＡｌＮエミッタ
コンタクト層６６が形成されている。なお、図中の６
７、６８、６９はいずれも電極である。ここでもＰ或い
はｎ型の各ＧａＡｌＮ層は実施例１の方法で同様に形成
することができる。このようにしても良好に動作するバ
イポーラトランジスタを形成することができる。
１と同様な結晶成長方法が適用されるバイポーラトラン
ジタの概略の構成を断面図で示す。サファイア基板１１
上にアンドープＧａＡｌＮバッファ層６２、ｎ−ＧａＡ
ｌＮコレクタ層６３、ｐ−ＧａＡｌＮベース層６４、ｎ
−ＧａＡｌＮエミッタ層６５、ｎ−ＧａＡｌＮエミッタ
コンタクト層６６が形成されている。なお、図中の６
７、６８、６９はいずれも電極である。ここでもＰ或い
はｎ型の各ＧａＡｌＮ層は実施例１の方法で同様に形成
することができる。このようにしても良好に動作するバ
イポーラトランジスタを形成することができる。
【００１８】なお、本発明の方法はプラズマＣＶＤ法に
より（ＣＨ3 ）3 ＳｉＮ3 を用いてＳｉＮを成長するこ
とも可能である。プラズマＣＶＤ法により、熱ＣＶＤ法
によっては取り込まれなかったＳｉの取り込まれが増大
し、（ＣＨ3 ）3 ＳｉＮ3 は、Ｓｉ、Ｎ両方の原料とし
て使用できるのでコストの面からもメリットが大きい。
光ＣＶＤ法においても（ＣＨ3 ）3 ＳｉＮ3 等のアジド
基を含むIV族元素の化合物を用いてＳｉＮを成長するこ
とも可能であり、同様の効果が期待できる。
より（ＣＨ3 ）3 ＳｉＮ3 を用いてＳｉＮを成長するこ
とも可能である。プラズマＣＶＤ法により、熱ＣＶＤ法
によっては取り込まれなかったＳｉの取り込まれが増大
し、（ＣＨ3 ）3 ＳｉＮ3 は、Ｓｉ、Ｎ両方の原料とし
て使用できるのでコストの面からもメリットが大きい。
光ＣＶＤ法においても（ＣＨ3 ）3 ＳｉＮ3 等のアジド
基を含むIV族元素の化合物を用いてＳｉＮを成長するこ
とも可能であり、同様の効果が期待できる。
【００１９】なお、前記実施例では基板としてサファイ
ア基板を用いた例について示したが（ＣＨ3 ）3 ＳｉＮ
3 を原料として使用すれば低温成長が可能になるので、
Ｓｉ、ＧａＡｓ、ＧａＰ、ＭｇＦ2、ＭｎＯ、ＴｉＯ2
等の基板も使用可能となる。ＳｉＣ基板の使用も可能で
ある。また、本発明はＮを構成元素とする半導体膜の形
成以外に、パッシベーションを目的とするシリコン窒化
膜や各種窒化膜の形成に適用可能である。
ア基板を用いた例について示したが（ＣＨ3 ）3 ＳｉＮ
3 を原料として使用すれば低温成長が可能になるので、
Ｓｉ、ＧａＡｓ、ＧａＰ、ＭｇＦ2、ＭｎＯ、ＴｉＯ2
等の基板も使用可能となる。ＳｉＣ基板の使用も可能で
ある。また、本発明はＮを構成元素とする半導体膜の形
成以外に、パッシベーションを目的とするシリコン窒化
膜や各種窒化膜の形成に適用可能である。
【００２０】さらに、アジド基を含む有機金属化合物或
いは、アジド基及びIV族元素を含む化合物はＲ3 ＭＮ3
（但しＲはアルキル基、Ｍは金属或いはIV族元素）であ
れば使用することができる。本発明によると、Ｎを構成
元素とする薄膜の形成以外に、半導体層にＮドーピング
を行なう場合においても大変有効である。
いは、アジド基及びIV族元素を含む化合物はＲ3 ＭＮ3
（但しＲはアルキル基、Ｍは金属或いはIV族元素）であ
れば使用することができる。本発明によると、Ｎを構成
元素とする薄膜の形成以外に、半導体層にＮドーピング
を行なう場合においても大変有効である。
【００２１】窒素の原料としてアジド基を有する有機金
属化合物を用いることにより、結晶中への窒素の取り込
まれを促進し、制御性に優れた窒素ドーピングを可能に
し、高品質の半導体素子を提供することが可能になる。
属化合物を用いることにより、結晶中への窒素の取り込
まれを促進し、制御性に優れた窒素ドーピングを可能に
し、高品質の半導体素子を提供することが可能になる。
【００２２】緑色ＬＥＤ用ＧａＰには発光を強めるため
に中性な電子トラップであるＮをドープする。所望の量
を高濃度で制御性よく添加できることがドーピングにお
いては重要である。 （実施例６）
に中性な電子トラップであるＮをドープする。所望の量
を高濃度で制御性よく添加できることがドーピングにお
いては重要である。 （実施例６）
【００２３】図７は本発明の実施例として上述したＮド
ーピングを行なったＬＥＤの概略断面図である。ｎ−Ｇ
ａＰ基板７１上にｎ−ＧａＰ層７２（Ｓドープ、１×１
０16〜１×１０19ｃｍ-3たとえば１×１０17ｃｍ-3、Ｎ
ドープ、５×１０18〜１×１０19ｃｍ-3たとえば１×１
０19ｃｍ-3）が３μｍ形成され、その上にｐ−ＧａＰ層
７３（Ｚｎドープ、１×１０16〜１×１０19ｃｍ-3たと
えば１×１０17ｃｍ-3、Ｎドープ、５×１０18〜１×１
０19ｃｍ-3たとえば１×１０19ｃｍ-3）が２μｍ形成さ
れている。図中７４、７５金属電極である。
ーピングを行なったＬＥＤの概略断面図である。ｎ−Ｇ
ａＰ基板７１上にｎ−ＧａＰ層７２（Ｓドープ、１×１
０16〜１×１０19ｃｍ-3たとえば１×１０17ｃｍ-3、Ｎ
ドープ、５×１０18〜１×１０19ｃｍ-3たとえば１×１
０19ｃｍ-3）が３μｍ形成され、その上にｐ−ＧａＰ層
７３（Ｚｎドープ、１×１０16〜１×１０19ｃｍ-3たと
えば１×１０17ｃｍ-3、Ｎドープ、５×１０18〜１×１
０19ｃｍ-3たとえば１×１０19ｃｍ-3）が２μｍ形成さ
れている。図中７４、７５金属電極である。
【００２４】具体的な製造方法は、図７のＬＥＤ製造に
は、原料としてＧａ（ＣＨ3 ）3 を２×１０-5ｍｏｌ／
ｍｉｎ、ＰＨ3 を４×１０-5ｍｏｌ／ｍｉｎ導入して成
長お行なった。基板温度は７００℃、圧力を７５torr、
原料ガスの総流量は１ｌ／ｍｉｎとした。ドーパントに
は、（ＣＨ3 ）3 ＳｉＮ3を１×１０-7〜４×１０-5ｍ
ｏｌ／ｍｉｎを原料ガスに混入することによりドープし
た。このようにして緑色発光可能なＬＥＤを形成するこ
とができる。本実施例ではＧａＰを用いた素子について
示したが、他のIII-Ｖ族半導体たとえば、ＧａＡｓ1-x
Ｐx （０≦ｘ≦１）を用いた素子にＮをドープする際に
も同様に実施できる。 （実施例７）
は、原料としてＧａ（ＣＨ3 ）3 を２×１０-5ｍｏｌ／
ｍｉｎ、ＰＨ3 を４×１０-5ｍｏｌ／ｍｉｎ導入して成
長お行なった。基板温度は７００℃、圧力を７５torr、
原料ガスの総流量は１ｌ／ｍｉｎとした。ドーパントに
は、（ＣＨ3 ）3 ＳｉＮ3を１×１０-7〜４×１０-5ｍ
ｏｌ／ｍｉｎを原料ガスに混入することによりドープし
た。このようにして緑色発光可能なＬＥＤを形成するこ
とができる。本実施例ではＧａＰを用いた素子について
示したが、他のIII-Ｖ族半導体たとえば、ＧａＡｓ1-x
Ｐx （０≦ｘ≦１）を用いた素子にＮをドープする際に
も同様に実施できる。 （実施例７）
【００２５】第６の実施例によるＬＥＤチップを図３に
示すようにレンズを兼ねた樹脂ケース３２に埋め込んだ
状態で発光させた。３３は内部リード、３４は外部リー
ド、３１は第６の実施例に示すＬＥＤチップである。こ
の実施例によるＬＥＤは、樹脂ケースに埋め込んで約５
ｍｃｄの青色発光が確認された。なお、本実施例におい
ては、ｎ型基板を用いた例について示したが、ｐ型基板
を用いても同様に実施できる。 （実施例８）
示すようにレンズを兼ねた樹脂ケース３２に埋め込んだ
状態で発光させた。３３は内部リード、３４は外部リー
ド、３１は第６の実施例に示すＬＥＤチップである。こ
の実施例によるＬＥＤは、樹脂ケースに埋め込んで約５
ｍｃｄの青色発光が確認された。なお、本実施例におい
ては、ｎ型基板を用いた例について示したが、ｐ型基板
を用いても同様に実施できる。 （実施例８）
【００２６】図８は、本発明の一実施例として実施例７
と同様なＮドーピングを行なったＬＥＤの概略構成図で
ある。ＧａＡｓ基板８１上にｎ−ＺｎＳｅ層８２（アン
ドープ）が３μｍ形成され、その上にｐ−ＺｎＳｅ層８
３（Ｎドープ、１×１０16〜１×１０19ｃｍ-3たとえば
１×１０17ｃｍ-3）が２μｍ形成されている。図中８
４、８５は金属電極である。
と同様なＮドーピングを行なったＬＥＤの概略構成図で
ある。ＧａＡｓ基板８１上にｎ−ＺｎＳｅ層８２（アン
ドープ）が３μｍ形成され、その上にｐ−ＺｎＳｅ層８
３（Ｎドープ、１×１０16〜１×１０19ｃｍ-3たとえば
１×１０17ｃｍ-3）が２μｍ形成されている。図中８
４、８５は金属電極である。
【００２７】具体的には、図８のＬＥＤ製造には原料と
してＺｎ（ＣＨ3 ）2 を２×１０-5ｍｏｌ／ｍｉｎ、Ｓ
ｅ（（ＣＨ3 ) 2 を４×１０-5ｍｏｌ／ｍｉｎ導入して
成長を行った。基板温度は５００℃、圧力を７５torr、
原料ガスの総流量は１ｌ／ｍｉｎとした。ドーパントに
は、（ＣＨ3 ）3 ＳｉＮ3 を１×１０-7〜４×１０-4ｍ
ｏｌ／ｍｉｎを原料ガスに混入することによりドープし
た。このようにしても良好に発光するＬＥＤを形成する
ことができる。 （実施例９）
してＺｎ（ＣＨ3 ）2 を２×１０-5ｍｏｌ／ｍｉｎ、Ｓ
ｅ（（ＣＨ3 ) 2 を４×１０-5ｍｏｌ／ｍｉｎ導入して
成長を行った。基板温度は５００℃、圧力を７５torr、
原料ガスの総流量は１ｌ／ｍｉｎとした。ドーパントに
は、（ＣＨ3 ）3 ＳｉＮ3 を１×１０-7〜４×１０-4ｍ
ｏｌ／ｍｉｎを原料ガスに混入することによりドープし
た。このようにしても良好に発光するＬＥＤを形成する
ことができる。 （実施例９）
【００２８】図９は本発明の他の実施例として、実施例
７と同様なＮドーピングを行なった半導体レーザ装置の
概略構成図である。ＧａＡｓ基板９１上にｎ−ＺｎＳｅ
バッファ層９２、ｎ−ＺｎＳｅクラッド層９３、アンド
ープＺｎＳｅ活性層９４、ｐ−ＺｎＳｅクラッド層９５
が形成され、その上にｎ−ＺｎＳｅ電流阻止層９６、ｐ
−ＺｎＳｅコンタクト層９７が形成されている。９８、
９９は金属電極である。ＺｎＳｅ層は実施例８と同様に
形成できる。このようにしても半導体レーザ装置を提供
できる。
７と同様なＮドーピングを行なった半導体レーザ装置の
概略構成図である。ＧａＡｓ基板９１上にｎ−ＺｎＳｅ
バッファ層９２、ｎ−ＺｎＳｅクラッド層９３、アンド
ープＺｎＳｅ活性層９４、ｐ−ＺｎＳｅクラッド層９５
が形成され、その上にｎ−ＺｎＳｅ電流阻止層９６、ｐ
−ＺｎＳｅコンタクト層９７が形成されている。９８、
９９は金属電極である。ＺｎＳｅ層は実施例８と同様に
形成できる。このようにしても半導体レーザ装置を提供
できる。
【００２９】なお、実施例８、９においてはＺｎＳｅに
ついて示したが、他のII−VI族例えばＺｎＳx Ｓｅ1-x
（０≦ｘ≦１）についても同様に実施できる。また、Ｇ
ａＡｓ基板を用いた例について示したが、ＺｎＳｅ等の
II−VI族の基板を用いても同様に実施できる。 （実施例１０）
ついて示したが、他のII−VI族例えばＺｎＳx Ｓｅ1-x
（０≦ｘ≦１）についても同様に実施できる。また、Ｇ
ａＡｓ基板を用いた例について示したが、ＺｎＳｅ等の
II−VI族の基板を用いても同様に実施できる。 （実施例１０）
【００３０】図１０は本発明の他の実施例として実施例
７と同様なＮドーピングを行なった。ＬＥＤの概略構成
図である。ｎ−ＳｉＣ基板１０１上にｎ−ＳｉＣ層１０
２（Ｎドープ、５×１０18〜５×１０19ｃｍ-3たとえば
１×１０19ｃｍ-3、Ａｌドープ、１×１０17ｃｍ-3〜１
×１０19ｃｍ-3、たとえば５×１０18）が３μｍ形成さ
れ、その上にｐ−ＳｉＣ層１０３（Ａｌドープ、５×１
０18〜５×１０19ｃｍ-3例えば１×１０19ｃｍ-3）が２
μｍ形成されている。図中１０４、１０５は金属電極で
ある。なお、本実施例においては、ｎ型基板を用いた例
について示したが、ｐ型基板を用いても同様に実施でき
る。
７と同様なＮドーピングを行なった。ＬＥＤの概略構成
図である。ｎ−ＳｉＣ基板１０１上にｎ−ＳｉＣ層１０
２（Ｎドープ、５×１０18〜５×１０19ｃｍ-3たとえば
１×１０19ｃｍ-3、Ａｌドープ、１×１０17ｃｍ-3〜１
×１０19ｃｍ-3、たとえば５×１０18）が３μｍ形成さ
れ、その上にｐ−ＳｉＣ層１０３（Ａｌドープ、５×１
０18〜５×１０19ｃｍ-3例えば１×１０19ｃｍ-3）が２
μｍ形成されている。図中１０４、１０５は金属電極で
ある。なお、本実施例においては、ｎ型基板を用いた例
について示したが、ｐ型基板を用いても同様に実施でき
る。
【００３１】また、ドーピング用原料には他のアジド基
及びIV族元素を含む化合物としてトリメチルシリルメチ
ルアジド（（ＣＨ3 ）3 ＳｉＣＨ2 Ｎ3 ）、トリエチル
シリルアジド（（ＣＨ2 Ｈ5 ）3 ＳｉＮ3 ）等を使用し
ても同様に実施できる。その他、本発明はその趣旨を逸
脱しない範囲で種々変形して実施することができる。
及びIV族元素を含む化合物としてトリメチルシリルメチ
ルアジド（（ＣＨ3 ）3 ＳｉＣＨ2 Ｎ3 ）、トリエチル
シリルアジド（（ＣＨ2 Ｈ5 ）3 ＳｉＮ3 ）等を使用し
ても同様に実施できる。その他、本発明はその趣旨を逸
脱しない範囲で種々変形して実施することができる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、比
較的低温で気相成長を行なうことができ、かつナイトラ
イド結晶中への窒素の取り込まれを促進する。また、制
御性に優れたドーピングが可能になり、高品質の半導体
素子が得られ、産業上の要求に十分応えられる。
較的低温で気相成長を行なうことができ、かつナイトラ
イド結晶中への窒素の取り込まれを促進する。また、制
御性に優れたドーピングが可能になり、高品質の半導体
素子が得られ、産業上の要求に十分応えられる。
【図１】 第１の実施例であるＬＥＤの概略断面図。
【図２】 成長装置の概略構成図。
【図３】 本発明の第２の実施例に係るＬＥＤチップを
樹脂ケースに埋め込んだ図。
樹脂ケースに埋め込んだ図。
【図４】 第３の実施例であるＬＥＤの概略断面図。
【図５】 第４の実施例である半導体レーザの概略断面
図。
図。
【図６】 第５の実例であるバイポーラトランジスタの
概略断面図。
概略断面図。
【図７】 第６の実施例であるＬＥＤの概略断面図。
【図８】 第８の実施例であるＬＥＤの概略断面図。
【図９】 第９の実施例である半導体レーザの概略断面
図。
図。
【図１０】 第１０の実施例であるＬＥＤの概略断面
図。
図。
１１……サファイア基板 １２……ｎ−Ｇａ0.7 Ａｌ
0.3 Ｎ層 １３……ｐ−Ｇａ0.7 Ａｌ0.3 Ｎ層 ２１……反応管
２４……サセプタ
0.3 Ｎ層 １３……ｐ−Ｇａ0.7 Ａｌ0.3 Ｎ層 ２１……反応管
２４……サセプタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 33/00 Ｃ (56)参考文献 特開 昭61−69969（ＪＰ，Ａ) 特開 昭60−219726（ＪＰ，Ａ) 月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗ ｏｒｌｄ（プレスジャーナル社）、1991 年１月号第130−132頁 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C23C 16/34 C30B 25/02 C30B 29/38 H01L 33/00
Claims (3)
- 【請求項１】 熱ＣＶＤ法により、ＧａＡｌＮ膜を気相
成長するに当たり、圧力２０〜３００ｔｏｒｒにて、ア
ジド基及びＳｉを含む化合物を窒素の原料として用いる
ことを特徴とする薄膜の製造方法。 - 【請求項２】 前記アジド基及びＳｉを含む化合物がＲ
3 ＳｉＮ3（但しＲはアルキル基）であることを特徴とす
る請求項１記載の薄膜の製造方法。 - 【請求項３】 前記ＧａＡｌＮ膜にＩｎが含まれている
ことを特徴とする請求項１記載の薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5596292A JP3176975B2 (ja) | 1991-07-23 | 1992-03-16 | 薄膜の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-181411 | 1991-07-23 | ||
| JP18141191 | 1991-07-23 | ||
| JP5596292A JP3176975B2 (ja) | 1991-07-23 | 1992-03-16 | 薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109636A JPH05109636A (ja) | 1993-04-30 |
| JP3176975B2 true JP3176975B2 (ja) | 2001-06-18 |
Family
ID=26396862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5596292A Expired - Fee Related JP3176975B2 (ja) | 1991-07-23 | 1992-03-16 | 薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176975B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254931B2 (ja) * | 1994-10-17 | 2002-02-12 | 松下電器産業株式会社 | ｐ型窒化ガリウム系化合物半導体の製造方法 |
| JPH09289351A (ja) * | 1996-04-19 | 1997-11-04 | Matsushita Electric Ind Co Ltd | 半導体発光素子 |
| KR100416738B1 (ko) * | 1996-12-30 | 2004-04-21 | 삼성전기주식회사 | 기상결정성장법에의한ZnSe단결정제조장치 |
| EP0993027A4 (en) * | 1997-03-28 | 2002-05-29 | Sharp Kk | PROCESS FOR MANUFACTURING SEMICONDUCTOR COMPOUNDS |
| JP6219045B2 (ja) * | 2013-03-22 | 2017-10-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP6695094B2 (ja) * | 2013-09-26 | 2020-05-20 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 硫化亜鉛硬度の増大 |
| JP6270938B2 (ja) * | 2016-08-26 | 2018-01-31 | 株式会社東芝 | ＳｉＣエピタキシャルウェハおよび半導体装置 |
-
1992
- 1992-03-16 JP JP5596292A patent/JP3176975B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ（プレスジャーナル社）、１９９１年１月号第１３０−１３２頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05109636A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5273933A (en) | Vapor phase growth method of forming film in process of manufacturing semiconductor device | |
| US5432808A (en) | Compound semicondutor light-emitting device | |
| KR100470155B1 (ko) | 아연산화물 반도체 제조방법 | |
| JP3209096B2 (ja) | ３族窒化物化合物半導体発光素子 | |
| US5005057A (en) | Semiconductor light-emitting diode and method of manufacturing the same | |
| US7622398B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| JP2827794B2 (ja) | ｐ型窒化ガリウムの成長方法 | |
| US6104039A (en) | P-type nitrogen compound semiconductor and method of manufacturing same | |
| JP2623466B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| US6773946B2 (en) | Method for fabricating light-emitting diode using nanosize nitride semiconductor multiple quantum wells | |
| KR20040104959A (ko) | 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물 | |
| JPH03203388A (ja) | 半導体発光素子およびその製造方法 | |
| JP3100644B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3176975B2 (ja) | 薄膜の製造方法 | |
| JP2773597B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP3522610B2 (ja) | ｐ型窒化物半導体の製造方法 | |
| JP3335974B2 (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
| JP4006537B2 (ja) | Ｐ型の窒化物半導体の作製方法 | |
| JPH03211888A (ja) | 半導体発光素子及びその製造方法 | |
| JP2768742B2 (ja) | バイポーラトランジスタ | |
| JP3251600B2 (ja) | 有機金属成長法 | |
| JPH0992881A (ja) | 化合物半導体装置 | |
| JP2003142729A (ja) | 半導体発光素子 | |
| JP3274271B2 (ja) | 半導体発光素子 | |
| JP4539105B2 (ja) | 窒化物半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |