JP3175140B2

JP3175140B2 - バスインターフェイス装置

Info

Publication number: JP3175140B2
Application number: JP31452694A
Authority: JP
Inventors: 忠畔上; 俊介林; 均安井; 賢治山口
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1994-12-19
Filing date: 1994-12-19
Publication date: 2001-06-11
Anticipated expiration: 2016-06-11
Also published as: JPH08172443A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセス制御等で広く用
いられている31.25ｋｂｐｓ程度の伝送速度を有する共
通伝送路バスに用いて好適なバスインターフェイス装置
に係り、特に直流電流に重畳してパルス電流を送信する
形式のバスの汎用化に関する。

【０００２】

【従来の技術】本出願人は、例えば実開昭６１−１６８
７３４号で二線式バス用の送信機を提案しており、また
実開平５−２５８５５号でもバスインターフェイス装置
を提案しており、プロセス制御等の計装用に標準的に採
用されている。図１２は共通伝送路バスの一般的な構造
とバスインターフェイス装置との関係の説明図である。
一対の信号線Ｌ１，Ｌ２はツイストペアと呼ばれる形式
の共通伝送路バスで、その各終端には各信号線Ｌ１，Ｌ
２に終端抵抗ＲＴと接地コンデンサＣ０を一組として二
組設けられいる。そして、一方の終端の接地コンデンサ
Ｃ０間が接地され、他方の終端の接地コンデンサＣ０間
は接地されていない。ここで終端に用いられる素子の定
数は、例えばＲＴを５０Ω、Ｃ０を１０μＦとする。バ
ス用電源ＰＳ１は所定の直流電圧Ｖ_L1,L2でバスに直流
電流を供給する回路であり、例えば２０ｍＨ程度の出力
インダクタンスＺ１が直列に挿入される。

【０００３】送受信局ＳＴはバスに１ビットのパルス列
信号を出力するもので通信局ＳＴはバスに複数配置され
て、バス上の信号の授受をするもので、送信部ＴＸと受
信部ＲＸを有すると共に、動作用の局用電源ＰＳ２が付
設されている。送信部ＴＸは、通信局ＳＴ内部に別途設
けられる通信フレーム作成部からの直列１ビット信号を
入力し、この直列１ビット信号に対応する電流信号を出
力する。このような共通伝送路バスに対して、バス用電
源ＰＳ１の電圧は２０Ｖ、１０Ｖあるいは０Ｖ等の一定
電圧に選定される。このようなバスに接続される送受信
局ＳＴは電流型になっており、このバス用電源ＰＳ１の
電圧での電流送出が行われる。

【０００４】ここで、出力インダクタンスＺ１を設けた
のは、直流インピーダンスが直流抵抗分のみで２Ω程度
と低く、周波数の増大に比例してインピーダンスが増大
する為である。すると、直流インピーダンスが低いた
め、バスに直流電流を供給する際に消費電流を少なくで
きる。他方、パルス列信号を伝送するキャリア周波数で
は、送信局ＳＴの出力インピーダンスを考慮すると、出
力インダクタンスＺ１のインピーダンスは十分高いの
で、パルス信号が円滑に伝送されるのである。

【０００５】図１３は送信局ＴＸの構成例を示すブロッ
ク図で、実開平５−２５８５５号の実施例を変形したも
のである。図において、電圧制御部ＬＣは直列１ビット
信号ＴＸＩＮを入力し、電流出力部ＣＤにパルス制御信
号を出力するもので、ＣＭＯＳ論理素子を使用するとよ
い。電圧制御部ＬＣの出力するパルス制御信号電圧は、
ＰＳ２−を基準とした電源電圧Ｖcc（例えば５Ｖ）に対
してローレベルでは1.9Ｖ、ハイレベルでは3.1Ｖの0.5
Ｖcc±1.2Ｖに選定する。電流出力部ＣＤはトランジス
タＴｒのベース端子に分圧抵抗Ｒ_B1，Ｒ_B2で分圧したパ
ルス制御信号を入力し、コレクタ端子とエミッタ端子の
間をオンオフするもので、エミッタ端子はエミッタ抵抗
Ｒ_Eを介して局基準電位ＰＳ２−と接続される。する
と、ダイオードブリッジＤＢを介して信号線Ｌ１，Ｌ２
には電流出力部ＣＤのオンオフ動作に付随したオンオフ
電流が流れる。即ち、信号線Ｌ１，Ｌ２にはトランジス
タＴｒオンでエミッタ抵抗Ｒ_Eから定まるオン電流が流
れ、トランジスタＴｒオフで両者は接続が解除される。

【０００６】

【発明が解決しようとする課題】ここで問題となるの
は、ダイオードブリッジＤＢの順電圧降下ΔＶ_DBとトラ
ンジスタＴｒのベース・エミッタ間電圧降下ΔＶ_BEのも
たらす影響である。信号線Ｌ１，Ｌ２にはバス用電源Ｐ
Ｓ１によりバス電位Ｖ_L1,L2として例えば２０Ｖが印加
されており、ダイオードブリッジＤＢの順電圧降下ΔＶ
_DB1.4Ｖが作用して、電流出力部ＣＤのトランジスタＴ
ｒのコレクタ・エミッタ間電位Ｖ_CEとエミッタ抵抗Ｒ_E
での電圧降下Ｖ_REとの和であるバイアス電圧Ｖ_BIASは1
8.6Ｖとなる。ベース端子に印加される電圧は、パルス
制御信号を分圧抵抗Ｒ_B1，Ｒ_B2で分圧した電圧であり、
分圧比を1/2とするとハイレベル電位は1.55Ｖとなる。
従って、バイアス電圧Ｖ_BIASが18.6Ｖであると、ベース
端子に印加されるパルス制御信号電位に比較して十分大
きいから、送信局ＴＸの信号線Ｌ１，Ｌ２に対する電流
送出が円滑に行える。尚、バイアス電圧の許容最低値Ｖ
_BIASMINは、次の関係式で表される。Ｖ_BIASMIN＝Ｖ_RB2−Ｖ_RE＋Ｖ_CESAT＝1.55−0.6＋0.3≒1.25[Ｖ] (1) ここで、Ｖ_RB2は分圧抵抗Ｒ_B2での電圧降下、Ｖ_CESATは
トランジスタが正常動作するのに必要な飽和電圧で約0.
3Ｖになっている。

【０００７】しかしながら、バス用電源ＰＳ１によるバ
ス電位Ｖ_L1,L2が低下して、ΔＶ_DB1.4Ｖとパルス制御信
号の分圧電位は1.55Ｖを加えた３Ｖよりも低くなると、
送信局ＴＸの信号線Ｌ１，Ｌ２に対する電流送出の電位
が当初想定したものよりも低下して支障を生ずるという
課題があった。同様に、バス電位Ｖ_L1,L2が負電圧の−
２０Ｖの場合にも、ダイオードブリッジＤＢの作用でト
ランジスタＴｒのベース・エミッタ電位のバイアス電圧
Ｖ_BIASは＋18.6Ｖとなるから、バス電位Ｖ_L1,L ₂が−３
Ｖよりも絶対値が小さくなると電流送出に支障を生ず
る。結局バス電位Ｖ_L1,L2が＋３Ｖから−３Ｖの範囲で
は、使用不可能となるデッドゾーンが存在している。す
ると、信号線Ｌ１，Ｌ２の設置されている現場の個別具
体的な状況では、一部データの送受信できない区間が発
生してプラントの操業に支障を生ずる虞れがあった。

【０００８】本発明は上記の課題を解決するもので、バ
ス用電源ＰＳ１によるバス電位Ｖ_L1 _,L2が０Ｖに近い値
でも電流パルス信号の送信が可能なバスインターフェイ
ス装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】このような目的を達成す
る本発明は、バス用電源ＰＳ１により所定の直流バス電
圧の印加された一対の信号線Ｌ１，Ｌ２に直列１ビット
の信号を、この１ビットの信号のハイレベル、ローレベ
ル並びに中立レベルの３レベルの電流値により送信する
バスインターフェイス装置であって、このバスインター
フェイス装置に直流電圧Ｖccを供給する局用電源ＰＳ２
と、この局用電源のプラス側ＰＳ２＋と入出力端子の一
方が接続され、制御端子に与えられる第１の制御電圧Ｖ
_Q1により入出力端子の他方に第１の電流Ｉ_Q1を供給する
第１の可変電流源１０と、この局用電源のマイナス側Ｐ
Ｓ２−と入出力端子の一方が接続され、制御端子に与え
られる第２の制御電圧Ｖ_Q2により入出力端子の他方から
第２の電流Ｉ_Q2を吸い込む第２の可変電流源２０と、当
該第１の可変電流源の他方の入出力端子にアノード端子
が接続された第１のダイオードＤ１と、当該第２の可変
電流源の他方の入出力端子にカソード端子が接続された
第２のダイオードＤ２を有し、この第１のダイオードの
カソード端子と第２のダイオードのアノード端子が共通
に接続されて前記信号線の一方Ｌ１とも接続されるダイ
オード出力回路３０と、外部より指令される信号電圧Ｔ
ＸＩＮを入力し、この信号電圧がハイレベル、ローレベ
ル並びに中立レベルの３レベルの電圧値に応じて主制御
電圧Ｖ_LCを出力する入力回路４０と、この入力回路から
送られる主制御電圧を入力し、前記第１の制御電圧と第
２の制御電圧を出力して、第１および第２の可変電流源
の出力電流を差動的に増減させる電流設定部５０とを具
備することを特徴としている。

【００１０】

【作用】第１及び第２の電流源はダイオード出力回路を
介して直列に接続されており、両者の出力電流の非平衡
電流がダイオード出力回路を介して一対の信号線Ｌ１，
Ｌ２に出力される。入力回路は１ビット信号を入力し、
電流設定部に主制御電圧を送る。すると電流設定部で
は、この主制御電圧に応じた非平衡電流が一対の信号線
に出力されるように、第１及び第２の電流源の出力電流
を差動的に増減させる信号を供給する。バス用電源は一
対の信号線Ｌ１，Ｌ２にバス電圧を与えるが、何らかの
原因で０Ｖ近くまで低下する場合でも、バイアス電圧に
起因して電流出力に不都合が生じた側の第１又は第２の
電流源と信号線との間をダイオード出力回路が遮断して
出力パルス電流信号には影響を及ぼさない。ここで、ダ
イオード出力回路は信号線上の電位の絶対値が高い場合
には、ダイオードスイッチとしての作用により二つの電
流源のうち一方を選択して電流パルス送信を行い、また
０Ｖ近くまで低下する場合でも、第１及び第２の電流源
が差動的に動作することで電流パルス送信が可能にな
る。

【００１１】

【実施例】図１は本発明の一実施例を示すバスインター
フェイス装置の構成ブロック図である。尚、図１におい
て前記図１２と同一作用をするものには同一符合を付し
て説明を省略する。図において、第１電流源１０はＰＮ
ＰトランジスタＱ１のエミッタ端子に接続された抵抗Ｒ
１に電流Ｉ_Q1を流すもので、ベース端子には直流電源電
圧−Ｖccを電流設定部３０で分圧した制御電圧Ｖ_Q1が印
加されている。この抵抗Ｒ１の一端は局用電源ＰＳ２の
プラス側ＰＳ２＋と接続されている。第２電流源２０は
ＮＰＮトランジスタＱ２のエミッタ端子に接続された抵
抗Ｒ２に電流Ｉ_Q2を流すもので、ベース端子には直流電
源電圧−Ｖccを電流設定部３０で分圧した制御電圧Ｖ_Q2
が印加されている。この抵抗Ｒ２の一端は局用電源ＰＳ
２のマイナス側ＰＳ２−と接続されている。また、局用
電源ＰＳ２のプラス側ＰＳ２＋は信号線Ｌ２と接続され
いる。ここでは、バス用電源ＰＳ１の基準電位を信号線
Ｌ２に選定しているので、ＰＳ２＋が基準電位となり、
ＰＳ２−が直流電源電圧−Ｖccになっている。

【００１２】ダイオード出力回路３０は、ＰＮＰトラン
ジスタＱ１のコレクタ端子にアノード端子が接続された
ダイオードＤ１と、ＮＰＮトランジスタＱ２のコレクタ
端子にカソード端子が接続されたダイオードＤ２とを有
するもので、このダイオードＤ１のカソード端子がダイ
オードＤ２のアノード端子に接続されると共に、信号線
Ｌ１とも接続されている。そして、第１電流源１０から
供給される電流Ｉ_Q1と第２電流源２０の吸い込む電流Ｉ
_Q2が、ダイオードＤ１，Ｄ２のオンオフ状態に応じて信
号線Ｌ１への出力電流Ｉoutとして流れる。

【００１３】入力回路４０は外部から入力された１ビッ
ト信号ＴＸＩＮを抵抗Ｒinを介してバッファＵ１のプラ
ス端子に入力すると共に、分圧抵抗Ｒ１０，Ｒ１１を用
いて基準電位ＰＳ２＋と直流電源電圧−Ｖcc（ＰＳ２
−）を分圧し、動作電位をバス用電源ＰＳ１の出力電圧
の半分である−Ｖcc／２にしている。すると、バッファ
Ｕ１の出力する主制御電圧Ｖ_LCの動作電圧が中立レベル
に対して対称的になる。

【００１４】電流値設定部５０は、入力回路４０と第１
及び第２の電流源との間に設けられたもので、トランジ
スタＱ１のエミッタ端子とトランジスタＱ２のエミッタ
端子との間を接続する抵抗Ｒ３，Ｒ５，Ｒ６及びＲ４が
この順序で直列に接続される。そして、抵抗Ｒ３とＲ５
の接続点の電位は制御電圧Ｖ_Q1として、トランジスタＱ
１のベース端子に送られる。また抵抗Ｒ６とＲ４の接続
点の電位は制御電圧Ｖ _Q2として、トランジスタＱ２のベ
ース端子に送られる。更に、抵抗Ｒ５とＲ６の接続点に
は、バッファＵ１から主制御電圧Ｖ_LCが送られる。

【００１５】図２は図１の装置で取り扱う信号の説明図
で、局用電源ＰＳ２のマイナス側ＰＳ２−を基準として
電圧を表している。１ビット信号ＴＸＩＮには、ハイレ
ベル、中立レベル並びにローレベルの３種類があり、例
えばＣＭＯＳ論理素子であればハイレベルが５Ｖ、中立
レベルがオフ状態でローレベルが０Ｖで表わされる。す
ると、定常状態ではバッファＵ１の出力する主制御電圧
Ｖ_LCはそれぞれ3.1/2.5/1.9Ｖとなる。これに対応し
て、電流設定部３０の制御電圧Ｖ_Q1はそれぞれＶ_P _S2−
0.95/Ｖ_PS2−1.25/Ｖ_PS2−1.55Ｖとなり、制御電圧Ｖ_Q2
はそれぞれ1.55/1.25/0.95Ｖとなる。ここで、Ｖ_PS2は
局用電源ＰＳ２のマイナス側ＰＳ２−を基準としたとき
のプラス側ＰＳ２＋の電位である。そこで、第１電流源
Ｑ１の供給する電流Ｉ_Q1はそれぞれ５／１０／１５ｍ
Ａ、第２電流源Ｑ２に流れる電流Ｉ_Q2はそれぞれ１５／
１０／５ｍＡとなる。

【００１６】図３は、信号線電位Ｖ_Lineと第１及び第２
の電流源Ｑ１，Ｑ２の動作の関係を説明する図で、
（Ａ）は回路図、（Ｂ）は動作図である。ここでは、図
１の第１電流源Ｑ１と第２電流源Ｑ２はダイオードＤ
１，Ｄ２を介して直列に接続されている部分を抜き出し
ている。ダイオードＤ１，Ｄ２の共通接続点と接続され
た信号線の電位Ｖ_Lineは、第２電流源Ｑ２のコモン側を
基準電位として表したものである。信号線電位Ｖ_Lineが
高いときＨは、第１電流源Ｑ１は停止し、第２電流源Ｑ
２により電流パルス送信の機能が発揮される。他方、信
号線電位Ｖ_Lineが低いときＬは、第２電流源Ｑ２は停止
し、第１電流源Ｑ１により電流パルス送信の機能が発揮
される。そして、信号線電位Ｖ_Lineが中間的な遷移的電
位のときＭは、第１電流源Ｑ１と第２電流源Ｑ２との差
動的動作により電流パルス送信の機能が発揮される。

【００１７】図４は信号線電位Ｖ_L1,L2とダイオード出
力回路の動作の関係を説明する図で、第１欄には信号線
Ｌ１，Ｌ２間の電位Ｖ_L1,L2、第２欄にはダイオードＤ
１、第３欄にはダイオードＤ２、第４欄には出力電流Ｉ
outを表している。まず、信号線電位Ｖ_L1,L2が20V,10V,
0VのときはダイオードＤ１はオフ状態となり、ダイオー
ドＤ２はオン状態となるので、第２電流源２０の吸い込
む電流Ｉ_Q2がダイオードＤ２に流れる。この電流Ｉ_Q2は
図２の第４欄右側に記載されている値である。そこで、
信号線Ｌ１への出力電流ＩoutはＨ，Ｌレベルに応じて
１０±５ｍＡとなる。

【００１８】次に、信号線電位Ｖ_L1,L2が-10V,-20Vのと
きはダイオードＤ１はオン状態となり、ダイオードＤ２
はオフ状態となるので、第１電流源１０の出力する電流
Ｉ_Q1がダイオードＤ１に流れる。この電流Ｉ_Q1は図２の
第４欄左側に記載されている値である。そこで、信号線
Ｌ１への出力電流ＩoutはＨ，Ｌレベルに応じて−１０
±５ｍＡとなる。

【００１９】ところで、信号線電位Ｖ_L1,L2が-2.5Vのよ
うに、ダイオードＤ１，Ｄ２を同時にオン状態させる遷
移的電位になることがある。この場合には、信号線Ｌ１
への出力電流Ｉoutは次の式で表される。Ｉout＝Ｉ_Q1＋Ｉ_Q2 (2) 即ち、信号線Ｌ１への出力電流ＩoutはＨ，Ｌレベルに
応じて０±１０ｍＡとなる。従来例では、信号線電位Ｖ
_L1,L2が−３〜＋３Ｖの範囲でデッドソーンが存在して
いたが、ここではいずれの範囲でも出力電流Ｉoutが送
出できるという効果がある。

【００２０】図５は本発明の第２の実施例を示す構成図
である。ここでは図１の回路に帰還回路６０を付設し
て、ダイオードＤ１，Ｄ２を同時にオン状態させる遷移
的電位でも、信号線Ｌ１への出力電流ＩoutがＨ，Ｌレ
ベルに応じて０±５ｍＡとなるようにパルス電流値の波
高値を帰還制御するものである。これにより、ダイオー
ドＤ１，Ｄ２のいずれか一方がオン状態で、他方がオフ
状態の場合のパルス電流値の波高値±５ｍＡと同一にな
り、パルス信号の信号振幅が統一される。

【００２１】図において、分圧抵抗Ｒ７，Ｒ８は一方が
トランジスタＱ１のエミッタ端子、他方がトランジスタ
Ｑ２のエミッタ端子と接続されている。ここでは、分圧
抵抗Ｒ７，Ｒ８の抵抗値を抵抗Ｒ１，Ｒ２に比較して１
桁程度大きくして帰還回路６０を接続した影響が第１及
び第２の電流源に及ばないように配慮している。この分
圧抵抗Ｒ７，Ｒ８の接続点は帰還コンデンサＣ_FBを介し
て演算増幅器Ｕ２のマイナス端子と接続されている。演
算増幅器Ｕ２のプラス端子には、入力回路４０より１ビ
ット信号ＴＸＩＮが入力抵抗Ｒinを介して供給される。
演算増幅器Ｕ２が出力する主制御電圧Ｖ_LCは、帰還抵抗
Ｒ１３によりマイナス端子に帰還されている。

【００２２】このように構成された装置の動作を以下説
明する。図６は図１の装置で信号線Ｌ１,Ｌ２間の電位
Ｖ_L1,L2が１０Ｖの場合の波形図で、（Ａ）は主制御電
圧Ｖ_LC、（Ｂ）はバスに供給する出力電流Ｉout、
（Ｃ）は信号線電位Ｖ_L1,L2である。時刻Ｔ０は４８μ
Ｓ経過時で、時刻Ｔ０前は中立レベル、時刻Ｔ０後は
Ｈ，Ｌレベルを交互に約３０μＳ周期で繰り返す波形図
を示している。主制御電圧Ｖ_LCは中立レベルでは2.5Ｖ
になっており、Ｈレベルでは３Ｖ、Ｌレベルでは２Ｖと
なっている。そして出力電流Ｉoutは図４で記載されて
いるように、中立レベルでは１０ｍＡ、Ｈレベルでは１
５ｍＡ、Ｌレベルでは５ｍＡとなっている。また、信号
線電位Ｖ_L1,L2は中立レベルではバス用電源ＰＳ１によ
る電位１０Ｖになっている。しかし、Ｈレベルでは出力
電流Ｉoutと線路の特性インピーダンスＺ_ACによる電圧
変動を受けて9.75Ｖとなり、Ｌレベルでは10.25Ｖにな
る。ここで、出力電流Ｉoutの増大が信号線電位Ｖ_L1,L2
の低下をもたらしているのは、送信局ＴＸでは基準電位
をＰＳ２−に採っているのに対して、信号線電位Ｖ
_L1,L2では基準電位を信号線Ｌ２、即ち局用電源のプラ
ス側ＰＳ２＋に採っているから、符合が逆転するためで
ある。

【００２３】図７は図１の装置で信号線Ｌ１,Ｌ２間の
電位Ｖ_L1,L2が−１０Ｖの場合の波形図である。図６と
比較すると、主制御電圧Ｖ_LCは同一であり、出力電流Ｉ
outは図４で記載されているように、中立レベルでは−
１０ｍＡ、Ｈレベルでは−５ｍＡ、Ｌレベルでは−１５
ｍＡとなっている。また、信号線電位Ｖ_L1,L2は中立レ
ベルではバス用電源ＰＳ１による電位−１０Ｖとなり、
Ｈレベルでは−10.25Ｖとなり、Ｌレベルでは−9.75Ｖ
になる。

【００２４】図８は図１の装置で信号線Ｌ１,Ｌ２間の
電位Ｖ_L1,L2が０Ｖの場合の波形図で、図６と比較する
と、主制御電圧Ｖ_LCと出力電流Ｉoutは同一である。ま
た、信号線電位Ｖ_L1,L2は中立レベルでは電位０Ｖだか
ら、Ｈレベルでは−0.25Ｖとなり、Ｌレベルでは＋0.25
Ｖになる。

【００２５】これに対して、遷移的電位の場合には少し
事情が異なる。図９は図１の装置で信号線Ｌ１,Ｌ２間
の電位Ｖ_L1,L2が−2.5Ｖの場合の波形図で、（Ａ）〜
（Ｃ）は図６と同様である。主制御電圧Ｖ_LCは中立レベ
ルでは2.5Ｖになっており、Ｈレベルでは３Ｖ、Ｌレベ
ルでは２Ｖとなっている。そして出力電流Ｉoutは図４
で記載されているように、中立レベルでは０ｍＡ、Ｈレ
ベルでは１０ｍＡ、Ｌレベルでは−１０ｍＡとなってい
る。また、信号線電位Ｖ_L1,L2は中立レベルではバス用
電源ＰＳ１による電位−2.5Ｖになっている。しかし、
Ｈレベルでは−3.0Ｖとなり、Ｌレベルでは−2.0Ｖにな
る。

【００２６】今度は、第２実施例たる図５の装置の場合
を説明する。図１０は図５の装置で信号線Ｌ１,Ｌ２間
の電位Ｖ_L1,L2が１０Ｖの場合の波形図で、（Ａ）は主
制御電圧Ｖ_LC、（Ｂ）はバスに供給する出力電流Ｉou
t、（Ｃ）は信号線電位Ｖ_L1,L2である。ここでは帰還ル
ープを組んでいる関係で、演算増幅器Ｕ１の出力する主
制御電圧Ｖ_LCは中立レベルでは2.5Ｖになっており、Ｈ
レベルでは3.5Ｖ、Ｌレベルでは1.5Ｖと、少し図１の装
置とは相違している。そして出力電流Ｉoutは、中立レ
ベルでは５ｍＡ、Ｈレベルでは１０ｍＡ、Ｌレベルでは
０ｍＡとなっている。また、信号線電位Ｖ_L1,L2は中立
レベルではバス用電源ＰＳ１による電位１０Ｖで、Ｈレ
ベルでは9.75Ｖとなり、Ｌレベルでは10.25Ｖになる。

【００２７】次に、遷移的電位の場合を説明する。図１
１は図５の装置で信号線Ｌ１,Ｌ２間の電位Ｖ_L1,L2が−
2.5Ｖの場合の波形図で、（Ａ）〜（Ｃ）は図１０と同
様である。主制御電圧Ｖ_LCは中立レベルでは2.5Ｖにな
っており、Ｈレベルでは3.3Ｖ、Ｌレベルでは1.7Ｖとな
っている。そして出力電流Ｉoutは中立レベルでは０ｍ
Ａとなる点で図９と同様になるが、Ｈレベルでは６ｍ
Ａ、Ｌレベルでは−６ｍＡと図１０の場合に近いパルス
波高値となっている。また、信号線電位Ｖ_L1,L2は中立
レベルではバス用電源ＰＳ１による電位−2.5Ｖになっ
ている。しかし、Ｈレベルでは−2.3Ｖとなり、Ｌレベ
ルでは−2.7Ｖになる。

【００２８】

【発明の効果】以上説明したように、本発明によれば信
号線Ｌ１，Ｌ２にパルス電流を供給する送信局におい
て、ダイオード出力回路を介して第１の電流源と第２の
電流源から電流を供給するようにしたので、従来装置に
存在したデッドゾーンが無くなって、全てのバス用電源
電圧ＰＳ１に対してパルス電流の送信が行えるという効
果がある。

【００２９】また、第２実施例のように、ダイオード出
力回路から出力されるパルス電流量を帰還する回路を設
けると、ダイオードＤ１，Ｄ２の双方がオン状態となる
遷移的電位の場合にも、ダイオードＤ１，Ｄ２の一方の
みがオン状態となる通常の場合と同様のパルス電流振幅
となり、信号送出の統一がとれるという効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】図１の装置で取り扱う信号の説明図である。

【図３】信号線電位と第１及び第２の電流源の動作の関
係を説明する図である。

【図４】信号線電位Ｖ_L1,L2とダイオード出力回路の動
作の関係を説明する図である。

【図５】本発明の第２の実施例を示す構成図である。

【図６】図１の装置で信号線電位Ｖ_L1,L2が１０Ｖの場
合の波形図である。

【図７】図１の装置で信号線電位Ｖ_L1,L2が−１０Ｖの
場合の波形図である。

【図８】図１の装置で信号線電位Ｖ_L1,L2が０Ｖの場合
の波形図である。

【図９】図１の装置で信号線電位Ｖ_L1,L2が−2.5Ｖの場
合の波形図である。

【図１０】図５の装置で信号線電位Ｖ_L1,L2が１０Ｖの
場合の波形図である。

【図１１】図５の装置で信号線電位Ｖ_L1,L2が−2.5Ｖの
場合の波形図である。

【図１２】共通伝送路バスの一般的な構造とバスインタ
ーフェイス装置との関係の説明図である。

【図１３】従来の送信局ＴＸの構成例を示すブロック図
である。

【符号の説明】

１０第１電流源２０第２電流源３０ダイオード出力回路４０入力回路５０電流設定部６０帰還回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭54−32009（ＪＰ，Ａ) 特開平４−181834（ＪＰ，Ａ) 特開昭51−28713（ＪＰ，Ａ) 特開平５−292101（ＪＰ，Ａ) 特開平６−133366（ＪＰ，Ａ) 特公昭43−14723（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 25/02

Claims

(57)【特許請求の範囲】

【請求項１】バス用電源（ＰＳ１）により所定の直流バ
ス電圧の印加された一対の信号線（Ｌ１，Ｌ２）に直列
１ビットの信号を、この１ビットの信号のハイレベル、
ローレベル並びに中立レベルの３レベルの電流値により
送信するバスインターフェイス装置であって、このバスインターフェイス装置に直流電圧（Ｖcc)を供
給する局用電源（ＰＳ２）と、この局用電源のプラス側（ＰＳ２＋）と入出力端子の一
方が接続され、制御端子に与えられる第１の制御電圧
（Ｖ_Q1）により入出力端子の他方に第１の電流（Ｉ_Q1）
を供給する第１の可変電流源（１０）と、この局用電源のマイナス側（ＰＳ２−）と入出力端子の
一方が接続され、制御端子に与えられる第２の制御電圧
（Ｖ_Q2）により入出力端子の他方から第２の電流
（Ｉ_Q2）を吸い込む第２の可変電流源（２０）と、当該第１の可変電流源の他方の入出力端子にアノード端
子が接続された第１のダイオード（Ｄ１）と、当該第２
の可変電流源の他方の入出力端子にカソード端子が接続
された第２のダイオード（Ｄ２）を有し、この第１のダ
イオードのカソード端子と第２のダイオードのアノード
端子が共通に接続されて前記信号線の一方（Ｌ１）とも
接続されるダイオード出力回路（３０）と、外部より指令される信号電圧（ＴＸＩＮ）を入力し、こ
の信号電圧がハイレベル、ローレベル並びに中立レベル
の３レベルの電圧値に応じて主制御電圧(Ｖ_LC)を出力す
る入力回路（４０）と、この入力回路から送られる主制御電圧を入力し、前記第
１の制御電圧と第２の制御電圧を出力して、第１および
第２の可変電流源の出力電流を差動的に増減させる電流
設定部（５０）と、を具備することを特徴とするバスインターフェイス装
置。
【請求項２】請求項１記載の局用電源（ＰＳ２）、第１
の可変電流源（１０）、第２の可変電流源（２０）、ダ
イオード出力回路（３０）並びに入力回路（４０）を有
すると共に、この入力回路から送られる主制御電圧を入力し、当該第
１および第２の可変電流源の出力電流を加算して入力
し、当該加算された出力電流を制御する第３の制御電圧
を出力する出力電流制御部（６０）と、この出力電流制御部から送られる第３の制御電圧を入力
し、前記第１の制御電圧と第２の制御電圧を出力して、
第１および第２の可変電流源の出力電流を差動的に増減
させる電流設定部（７０）と、を具備することを特徴とするバスインターフェイス装
置。