JP3164139B2

JP3164139B2 - バスインターフェイス装置

Info

Publication number: JP3164139B2
Application number: JP26381194A
Authority: JP
Inventors: 忠畔上; 俊介林; 均安井; 賢治山口
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1994-10-27
Filing date: 1994-10-27
Publication date: 2001-05-08
Anticipated expiration: 2016-05-08
Also published as: JPH08125672A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセス制御等で広く用
いられている31.25ｋｂｐｓ程度の伝送速度を有する共
通伝送路バスに用いて好適なバスインターフェイス装置
に係り、特にバス上への多局配置を容易にすると共に既
設のバスに対するインターフェイスの容易な改良に関す
る。

【０００２】

【従来の技術】図１３は従来の電流送出型のバスインタ
ーフェイス装置の構成ブロック図である。図において、
一対の信号線Ｌ１，Ｌ２は共通伝送路バスで、電流信号
を伝送する。通信局ＳＴはバスに複数配置されて、バス
上の信号の授受をするもので、送信部ＴＸと受信部ＲＸ
を有している。送信部ＴＸは、通信局ＳＴ内部に別途設
けられる通信フレーム作成部からの直列１ビット信号を
入力し、この直列１ビット信号に対応する電流信号を出
力するもので、例えばＨレベルは１９ｍＡ、Ｌレベルは
１ｍＡ、非送出時の中立レベルは１０ｍＡとする。ここ
で、信号線Ｌ１，Ｌ２のインピーダンスが１００Ωとす
ると、この電流信号１０±９ｍＡに対応する電圧は0.5
±0.45Ｖになる。

【０００３】このような電流送信型によれば、バス条件
を良好に維持できるという利点がある。例えば、ある通
信局ＳＴに故障が発生してＨレベル電流がバスへ流れ続
けたとしても、バス全体にとっては一時的な中立レベル
の変動と等価である。これに対して、電圧送信型ではあ
る通信局ＳＴに故障が発生してＨレベル電圧がバスへ流
れ続けたとすると、バス全体でＨレベル電圧と認識され
るので、爾後バスを解しての通信が行えなくなる。そこ
で、電流送信型によれば呼出し／無応答のバス用法を用
いて故障局の遠隔探索を実施することも可能になる。

【０００４】反面、電流送信型の欠点としては、バス上
に配置可能な局数が各通信局の電流送信能力により制限
されるので、意図する局数に応じて各通信局の電流送信
能力を増強する必要があることである。例えば、中立レ
ベル１０ｍＡの通信局をバス上に１０局配置する場合に
は、バス上で中立レベル電流の重ね合わせが起こり、バ
ス上には直流電圧５Ｖが常駐することになる。このた
め、各通信局はこの常駐電圧を乗り越えて電流を供給す
る能力を必要とする課題を生ずる。

【０００５】図１４は共通伝送路バスの回路図で，
（Ａ）は直流整合形の終端構造、（Ｂ）は交流整合形の
終端構造を表している。一対の信号線Ｌ１，Ｌ２はツイ
ストペアと呼ばれる形式の共通伝送路バスで、図１４
（Ａ）ではその終端には２個の終端抵抗ＲＴと一個の接
地コンデンサＣ０が設けられている。ここでＲＴを５０
Ω、Ｃ０を１０μＦとすると、インピーダンスは全周波
数帯域で１００Ωとなる。これに対して、図１４（Ｂ）
のように各信号線Ｌ１，Ｌ２に終端抵抗ＲＴと接地コン
デンサＣ０を一組として交流整合形の終端構造とする
と、直流域や低周波数領域において開放インピーダンス
となる。第３の類型として、交流整合形の終端構造に直
流電圧をバイアス電流として供給し、各通信局の電流送
出能力を軽減させるものがある。

【０００６】このような数種類の共通伝送路バスに対し
て、バスインターフェイス装置の適合性は次のようにな
っている。まず、電流送信型のバスインターフェイス装
置では、直流整合形の終端構造を持つバスと、バイアス
電流の印加された交流整合形の終端構造のバスには適合
するが、単純な交流整合形の終端構造を持つバスには適
合しない。単純な交流整合形では直流域でのインピーダ
ンスが開放に相当しているので、通信局の中立レベル電
流により飽和してしまい、信号伝送ができなくなるから
である。

【０００７】

【発明が解決しようとする課題】以上説明したように、
電流送信型のバスインターフェイス装置はバス条件を良
好に維持できるという利点があるが、中立レベル電流の
重ね合わせによりバス上に多数の局を配置することが困
難であると共に、交流適合形の終端構造を有するバスに
は接続できないという課題があった。本発明は上記の課
題を解決するもので、バス上に多数の局を配置すること
が可能であると共に、交流適合形の終端構造を有するバ
スにも接続できる電流送信型のバスインターフェイス装
置を提供することを目的とする。

【０００８】

【課題を解決するための手段】このような目的を達成す
る本発明は、一対の信号線Ｌ１，Ｌ２に直列１ビットの
信号を、この１ビットの信号のハイレベル、ローレベル
並びに中立レベルの３レベルの電流値により送信するバ
スインターフェイス装置であって、直列に接続された第
１及び第２の可変電流源Ｑ１，Ｑ２と、この第１及び第
２の可変電流源の中間接続点と前記信号線の一方Ｌ１と
接続すると共に、前記信号線の他方Ｌ２と基準電位とを
接続する信号導出手段１０と、この一方の信号線に生ず
る信号電圧と、外部より指令される信号電圧ＴＸＩＮと
を入力し、両者が一致するように前記第１及び第２の可
変電流源の出力電流を差動的に増減させる制御信号を出
力する演算増幅器Ｕ１とを具備することを特徴としてい
る。

【０００９】

【作用】第１及び第２の可変電流源Ｑ１，Ｑ２は、一方
からの電流を他方が受け取るもので、余剰電流がバスを
構成する一対の信号線Ｌ１，Ｌ２に流れる。演算増幅器
は、第１及び第２の可変電流源の中間接続点の電位を外
部より指令される信号電圧ＴＸＩＮと一致させること
で、バスに流れる余剰電流の行き場の有無にかかわら
ず、動作点を一定値に保持している。これにより、交流
整合形の終端構造を持つバスにも接続可能になる。

【００１０】好ましくは、中立レベルの電流値を、第１
及び第２の可変電流源相互で送受する電流値を等しくし
て、前記一対の信号線に流れる電流をゼロとすると共
に、一方の信号線に生ずる信号電圧もゼロにするとよ
い。すると、中立レベルの電流値に重ね合わせ現象が生
じないから、バス上に多くのバスインターフェイス装置
を装着できる。

【００１１】

【実施例】図１は本発明の一実施例を示すバスインター
フェイス装置の構成ブロック図である。図において、第
１電流源Ｑ１は定電圧回路Ｅ１から電力の供給を受け、
第２電流源Ｑ２は定電圧回路Ｅ２から電力の供給を受け
ると共に、両者は直列に接続されている。そして、第１
電流源Ｑ１に流れる電流をＩ_Q1とし、第２電流源Ｑ２に
流れる電流をＩ_Q2とする。信号線Ｌ１は第１電流源Ｑ１
と第２電流源Ｑ２の中間接続点と接続されたもので、そ
の出力電流Ｉoutは第１電流源Ｑ１から流れ出す電流か
ら第２電流源Ｑ２に流れ込む電流の差である余剰電流
（Ｉ_Q1−Ｉ_Q2）に等しくなっている。信号線Ｌ２は送信
局ＴＸの内部で接地されている。

【００１２】演算増幅器Ｕ１は第１電流源Ｑ１と第２電
流源Ｑ２に制御信号を送って、信号線Ｌ１に流れる出力
電流Ｉout及び出力電圧を制御するもので、プラス端子
には外部のμプロセッサ等から送られる１ビット信号Ｔ
ＸＩＮが入力され、マイナス端子には帰還抵抗Ｒ_FBを介
して信号線Ｌ１の電位が入力される。演算増幅器Ｕ１の
出力端子とマイナス端子の間には積分用の帰還コンデン
サＣ_FBが接続されており、１ビット信号ＴＸＩＮと信号
線Ｌ１の電位とが一致するように出力電流Ｉoutを制御
している。信号線Ｌ１に流れる出力電流Ｉoutには交流
成分が重畳することがあるが、これを平滑化するため帰
還抵抗Ｒ_FBと帰還コンデンサＣ_FBのインピーダンス比に
よる減衰を与え、演算増幅器Ｕ１の制御出力に帰還抵抗
Ｒ_FBの影響が現れないようにしている。また、演算増幅
器Ｕ１の出力端子と第１電流源Ｑ１・第２電流源Ｑ２の
制御端子との間は破線で接続されているが、これは第１
電流源Ｑ１・第２電流源Ｑ２の制御入力の形式に適合す
るように変換することを内在的に考慮しているからであ
る。

【００１３】図２は図１の装置で取り扱う信号の説明図
である。１ビット信号ＴＸＩＮには、＋０．５Ｖ（ハイ
レベル）、０Ｖ（中立レベル）並びに−０．５Ｖ（ロー
レベル）の３種類がある。すると、定常状態では演算増
幅器Ｕ１の出力信号は１ビット信号ＴＸＩＮと同一とな
り、第１電流源Ｑ１に流れる電流Ｉ_Q1はそれぞれ１０／
５／１ｍＡ、第２電流源Ｑ２に流れる電流Ｉ_Q2はそれぞ
れ１／５／１０ｍＡとなる。そこで、信号線Ｌ１に流れ
る出力電流Ｉoutは９／０／−９ｍＡとなる。今バスの
インピーダンスが１００Ω系であるとすると、バス上に
は０±０．４５Ｖの電圧波が発生することになる。中立
レベルの電圧が０Ｖとなるので、バス上に直流電圧が常
駐せず、バスに対する多局配置が容易になる。

【００１４】図３は本発明の第２の実施例を示す回路図
で、送信局ＴＸ内部の動作電圧とバスの動作電圧とを独
立して設定できるように構成したものである。図におい
て、第１電流源１０はトランジスタＱ１のエミッタ端子
に接続された抵抗Ｒ１に電流Ｉ_Q1を流すもので、ベース
端子には直流電源電圧Ｖccを抵抗Ｒ３と抵抗Ｒ４＋Ｒ５
で分圧した電圧が印加されている。第２電流源２０はト
ランジスタＱ２のエミッタ端子に接続された抵抗Ｒ２に
電流Ｉ_Q2を流すもので、ベース端子には直流電源電圧Ｖ
ccを抵抗Ｒ３＋Ｒ４と抵抗Ｒ５で分圧した電圧が印加さ
れている。そして、トランジスタＱ１，Ｑ２のコレクタ
端子間は、ダイオードＤ１，Ｄ２を介して接続されると
共に、このダイオードＤ１，Ｄ２の共通接続点が出力回
路４０を介して信号線Ｌ１と接続されている。ダイオー
ドＤ１，Ｄ２は各トランジスタＱ１，Ｑ２が、高いコレ
クタ電圧になる等の原因で低インピーダンスとなり、可
変電流値が維持できないような状態となっても信号線Ｌ
１に影響を及ぼさないように、保護のため設けてある。

【００１５】出力回路４０は送信局ＴＸとバスＬ１間の
直流電位差のある場合を考慮して絶縁用コンデンサＣＬ
１と、インピーダンス整合用に信号線Ｌ１，Ｌ２間に挿
入された抵抗ＲＬ１を有している。この抵抗ＲＬ１は、
信号線Ｌ１，Ｌ２間に静電気が蓄電されるのを防止する
もので、バスのインピーダンスに対して無視できる程度
に高い抵抗値を選定する。そして、出力回路４０とダイ
オードＤ１，Ｄ２の共通接続点との間に動作確認点ＣＰ
が設けられている。

【００１６】入力回路５０は送信局ＴＸと外部機器との
直流電圧差を考慮して、１ビット信号ＴＸＩＮをコンデ
ンサＣ２１を介して入力している。ここでは１ビット信
号ＴＸＩＮを直流電源電圧Ｖccを中立レベルに変換して
演算増幅器Ｕ１のプラス端子に入力したいので、直流電
源電圧Ｖccを抵抗Ｒ２１，Ｒ２２で分圧して中立レベル
を定め、ハイレベルとローレベルは中立レベルを基準に
上下する信号として現れる。演算増幅器Ｕ１のマイナス
端子には、動作確認点ＣＰの電位を帰還抵抗Ｒ _FBを介し
て帰還すると共に、出力端子との間には積分用の帰還コ
ンデンサＣ_FBが装着されている。

【００１７】電流値設定部３０は、演算増幅器Ｕ１の出
力端子と第１及び第２の電流源との間に設けられたもの
で、トランジスタＱ１のエミッタ端子とトランジスタＱ
２のエミッタ端子との間を接続する抵抗Ｒ１１〜Ｒ１４
が直列に接続されると共に、抵抗Ｒ１２と並列にコンデ
ンサＣ１１が接続され、抵抗Ｒ１３と並列にコンデンサ
Ｃ１２が接続されている。コンデンサＣ１１，Ｃ１２を
抵抗Ｒ１２，Ｒ１３と並列に接続することで、ＤＣ的な
消費電流が低減されると共に、ＡＣ成分での低インピー
ダンス化をしている。そして、直流電源電圧Ｖccから抵
抗Ｒ１と抵抗Ｒ３を流れる電流について、一方はＲ１→
トランジスタＱ１→ダイオードＤ１→ダイオードＤ２→
トランジスタＱ２→Ｒ２という経路があり、分流経路と
してＲ１→Ｒ１１→Ｒ１２＋Ｃ１１→Ｒ１３＋Ｃ１２→
Ｒ１４→Ｒ２が存在することになる。演算増幅器Ｕ１の
出力端子は、抵抗Ｒ１２、Ｒ１３の共通接続点と接続さ
れている。

【００１８】このように構成された装置の動作を次に説
明する。入力回路５０は、直流電源電圧Ｖccをで分圧し
て中立レベルを定めている。そこで、Ｖccを５Ｖとし、
抵抗Ｒ２１，Ｒ２２を同じ抵抗値で選定すると、この中
立レベルは２．５Ｖとなる。そこで、１ビット信号ＴＸ
ＩＮとして送られるハイレベルとローレベルは２．５±
０．５Ｖの信号として現れる。そして、信号線Ｌ１に流
れる出力電流Ｉoutは、一例としては任意の中立レベル
上にのる±0.375Ｖ〜±0.5Ｖの範囲にあるば足りる。即
ち、バスに流れる電圧の精度としては２５％の誤差が許
容されているから、第１及び第２電流源の電流値の精度
も数％程度の精度でたりる。

【００１９】第１電流源１０と第２電流源２０の具体的
な数値について説明する。今、Ｖccを５Ｖとし、抵抗Ｒ
３〜Ｒ５を大略同一の抵抗値とすると、トランジスタＱ
１のベース電圧は3.4Ｖでバイアスされ、トランジスタ
Ｑ２のベース電圧は1.6Ｖでバイアスされる。このバイ
アス電圧によって、各トランジスタＱ１，Ｑ２は導通
し、エミッタ抵抗Ｒ１，Ｒ２（共に抵抗値は１１０Ω程
度とする）に対して、例えば8.5ｍＡの電流を流す。こ
のエミッタ電流は電流設定部３０にも流れる。

【００２０】図４は演算増幅器Ｕ１の出力電圧と各部に
おける電流値の説明図である。１ビット信号ＴＸＩＮが
＋０．５Ｖ（ハイレベル）、０Ｖ（中立レベル）又は−
０．５Ｖ（ローレベル）であるかに応じて、演算増幅器
Ｕ１の出力電圧も3.0/2.5/2.0Ｖの３種類存在する。す
ると、第２欄のＩ（Ｒ１＋Ｒ１１）で示す項には、エミ
ッタ抵抗Ｒ１に流れる電流と抵抗Ｒ１１に流れる電流と
が表示されており、それぞれ(8.3+1.7)/(8.5-1.7)/(8.9
-7.6)ｍＡの電流が流れる。また、第３欄のＩ（Ｒ２＋
Ｒ１４）で示す項には、エミッタ抵抗Ｒ２に流れる電流
と抵抗Ｒ１４に流れる電流とが表示されており、それぞ
れ(8.9-7.6)/(8.5-1.7)/(8.3+1.7)ｍＡの電流が流れ
る。従って、抵抗Ｒ１の電流Ｉ_Q1と抵抗Ｒ２の電流Ｉ_Q2
は、第４欄に示すようにそれぞれ10/5.3/1.3ｍＡと1.3/
5.3/10ｍＡになっている。

【００２１】このような図３の装置によれば、１００Ω
系の信号線Ｌ１に流れる出力電流Ｉoutの電圧レベルは
±0.43Ｖとなって、図１の装置の±0.45Ｖと実質的に等
しい特性が得られ、バスを通じてハイレベル／中立レベ
ル／ローレベルの３状態の信号が伝送できる。また中立
レベルでは電位がゼロなので、多数の局をバスに接続し
ても、少数局をバスに接続したのと同様に、各送信局は
バスに信号を出力することができ、バスに接続する局数
を考慮して送信局の送信能力を定める必要がなくなく
る。

【００２２】図５は送信局ＴＸから１００Ω系バスに送
出される電流の波形図で、信号線Ｌ１と信号線Ｌ２の間
に直流電圧１０Ｖが印加されている例を示している。図
において、（Ａ）は演算増幅器Ｕ１の出力電位Ｖ_U1、
（Ｂ）はバスに流れる電流Ｉ_BU _S、（Ｃ）は信号線Ｌ
１，Ｌ２間の電位Ｖ_L1,L2、（Ｄ）は動作確認点ＣＰで
の電位Ｖ_CPである。演算増幅器Ｕ１の出力電位Ｖ_U1は当
初の５０μＳ程度は中立レベルを表す2.5Ｖであるが、
その後１５μＳ程度の周期でハイレベル３Ｖとローレベ
ル２Ｖを繰り返している。これに対応して、バスに流れ
る電流Ｉ_BUSは当初の５０μＳ程度は中立レベルを表す
０ｍＡであるが、その後１５μＳ程度の周期でハイレベ
ル１０ｍＡとローレベル−１０ｍＡを繰り返している。
次に、信号線Ｌ１，Ｌ２間の電位Ｖ_L1,L2は当初の５０
μＳ程度は中立レベルを表す１０Ｖであるが、その後１
５μＳ程度の周期でハイレベル10.5Ｖとローレベル9.5
Ｖを繰り返している。また、動作確認点ＣＰでの電位Ｖ
_CPはほぼ演算増幅器Ｕ１の出力電位Ｖ_U1と同様の動きを
示している。

【００２３】図６は送信局ＴＸから１００Ω系バスに送
出される電流の波形図で、信号線Ｌ１と信号線Ｌ２の間
に直流電圧−１０Ｖが印加されている例を示している。
ここでは、演算増幅器Ｕ１の出力電位Ｖ_U1、バスに流れ
る電流Ｉ_BUSの波形図並びに動作確認点ＣＰでの電位Ｖ
_CPは図５（Ａ），（Ｂ）並びに（Ｄ）と同様である。信
号線Ｌ１，Ｌ２間の電位Ｖ_L1,L2は印加直流電圧の影響
を受けるので、当初の５０μＳ程度は中立レベルを表す
−１０Ｖであるが、その後１５μＳ程度の周期でハイレ
ベル−9.5Ｖとローレベル-10.5Ｖを繰り返している。

【００２４】図７は図５に示す１００Ω系バスからバス
の終端を取り外して開放状態としたときの波形図であ
る。演算増幅器Ｕ１の出力電位Ｖ_U1は図５（Ａ）と同様
である。しかしバスには直流電流の線路がなく、また交
流電流の線路もない。そこで、バスに流れる電流Ｉ_BUS
は殆どゼロであり、これに対応して信号線Ｌ１，Ｌ２間
の電位Ｖ_L1,L2も第１及び第２電流源の飽和電圧値で与
えられる電圧波形となり、当初の５０μＳ程度は中立レ
ベルを表す１０Ｖであるが、その後１５μＳ程度の周期
でハイレベル11.5Ｖとローレベル7.5Ｖを繰り返してい
る。すると、動作確認点ＣＰでの電位Ｖ_CPは当初の５０
μＳ程度は中立レベルを表す2.5Ｖであるが、その後１
５μＳ程度の周期でハイレベル４Ｖとローレベル１Ｖを
繰り返している。

【００２５】図８は信号線Ｌ１，Ｌ２間に４０ｋＨｚ程
度の正弦波が印加された場合の波形図である。図におい
て、（Ａ）は演算増幅器Ｕ１の出力電位Ｖ_U1、（Ｄ）は
動作確認点ＣＰでの電位Ｖ_CP、（Ｅ）はバスに生ずる電
位Ｖ_BUSである。ここでは、正弦波はバスに生ずる電位
Ｖ_BUSとして与えられ、±0.5Ｖの電圧波となっている。
他方、演算増幅器Ｕ１の出力電位Ｖ_U1は2.5Ｖであり、
バスへの信号送信を停止している。送信器ＴＸ内部の動
作確認点ＣＰでの電位Ｖ_CPは、電位Ｖ_BUSと同様の±0.5
Ｖの電圧波となっている。

【００２６】即ち、出力回路４０に外部電圧が印加され
た場合、動作確認点ＣＰでの電位Ｖ _CPはバスの電位とほ
ぼ等しくなる。これは第１電流源１０から供給される電
流は第２電流源２０に全て流れ込み、この電流値は外部
電圧の影響を受けず、従って出力回路４０より送信器Ｔ
Ｘの内部には電流が流入しない構造になっていることを
表している。

【００２７】図９は信号線Ｌ１，Ｌ２を直流電圧１０Ｖ
が印加されたバスに接続したときの過渡応答を示す波形
図で、接続時は１ｍＳ経過時である。接続により、信号
線Ｌ１，Ｌ２間の電位Ｖ_L1,L2は０Ｖからバスの直流印
加電圧と等しい１０Ｖに上昇し、これに随伴して動作確
認点ＣＰでの電位Ｖ_CPも０Ｖから１０Ｖに上昇する。す
ると、演算増幅器Ｕ１ではＴＸＩＮとの電圧不均衡に応
動して、第１電流源１０をオフすると共に、第２電流源
２０の電流維持を行うから、信号線Ｌ１，Ｌ２から接続
されたバスへの電流送出が電流Ｉ_BUSとして現れ、ここ
では−７ｍＡ程度の電流がほぼ2.5ｍＳの間流れる。電
流Ｉ_BUSにより絶縁用コンデンサＣＬ１が充電され、動
作確認点ＣＰでの電位Ｖ_CPも１０Ｖから３Ｖ近傍まで徐
々に低下する。

【００２８】すると、第１電流源１０のオフが解除さ
れ、演算増幅器Ｕ１によるフィードバック制御が開始さ
れる。演算増幅器Ｕ１の出力電位Ｖ_U1は動作確認点ＣＰ
での電位Ｖ_CPが中立レベルたる2.5Ｖに回復するように
2.3Ｖ程度の電圧で低速で変化するが、このような変化
はコンデンサＣ１２と抵抗Ｒ１３を通じて第２電流源２
０に送られ、微調整がなされる。尚、第１電流源１０が
オフしたときは、抵抗Ｒ１を流れる電流がトランジスタ
Ｑ１のベースへ抜けて抵抗Ｒ４に流れ、トランジスタＱ
２の電流を増加させる働きをする。他方、この抵抗Ｒ４
に流れる電流は抵抗Ｒ５に流れる電流を減少させる作用
を持つから、両者は打ち消し合って結局第１電流源１０
のオフは第２電流源２０の電流にあまり影響を与えな
い。

【００２９】図１０は本発明の第３の実施例を示す回路
図で、図３の回路図と比較すると過電圧保護回路６０が
追加されている。過電圧保護回路６０は、演算増幅器Ｕ
１と動作確認点ＣＰとを接続する帰還抵抗Ｒ_FBと帰還コ
ンデンサＣ_FBの機能に、過電圧保護機能を付加したもの
である。即ち、動作確認点ＣＰと演算増幅器Ｕ１のマイ
ナス端子との間は直列接続された二つの帰還抵抗Ｒ３
１，Ｒ３２により接続され、この帰還抵抗Ｒ３１，Ｒ３
２の接続点と演算増幅器Ｕ１の出力端子との間は定電圧
形のリミッタダイオードＤ３１，Ｄ３２が接続されてい
る。また、演算増幅器Ｕ１のマイナス端子と出力端子と
の間は帰還コンデンサＣ３１とリミッタ抵抗Ｒ３３の並
列回路が接続されている。ここでリミッタ抵抗Ｒ３３
は、演算増幅器Ｕ１の出力電圧を制限する比例形のリミ
ッタ抵抗である。

【００３０】このように構成された装置の動作を次に説
明する。演算増幅器Ｕ１はプラス端子に入力される１ビ
ット信号ＴＸＩＮ2.5±0.5Ｖをゲイン１で出力するもの
である。リミッタダイオードＤ３１，Ｄ３２の制限電圧
としてはシリコンダイオードとしては一般的な±0.6Ｖ
程度を使用するとよい。このようにすると、通常動作時
において過電圧保護回路６０は送信器ＴＸの動作にほと
んど影響を与えず、過電圧が加わるときのみ保護作用を
する。具体的には、図９に示すような信号線Ｌ１，Ｌ２
を直流電圧１０Ｖが印加されたバスに接続したとき、動
作確認点ＣＰでの電位Ｖ_CPが過大となって帰還抵抗Ｒ_FB
Ｉ加わる場合である。このとき、リミッタダイオードＤ
３２が導通して演算増幅器Ｕ１の出力電圧Ｖ_U1が過剰に
遷移するのを防止する。即ち、演算増幅器Ｕ１の出力電
圧Ｖ_U1は通常の使用範囲内に抑制されるので、その後に
おこるレベルの回復を容易にする。

【００３１】次に、リミッタ抵抗Ｒ３３の動作について
説明する。図１１は図１０の装置においてリミッタ抵抗
Ｒ３３を除去した装置の動作を説明する波形図で、
（Ａ）は演算増幅器Ｕ１の出力電位Ｖ_U1、（Ｄ）は動作
確認点ＣＰでの電位Ｖ_CPである。時刻Ｔ０で信号線Ｌ
１，Ｌ２が直流電圧１０Ｖの印加されたバスに接続され
る。すると、時刻Ｔ０〜Ｔ１の間は前述したように第１
電流源１０がオフされ、動作確認点ＣＰでの電位Ｖ_CPは
徐々に低下する。そして時刻Ｔ１で第１電流源１０のオ
フが解除され、演算増幅器Ｕ１によるフィードバック制
御が開始される。しかし、時刻Ｔ２で動作確認点ＣＰで
の電位Ｖ_CPは中立レベルたる2.5Ｖを超過して低下して
オーバーシュート状態となる。そして、時刻Ｔ３で最終
的に整定する。

【００３２】図１２は図１０の装置の動作を説明する波
形図で、図１１の波形図と比較することでリミッタ抵抗
Ｒ３３の動作が明確になる。即ち、時刻Ｔ０で信号線Ｌ
１，Ｌ２が直流電圧１０Ｖの印加されたバスに接続され
る。すると、時刻Ｔ０〜Ｔ１の間は前述したように第１
電流源１０がオフされ、動作確認点ＣＰでの電位Ｖ_CPは
徐々に低下する。そして時刻Ｔ１で第１電流源１０のオ
フが解除され、演算増幅器Ｕ１によるフィードバック制
御が開始される。そして、時刻Ｔ２で動作確認点ＣＰで
の電位Ｖ_CPは中立レベルたる2.5Ｖに整定する。

【００３３】

【発明の効果】以上説明したように、本発明によれば演
算増幅器Ｕ１により１ビット入力信号ＴＸＩＮに対応す
る電流出力を信号線Ｌ１，Ｌ２に行っているので、バス
に直流電圧が常駐せず多数の送信局を同一バス上に配置
しても、少数の送信局をバスに配置する場合と同一の送
信局が使用でき、汎用性が高まるという効果がある。

【００３４】また図３に示す第２の実施例によれば、出
力回路４０と入力回路５０にコンデンサを直列に装着し
て送信器内部と外部信号線とを直流的に絶縁しているの
で、直流電圧が印加されたバスに対しても、インピーダ
ンスの管理されていない開放バスに対しても接続するこ
とができるという効果がある。更に、図１０に示す第３
の実施例によれば過電圧保護回路６０を設けているの
で、バスに対して接続したときバスに対する影響も低減
され、フィールドに設置する際の適応力が増大するとい
う効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】図１の装置で取り扱う信号の説明図である。

【図３】本発明の第２の実施例を示す構成ブロック図で
ある。

【図４】演算増幅器Ｕ１の出力電圧と各部における電流
値の説明図である。

【図５】送信局ＴＸから１００Ω系バスに送出される電
流の波形図である。

【図６】送信局ＴＸから１００Ω系バスに送出される電
流の波形図である。

【図７】図５に示す１００Ω系バスからバスの終端を取
り外して開放状態としたときの波形図である。

【図８】信号線Ｌ１，Ｌ２間に４０ｋＨｚ程度の正弦波
が印加された場合の波形図である。

【図９】信号線Ｌ１，Ｌ２を直流電圧１０Ｖが印加され
たバスに接続したときの過渡応答を示す波形図である。

【図１０】本発明の第３の実施例を示す回路図である。

【図１１】図１０の装置においてリミッタ抵抗Ｒ３３を
除去した装置の動作を説明する波形図である。

【図１２】図１０の装置の動作を説明する波形図であ
る。

【図１３】従来の電流送出型のバスインターフェイス装
置の構成ブロック図である。

【図１４】共通伝送路バスの回路図である。

【符号の説明】

１０第１電流原２０第２電流源３０電流値設定部４０出力回路５０入力回路Ｕ１演算増幅器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭51−28713（ＪＰ，Ａ) 特開昭64−16022（ＪＰ，Ａ) 特開平４−181834（ＪＰ，Ａ) 特開平８−125693（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/40 H04L 25/49

Claims

(57)【特許請求の範囲】

【請求項１】一対の信号線（Ｌ１，Ｌ２）に直列１ビッ
トの信号を、この１ビットの信号のハイレベル、ローレ
ベル並びに中立レベルの３レベルの電流値により送信す
るバスインターフェイス装置であって、直列に接続された第１及び第２の可変電流源（Ｑ１，Ｑ
２）と、この第１及び第２の可変電流源の中間接続点と前記信号
線の一方（Ｌ１）と接続すると共に、前記信号線の他方
（Ｌ２）と基準電位とを接続する信号導出手段と、この一方の信号線に生ずる信号電圧と、外部より指令さ
れる信号電圧（ＴＸＩＮ）とを入力し、両者が一致する
ように前記第１及び第２の可変電流源の出力電流を差動
的に増減させる制御信号を出力する演算増幅器（Ｕ１）
と、を具備することを特徴とするバスインターフェイス
装置。
【請求項２】前記中立レベルの電流値は、第１及び第２
の可変電流源相互で送受する電流値を等しくして、前記
一対の信号線に流れる電流をゼロとすると共に、一方の
信号線に生ずる信号電圧もゼロにすることを特徴とする
請求項１記載のバスインターフェイス装置。