JP3173853B2 - 熱電変換素子 - Google Patents
熱電変換素子Info
- Publication number
- JP3173853B2 JP3173853B2 JP09797692A JP9797692A JP3173853B2 JP 3173853 B2 JP3173853 B2 JP 3173853B2 JP 09797692 A JP09797692 A JP 09797692A JP 9797692 A JP9797692 A JP 9797692A JP 3173853 B2 JP3173853 B2 JP 3173853B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thermoelectric conversion
- conversion element
- semiconductor material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気エネルギーを熱エ
ネルギーに直接変換する熱電変換素子に係り、特に変換
効率の高い熱電変換素子に関するものである。
ネルギーに直接変換する熱電変換素子に係り、特に変換
効率の高い熱電変換素子に関するものである。
【０００２】
【従来の技術】熱電変換素子のうち、電気エネルギーを
投入して所定のものを冷却する素子は電子冷凍素子ある
いはペルチェ素子と称されている。図１２は、従来の熱
電変換素子の要部断面図である。同図において１，２，
３は電極として機能する導体金属、４はＮ型半導体、５
はＰ型半導体をそれぞれ示している。ここで導体金属
１，２，３と半導体４，５はオーミック接触が得られる
接合をしている。
投入して所定のものを冷却する素子は電子冷凍素子ある
いはペルチェ素子と称されている。図１２は、従来の熱
電変換素子の要部断面図である。同図において１，２，
３は電極として機能する導体金属、４はＮ型半導体、５
はＰ型半導体をそれぞれ示している。ここで導体金属
１，２，３と半導体４，５はオーミック接触が得られる
接合をしている。
【０００３】この基本構成において、導体金属１に正の
電圧が、導体金属３に負の電圧が印加されることによ
り、導体金属２と半導体４，５との各々の接合面におい
て吸熱現象が生じる。またそれと同時に、導体金属１，
３と半導体４，５との各々の接合面において発熱現象が
生じる。
電圧が、導体金属３に負の電圧が印加されることによ
り、導体金属２と半導体４，５との各々の接合面におい
て吸熱現象が生じる。またそれと同時に、導体金属１，
３と半導体４，５との各々の接合面において発熱現象が
生じる。
【０００４】このように導体金属１，３間に電流を流す
ことにより、導体金属２側で周囲の熱を奪い、導体金属
１，３側で熱が放散され、実質的に熱移動が生じる。
ことにより、導体金属２側で周囲の熱を奪い、導体金属
１，３側で熱が放散され、実質的に熱移動が生じる。
【０００５】熱電変換素子の性能を現す性能指数（Ｚ）
は、下式（１）によって求められる。
は、下式（１）によって求められる。
【０００６】 Ｚ＝α2 ・σ／κ 〔１／Ｋ〕 （１） 但し、α：ゼーベック係数（Ｖ／Ｋ） σ：電気伝導度（Ｓ／ｃｍ） κ：熱伝導度（Ｗ／ｃｍ・Ｋ） この性能指数（Ｚ）が大きいほど性能が良いことを示し
ており、前記式（１）から明らかなように、ゼーベック
係数（α）が大きいほど、電気伝導度（σ）が大きいほ
ど、また熱伝導度（κ）が小さいほど性能指数（Ｚ）が
大きくなり、使用する半導体材料として好ましいことに
なる。
ており、前記式（１）から明らかなように、ゼーベック
係数（α）が大きいほど、電気伝導度（σ）が大きいほ
ど、また熱伝導度（κ）が小さいほど性能指数（Ｚ）が
大きくなり、使用する半導体材料として好ましいことに
なる。
【０００７】なお、式中の電気伝導度（σ）ならびに熱
伝導度（κ）にはヴィーデマン・フランツの法則にみら
れるように一定の法則があり、電気伝導度（σ）ならび
に熱伝導度（κ）をそれぞれ独立に制御してσ／κを大
きくすることは一般に困難である。従って性能指数
（Ｚ）を高めるためにはゼーベック係数（α）を向上す
ることが必要であり、しかも性能指数（Ｚ）はゼーベッ
ク係数（α）の２乗に比例するため、性能指数（Ｚ）の
改善に極めて有効な手段である。
伝導度（κ）にはヴィーデマン・フランツの法則にみら
れるように一定の法則があり、電気伝導度（σ）ならび
に熱伝導度（κ）をそれぞれ独立に制御してσ／κを大
きくすることは一般に困難である。従って性能指数
（Ｚ）を高めるためにはゼーベック係数（α）を向上す
ることが必要であり、しかも性能指数（Ｚ）はゼーベッ
ク係数（α）の２乗に比例するため、性能指数（Ｚ）の
改善に極めて有効な手段である。
【０００８】
【発明が解決しようとする課題】半導体材料として今ま
で多くの材料が研究されているが、現在、最も多用され
ているのはＢｉ−Ｔｅ系化合物であるが、その性能指数
（Ｚ）は２〜３×１０-3（１／Ｋ）程度であり、十分高
いとはいえない。
で多くの材料が研究されているが、現在、最も多用され
ているのはＢｉ−Ｔｅ系化合物であるが、その性能指数
（Ｚ）は２〜３×１０-3（１／Ｋ）程度であり、十分高
いとはいえない。
【０００９】Ｎ型半導体と金属との接合部におけるエネ
ルギー状態を図１３に示す。同図においてａは導体金属
２と半導体４の接合面、ｂは導体金属１と半導体４の接
合面をそれぞれ示している。またＥC は半導体４におけ
る伝導帯の下端を示すエネルギー準位、ＥV は半導体４
における価電子帯の上端を示すエネルギー準位、ＥF は
フェルミ準位を、ＥQ は半導体４と導体金属１，２を接
合した際に発生する障壁となるエネルギー準位差（ＥC
−ＥF ）をそれぞれ示している。
ルギー状態を図１３に示す。同図においてａは導体金属
２と半導体４の接合面、ｂは導体金属１と半導体４の接
合面をそれぞれ示している。またＥC は半導体４におけ
る伝導帯の下端を示すエネルギー準位、ＥV は半導体４
における価電子帯の上端を示すエネルギー準位、ＥF は
フェルミ準位を、ＥQ は半導体４と導体金属１，２を接
合した際に発生する障壁となるエネルギー準位差（ＥC
−ＥF ）をそれぞれ示している。
【００１０】従って、電子の電荷量をｅ（ｅ＞０）とす
ると、 ＶQ ＝ＥQ ／ｅ で表せる。なお、式中のＶQ は、導体金属１，２と半導
体４とを接合した障壁電位差を示している。
ると、 ＶQ ＝ＥQ ／ｅ で表せる。なお、式中のＶQ は、導体金属１，２と半導
体４とを接合した障壁電位差を示している。
【００１１】ｒを電子の熱運動エネルギーを表現する場
合の散乱機構に係るパラメータとし、ｋB をボルツマン
定数、Ｔを絶対温度とすると、電子によるゼーベック係
数αn は次の（２）式のようになる。 αn ＝−｛ＶQ ／Ｔ＋ｋB （ｒ＋2.5 ）／ｅ｝ （２） αn ＜０となるのは、電子が負電荷を有しているためで
ある。
合の散乱機構に係るパラメータとし、ｋB をボルツマン
定数、Ｔを絶対温度とすると、電子によるゼーベック係
数αn は次の（２）式のようになる。 αn ＝−｛ＶQ ／Ｔ＋ｋB （ｒ＋2.5 ）／ｅ｝ （２） αn ＜０となるのは、電子が負電荷を有しているためで
ある。
【００１２】現在、最も多く利用されているＢｉ−Ｔｅ
系化合物のバンドギャップは０．２ｅＶ以下であり、極
めて小さい値であるため、常温付近において前記（２）
式における第１項〔ＶQ ／Ｔ〕は第２項の〔ｋB （ｒ＋
2.5 ）／ｅ〕に比較して小さく、これがゼーベック係数
（αn ）の小さい要因となっている。
系化合物のバンドギャップは０．２ｅＶ以下であり、極
めて小さい値であるため、常温付近において前記（２）
式における第１項〔ＶQ ／Ｔ〕は第２項の〔ｋB （ｒ＋
2.5 ）／ｅ〕に比較して小さく、これがゼーベック係数
（αn ）の小さい要因となっている。
【００１３】Ｐ型半導体の正孔によるゼーベック係数α
P （＞０）についても同様である。
P （＞０）についても同様である。
【００１４】ペルチェ効果は半導体と金属の接合面で発
生する現象であり、性能指数の向上は、σ／κを低下さ
せることなくゼーベック係数αを増大させるため障壁電
位差ＶQ を大きくすること、即ちバンドギャップのより
大きい半導体からなる薄層を設けることにより達成でき
る。
生する現象であり、性能指数の向上は、σ／κを低下さ
せることなくゼーベック係数αを増大させるため障壁電
位差ＶQ を大きくすること、即ちバンドギャップのより
大きい半導体からなる薄層を設けることにより達成でき
る。
【００１５】また、Ｂｉ−Ｔｅ系化合物は前述の通りバ
ンドギャップが小さいので、Ｎ型半導体においては多数
キャリアの電子の数（ｎ）と小数キャリアの正孔の数
（ｐ）との比率（ｎ／ｐ）が大きくない。
ンドギャップが小さいので、Ｎ型半導体においては多数
キャリアの電子の数（ｎ）と小数キャリアの正孔の数
（ｐ）との比率（ｎ／ｐ）が大きくない。
【００１６】このため電子導電率をσn 、正孔導電率を
σp とすると、正味のゼーベック係数αは下記のように
なる。
σp とすると、正味のゼーベック係数αは下記のように
なる。
【００１７】 α＝（αn ・σn ＋αp ・σp ）／（αn ＋σp ） （３） 前記αn とαp とは符号が反対であるため、正味のゼー
ベック係数αはαn よりも小さくなり、この事実もゼー
ベック係数αが大きく出来ない原因となっている。この
ことはＰ型半導体においても同様である。
ベック係数αはαn よりも小さくなり、この事実もゼー
ベック係数αが大きく出来ない原因となっている。この
ことはＰ型半導体においても同様である。
【００１８】前述のようにＢｉ−Ｔｅ系化合物は、その
バンドギャップが小さく、障壁電位差ＶQ が小さいた
め、ゼーベック係数αが小さく、また、多数キャリアと
小数キャリアとの比率が決して小さくなく、多数キャリ
アによる正味のゼーベック係数αの低下は避けられな
い。
バンドギャップが小さく、障壁電位差ＶQ が小さいた
め、ゼーベック係数αが小さく、また、多数キャリアと
小数キャリアとの比率が決して小さくなく、多数キャリ
アによる正味のゼーベック係数αの低下は避けられな
い。
【００１９】本発明は、このような現状に鑑みてなされ
たもので、小数キャリアの悪影響を抑制するとともに、
半導体と金属の接合による障壁電位差を大きくして、ゼ
ーベック係数を向上した熱電変換素子を提供することを
目的とするものである。
たもので、小数キャリアの悪影響を抑制するとともに、
半導体と金属の接合による障壁電位差を大きくして、ゼ
ーベック係数を向上した熱電変換素子を提供することを
目的とするものである。
【００２０】
【課題を解決するための手段】本発明は、前記目的を達
成するため、例えばＢｉ−Ｔｅ系化合物からなる第１の
半導体物質の冷却側の表面に、その第１の半導体物質よ
りも大きなバンドギャップを有する例えばＰｂ−Ｔｅ系
化合物からなる第２の半導体物質からなる薄層を形成
し、この第１の半導体物質および第２の半導体物質の薄
層にそれぞれオーミック接触の得られる導体金属を接合
したことを特徴とするものである。
成するため、例えばＢｉ−Ｔｅ系化合物からなる第１の
半導体物質の冷却側の表面に、その第１の半導体物質よ
りも大きなバンドギャップを有する例えばＰｂ−Ｔｅ系
化合物からなる第２の半導体物質からなる薄層を形成
し、この第１の半導体物質および第２の半導体物質の薄
層にそれぞれオーミック接触の得られる導体金属を接合
したことを特徴とするものである。
【００２１】
【作用】本発明は前述のように、バンドギャップの小さ
い第１の半導体物質の冷却側の表面に、その第１の半導
体物質よりも大きなバンドギャップを有する第２の半導
体物質からなる薄層を形成し、この第１の半導体物質お
よび第２の半導体物質の薄層にそれぞれオーミック接触
の得られる導体金属を接合している。
い第１の半導体物質の冷却側の表面に、その第１の半導
体物質よりも大きなバンドギャップを有する第２の半導
体物質からなる薄層を形成し、この第１の半導体物質お
よび第２の半導体物質の薄層にそれぞれオーミック接触
の得られる導体金属を接合している。
【００２２】そのため、前記第２の半導体物質の薄層と
導体金属との界面においてゼーベック係数の飛躍的な向
上を図るとともに、電気伝導度および熱伝導度について
は前記第１の半導体物質の物性がそのまま生かされ、し
かも多数キャリアと小数キャリアとの比率を大きくする
ことができる。
導体金属との界面においてゼーベック係数の飛躍的な向
上を図るとともに、電気伝導度および熱伝導度について
は前記第１の半導体物質の物性がそのまま生かされ、し
かも多数キャリアと小数キャリアとの比率を大きくする
ことができる。
【００２３】これらの結果、小数キャリアの悪影響を抑
制するとともに、半導体と金属の接合による障壁電位差
を大きくして、ゼーベック係数の向上が図れる。
制するとともに、半導体と金属の接合による障壁電位差
を大きくして、ゼーベック係数の向上が図れる。
【００２４】
【実施例】次に本発明の実施例を図とともに説明する。
図１は実施例に係る熱電変換素子の要部断面図、図２は
その熱電変換素子のＮ型半導体と電極との接合部におけ
るエネルギー状態図、図３はその熱電変換素子の具体的
な構造を説明するための断面図、図４はその熱電変換素
子の集合体を示す斜視図、図５ないし図１１はその熱電
変換素子の製造方法を説明するための断面図である。
図１は実施例に係る熱電変換素子の要部断面図、図２は
その熱電変換素子のＮ型半導体と電極との接合部におけ
るエネルギー状態図、図３はその熱電変換素子の具体的
な構造を説明するための断面図、図４はその熱電変換素
子の集合体を示す斜視図、図５ないし図１１はその熱電
変換素子の製造方法を説明するための断面図である。
【００２５】図１において、９、１０、１１は半導体と
オーミック接合する導体金属、１２は第１の半導体物質
としてのＮ型半導体、１３は同じく第１の半導体物質と
してのＰ型半導体、１４、１５は第２の半導体としての
薄膜層である。
オーミック接合する導体金属、１２は第１の半導体物質
としてのＮ型半導体、１３は同じく第１の半導体物質と
してのＰ型半導体、１４、１５は第２の半導体としての
薄膜層である。
【００２６】同図に示すように、Ｎ型半導体１２および
Ｐ型半導体１３の冷却側と導体金属１０との間に、Ｎ型
半導体１２およびＰ型半導体１３よりもバンドギャップ
の大きい第２の半導体物質からなる薄膜層１４、１５が
介在されている。
Ｐ型半導体１３の冷却側と導体金属１０との間に、Ｎ型
半導体１２およびＰ型半導体１３よりもバンドギャップ
の大きい第２の半導体物質からなる薄膜層１４、１５が
介在されている。
【００２７】このような構成により、導体金属１０と薄
膜層１４、１５との界面においてゼーベック係数の飛躍
的な向上が図れ、熱電変換素子の電気伝導率（σ）およ
び熱伝導率（κ）は前記第１の半導体物質であるＮ型半
導体１２およびＰ型半導体１３の物性がそのまま生かさ
れる。このようなことから、性能指数Ｚの飛躍的な向上
が図れる。
膜層１４、１５との界面においてゼーベック係数の飛躍
的な向上が図れ、熱電変換素子の電気伝導率（σ）およ
び熱伝導率（κ）は前記第１の半導体物質であるＮ型半
導体１２およびＰ型半導体１３の物性がそのまま生かさ
れる。このようなことから、性能指数Ｚの飛躍的な向上
が図れる。
【００２８】この状況をＮ型半導体１２の場合について
図２のエネルギー状態図で説明する。図中のＥF はフェ
ルミ準位、ＥC ならびにＥC ´は各々の半導体における
伝導帯の下端の準位、ＥV ならびにＥV ´は各々の半導
体における価電子帯の上端の準位、ＥQ ならびにＥQ ´
は各々の半導体におけるフェルミ準位に対するエネルギ
ー準位差を示している。
図２のエネルギー状態図で説明する。図中のＥF はフェ
ルミ準位、ＥC ならびにＥC ´は各々の半導体における
伝導帯の下端の準位、ＥV ならびにＥV ´は各々の半導
体における価電子帯の上端の準位、ＥQ ならびにＥQ ´
は各々の半導体におけるフェルミ準位に対するエネルギ
ー準位差を示している。
【００２９】この図から明らかなように、エネルギー準
位差ＥQ ´がエネルギー準位差ＥQより大きくなること
により、前記（２）式からみて容易にゼーベック係数α
が向上することが判る。
位差ＥQ ´がエネルギー準位差ＥQより大きくなること
により、前記（２）式からみて容易にゼーベック係数α
が向上することが判る。
【００３０】但し、エネルギー準位差ＥQ ´の大きさに
は、導体金属１０と十分に良好なオーミック接触を得る
ために上限値が存在する。
は、導体金属１０と十分に良好なオーミック接触を得る
ために上限値が存在する。
【００３１】なお、導体金属１０より薄膜層１４に注入
された電子が半導体１２に移行するときにＥC ´−ＥC
に相当するエネルギーを熱エネルギーとして放出する
が、周囲の電子に与えられたエネルギーは同電子ととも
に導体金属９に移行するので、熱移動に寄与する。この
ため、この熱エネルギーの一部は導体金属１０に戻る
が、大部分は導体金属９に移行して放熱される。
された電子が半導体１２に移行するときにＥC ´−ＥC
に相当するエネルギーを熱エネルギーとして放出する
が、周囲の電子に与えられたエネルギーは同電子ととも
に導体金属９に移行するので、熱移動に寄与する。この
ため、この熱エネルギーの一部は導体金属１０に戻る
が、大部分は導体金属９に移行して放熱される。
【００３２】更に前述の通り、従来のＢｉ−Ｔｅ系化合
物では、小数キャリアの影響が大きく無視することはで
きなかったが、Ｎ型半導体の場合には図２において価電
子帯中の正孔が、半導体１２より導体金属１０に向って
流れようとする場合に、ＥV−ＥV ´のバリアが出現す
るため正孔の流れが塞き止めされ、正孔による弊害も低
減される。
物では、小数キャリアの影響が大きく無視することはで
きなかったが、Ｎ型半導体の場合には図２において価電
子帯中の正孔が、半導体１２より導体金属１０に向って
流れようとする場合に、ＥV−ＥV ´のバリアが出現す
るため正孔の流れが塞き止めされ、正孔による弊害も低
減される。
【００３３】このようなことはＰ型半導体においても同
様で、電子による弊害も低減される。
様で、電子による弊害も低減される。
【００３４】次に熱電変換素子の具体的な構造を図３と
ともに説明する。図中の２９は電気絶縁層で、例えば窒
化アルミニウムや窒化ケイ素などの熱伝導性が良好で電
気絶縁性を有するリジットな約0.2 〜0.3 ｍｍ厚の基
板、または熱伝導性が良好で電気絶縁性を有する極めて
薄いフレキシブルなシートなどから構成されている。
ともに説明する。図中の２９は電気絶縁層で、例えば窒
化アルミニウムや窒化ケイ素などの熱伝導性が良好で電
気絶縁性を有するリジットな約0.2 〜0.3 ｍｍ厚の基
板、または熱伝導性が良好で電気絶縁性を有する極めて
薄いフレキシブルなシートなどから構成されている。
【００３５】９、１１は約数μｍから１０μｍ厚オーダ
の導体金属で、例えば銅や銀などの金属からなり、電気
絶縁層２９上にパターンニングされている。
の導体金属で、例えば銅や銀などの金属からなり、電気
絶縁層２９上にパターンニングされている。
【００３６】１２、１３は第１の半導体物質としてのＮ
型半導体ならびＰ型半導体であり、ともに例えばＢｉ2
Ｔｅ3 などのＢｉ−Ｔｅ系化合物からなり、数１０μｍ
角で数μｍ〜１００μｍ厚のチップ状のものである。
型半導体ならびＰ型半導体であり、ともに例えばＢｉ2
Ｔｅ3 などのＢｉ−Ｔｅ系化合物からなり、数１０μｍ
角で数μｍ〜１００μｍ厚のチップ状のものである。
【００３７】１４、１５は第２の半導体物質としての薄
膜層で、例えばＩｎＡｓ，ＰｂＴｅ，ＰｂＳｅ，Ｔｅ，
Ｍｇ2 Ｓｎ，ＰｂＳ，ＣｄＳｂ，ＺｎＳｂなどの化合物
が使用され、その膜厚は0.01〜1.5 μｍ、好ましくは0.
05〜1.0 μｍである。
膜層で、例えばＩｎＡｓ，ＰｂＴｅ，ＰｂＳｅ，Ｔｅ，
Ｍｇ2 Ｓｎ，ＰｂＳ，ＣｄＳｂ，ＺｎＳｂなどの化合物
が使用され、その膜厚は0.01〜1.5 μｍ、好ましくは0.
05〜1.0 μｍである。
【００３８】本実施例で第１の半導体物質ならびに第２
の半導体物質として使用されるもののバンドギャップ
（常温）を示せば下記の通りである。
の半導体物質として使用されるもののバンドギャップ
（常温）を示せば下記の通りである。
【００３９】 表 （第１の半導体物質） （第２の半導体物質） Ｂｉ2 Ｔｅ3 0.13ｅＶ ＩｎＡｓ 0.36ｅＶ ＰｂＴｅ 0.31ｅＶ ＰｂＳｅ 0.26ｅＶ Ｔｅ 0.32ｅＶ Ｍｇ2 Ｓｎ 0.36ｅＶ ＰｂＳ 0.41ｅＶ ＣｄＳｂ 0.46ｅＶ ＺｎＳｂ 0.53ｅＶ 本実施例では第１の半導体物質としてＢｉ2 Ｔｅ3 を使
用したが、Ｂｉ，Ｔｅ，Ｓｂ，Ｂｉ−Ｓｂなど他の半導
体物質を使用することもできる。また、第１の半導体物
質としてＰｂ−Ｔｅ系化合物（バンドギャップ 0.31ｅ
Ｖ）を使用し、これよりもバンドギャップの大きい半導
体物質を第２の半導体物質として使用することも可能で
ある。
用したが、Ｂｉ，Ｔｅ，Ｓｂ，Ｂｉ−Ｓｂなど他の半導
体物質を使用することもできる。また、第１の半導体物
質としてＰｂ−Ｔｅ系化合物（バンドギャップ 0.31ｅ
Ｖ）を使用し、これよりもバンドギャップの大きい半導
体物質を第２の半導体物質として使用することも可能で
ある。
【００４０】特に第１の半導体物質としてＢｉ−Ｔｅ系
化合物を、第２の半導体物質としてＰｂ−Ｔｅ系化合物
を使用したものが良好である。
化合物を、第２の半導体物質としてＰｂ−Ｔｅ系化合物
を使用したものが良好である。
【００４１】図３において１０は薄膜層１２、１３とオ
ーミック接触する導体金属、２７は例えばポリイミドま
たはＳＯＧ（Spin on Glass ）膜よりなる熱絶縁層、２
８は導体金属１０の上を被覆する保護膜で、例えば酸化
アルミニウム、窒化アルミニウム、窒化ケイ素などの熱
伝導性に優れた電気絶縁物質で構成され、数μｍ厚オー
ダの膜である。
ーミック接触する導体金属、２７は例えばポリイミドま
たはＳＯＧ（Spin on Glass ）膜よりなる熱絶縁層、２
８は導体金属１０の上を被覆する保護膜で、例えば酸化
アルミニウム、窒化アルミニウム、窒化ケイ素などの熱
伝導性に優れた電気絶縁物質で構成され、数μｍ厚オー
ダの膜である。
【００４２】図３では一対のＰ−Ｎ型素子しか示してい
ないが、実際には図４に示すように多数対で熱電変換素
子ユニットが構成され、図に示すように電気的に直列に
接続されている。
ないが、実際には図４に示すように多数対で熱電変換素
子ユニットが構成され、図に示すように電気的に直列に
接続されている。
【００４３】前記導体金属９、１１は、例えば次の何れ
かの方法によって形成される。
かの方法によって形成される。
【００４４】（ａ）高精度な印刷技術法で導体金属９、
１１を形成する方法。
１１を形成する方法。
【００４５】（ｂ）メッキ法により前記電気絶縁層の表
面を金属化し、その後リソグラフィ法により導体金属
９、１１をパターンニングする方法。
面を金属化し、その後リソグラフィ法により導体金属
９、１１をパターンニングする方法。
【００４６】（ｃ）マスクを使用し、真空下において蒸
着あるいはスパッタリングなどの製膜プロセスにより導
体金属９、１１を形成する方法。
着あるいはスパッタリングなどの製膜プロセスにより導
体金属９、１１を形成する方法。
【００４７】前記半導体１２、１３は、例えば次の何れ
かの方法によって形成される。
かの方法によって形成される。
【００４８】（ｄ）印刷法で形成したのち、レーザアニ
ール法などにより結晶化する方法。
ール法などにより結晶化する方法。
【００４９】（ｅ）マスクを使用し、真空下において蒸
着あるいはスパッタリングなどの製膜プロセスにより形
成する方法。
着あるいはスパッタリングなどの製膜プロセスにより形
成する方法。
【００５０】（ｆ）真空下において蒸着あるいはスパッ
タリングなどの製膜プロセスにより製膜したのち、又は
スピンコート法により製膜したのち、半導体チップを形
成し、不純物は選択的にドーピングする方法。
タリングなどの製膜プロセスにより製膜したのち、又は
スピンコート法により製膜したのち、半導体チップを形
成し、不純物は選択的にドーピングする方法。
【００５１】薄膜層１４、１５は、前記（ｄ）あるいは
（ｅ）の方法を使用する場合は、マスキングし、真空下
で蒸着あるいはスパッタリングなどの製膜プロセスによ
り形成する。また前記（ｆ）の方法を使用する場合は、
半導体１２、１３の上に薄膜層を積層したのちにリソグ
ラフィ法により不要部分を除去する方法がある。
（ｅ）の方法を使用する場合は、マスキングし、真空下
で蒸着あるいはスパッタリングなどの製膜プロセスによ
り形成する。また前記（ｆ）の方法を使用する場合は、
半導体１２、１３の上に薄膜層を積層したのちにリソグ
ラフィ法により不要部分を除去する方法がある。
【００５２】前記熱絶縁層２７は、スピンコート法によ
り形成する。また前記導体金属１０は、導体金属９、１
１と同様の方法で形成する。さらに前記保護膜２８は真
空下において蒸着あるいはスパッタリングなどの製膜プ
ロセスにより製膜される。
り形成する。また前記導体金属１０は、導体金属９、１
１と同様の方法で形成する。さらに前記保護膜２８は真
空下において蒸着あるいはスパッタリングなどの製膜プ
ロセスにより製膜される。
【００５３】次に図５ないし図１１を用いて熱電変換素
子の具体的な製造方法について説明する。
子の具体的な製造方法について説明する。
【００５４】１５０Ｗ／ｍ・Ｋの熱伝導度を有する窒化
アルミニウムからなる基板２９を使用し、その基板２９
のほぼ全表面に１０μｍ厚の銅メッキ３０を施し、その
銅メッキ３０上に１〜２μｍ厚のニッケルメッキ３１を
施す。しかるのち、リソグラフィ法により不要部分を除
去して図５に示すように導体金属９、１１を形成する。
アルミニウムからなる基板２９を使用し、その基板２９
のほぼ全表面に１０μｍ厚の銅メッキ３０を施し、その
銅メッキ３０上に１〜２μｍ厚のニッケルメッキ３１を
施す。しかるのち、リソグラフィ法により不要部分を除
去して図５に示すように導体金属９、１１を形成する。
【００５５】次にこの基板２９をマスキングして蒸着装
置内にセットし、１０-5トールの真空下にてエレクトロ
ンビーム加熱により、図６に示すようにＢｉ2 Ｔｅ
3 （バンドギャップ 0.13ｅＶ）からなるＮ型半導体１
２とＰ型半導体１３を１０μｍ厚に形成する。
置内にセットし、１０-5トールの真空下にてエレクトロ
ンビーム加熱により、図６に示すようにＢｉ2 Ｔｅ
3 （バンドギャップ 0.13ｅＶ）からなるＮ型半導体１
２とＰ型半導体１３を１０μｍ厚に形成する。
【００５６】次いでマスキングして同様に蒸着装置内に
セットし、１０-5トールの真空でエレクトロンビーム加
熱により、図７に示すように前記Ｎ型半導体１２とＰ型
半導体１３の表面に膜厚が０．５μｍのＰｂ−Ｔｅ系化
合物の第２の半導体（バンドギャップ 0.31ｅＶ）から
なる夫々Ｎ型、Ｐ型の薄膜層１４、１５を形成する。
セットし、１０-5トールの真空でエレクトロンビーム加
熱により、図７に示すように前記Ｎ型半導体１２とＰ型
半導体１３の表面に膜厚が０．５μｍのＰｂ−Ｔｅ系化
合物の第２の半導体（バンドギャップ 0.31ｅＶ）から
なる夫々Ｎ型、Ｐ型の薄膜層１４、１５を形成する。
【００５７】そしてＮ型半導体１２とＮ型薄膜層１４の
積層体ならびにＰ型半導体１３とＰ型薄膜層１５の積層
体の外周ならびにこれら積層体の中間の空間部に、ワニ
ス状のポリイミドをスピンコート法によって塗布、充填
し、熱処理後に硬化してポリイミド層２７´を形成す
る。このときポリイミド層２７´は、図８に示すように
薄膜層１４、１５の上面を若干覆うように塗布される。
積層体ならびにＰ型半導体１３とＰ型薄膜層１５の積層
体の外周ならびにこれら積層体の中間の空間部に、ワニ
ス状のポリイミドをスピンコート法によって塗布、充填
し、熱処理後に硬化してポリイミド層２７´を形成す
る。このときポリイミド層２７´は、図８に示すように
薄膜層１４、１５の上面を若干覆うように塗布される。
【００５８】次に図９に示すように、ポリイミド層２７
´のうちの前記薄膜層１４、１５の上面に形成されてい
る極薄の部分をホトリソグラフィ法により除去して、薄
膜層１４、１５の上面を露出させた熱絶縁層２７を形成
する。
´のうちの前記薄膜層１４、１５の上面に形成されてい
る極薄の部分をホトリソグラフィ法により除去して、薄
膜層１４、１５の上面を露出させた熱絶縁層２７を形成
する。
【００５９】次いでこの基板２９を蒸着装置内にセット
し、１０-5トールの真空下にて１〜２μｍ厚のニッケル
層３１と１０μｍ厚の銅層３２とを順次形成し、しかる
のちホトリソグラフィ法により不要部分を除去して図１
０に示すようにニッケル層３１と銅層３２とからなる導
体金属１０を形成する。
し、１０-5トールの真空下にて１〜２μｍ厚のニッケル
層３１と１０μｍ厚の銅層３２とを順次形成し、しかる
のちホトリソグラフィ法により不要部分を除去して図１
０に示すようにニッケル層３１と銅層３２とからなる導
体金属１０を形成する。
【００６０】しかるのち、導体金属１０の上面、熱絶縁
層２７の外周ならびに導体金属９、１１の一部表面を連
続して覆うように、５μｍ厚の酸化アルミニウム層から
なる保護膜２８を形成する。
層２７の外周ならびに導体金属９、１１の一部表面を連
続して覆うように、５μｍ厚の酸化アルミニウム層から
なる保護膜２８を形成する。
【００６１】前記実施例では、第１の半導体の層を形成
し、しかるのちその上に第２の半導体からなる薄膜層を
形成した明確な２層構造の例を示したが、本発明はこれ
に限定されるものではなく、１つの層内において構成元
素を不均一分布させて、第１の半導体の冷却側の面に第
２の半導体を主体とする薄層を連続的に一体に形成する
こともできる。
し、しかるのちその上に第２の半導体からなる薄膜層を
形成した明確な２層構造の例を示したが、本発明はこれ
に限定されるものではなく、１つの層内において構成元
素を不均一分布させて、第１の半導体の冷却側の面に第
２の半導体を主体とする薄層を連続的に一体に形成する
こともできる。
【００６２】本発明は、現在使用されているバルクタイ
プの熱電変換素子（例えば、半導体が１ｍｍ角、２ｍｍ
厚のチップで構成される熱電変換素子）においても適用
可能である。
プの熱電変換素子（例えば、半導体が１ｍｍ角、２ｍｍ
厚のチップで構成される熱電変換素子）においても適用
可能である。
【００６３】
【発明の効果】本発明は前述のように、バンドギャップ
の小さい第１の半導体物質の冷却側の表面に、その第１
の半導体物質よりも大きなバンドギャップを有する第２
の半導体物質からなる薄層を形成し、この第１の半導体
物質および第２の半導体物質の薄層にそれぞれオーミッ
ク接触の得られる導体金属を接合している。
の小さい第１の半導体物質の冷却側の表面に、その第１
の半導体物質よりも大きなバンドギャップを有する第２
の半導体物質からなる薄層を形成し、この第１の半導体
物質および第２の半導体物質の薄層にそれぞれオーミッ
ク接触の得られる導体金属を接合している。
【００６４】そのため、前記第２の半導体物質の薄層と
導体金属との界面においてゼーベック係数の飛躍的な向
上を図るとともに、電気伝導度および熱伝導度について
は前記第１の半導体物質の物性がそのまま生かされ、し
かも多数キャリアと小数キャリアとの比率を大きくする
ことができる。
導体金属との界面においてゼーベック係数の飛躍的な向
上を図るとともに、電気伝導度および熱伝導度について
は前記第１の半導体物質の物性がそのまま生かされ、し
かも多数キャリアと小数キャリアとの比率を大きくする
ことができる。
【００６５】これらの結果、性能指数（Ｚ）を従来のも
のに比較して約５０％向上することができ、信頼性の高
い熱電変換素子を提供することができる。
のに比較して約５０％向上することができ、信頼性の高
い熱電変換素子を提供することができる。
【図１】本発明の実施例に係る熱電変換素子の要部断面
図である。
図である。
【図２】その熱電変換素子のＮ型半導体と導体金属との
接合部におけるエネルギー状態図である。
接合部におけるエネルギー状態図である。
【図３】その熱電変換素子の具体的な構造を説明するた
めの断面図である。
めの断面図である。
【図４】その熱電変換素子の集合体を示す斜視図であ
る。
る。
【図５】その熱電変換素子の製造方法を説明するための
断面図である。
断面図である。
【図６】その熱電変換素子の製造方法を説明するための
断面図である。
断面図である。
【図７】その熱電変換素子の製造方法を説明するための
断面図である。
断面図である。
【図８】その熱電変換素子の製造方法を説明するための
断面図である。
断面図である。
【図９】その熱電変換素子の製造方法を説明するための
断面図である。
断面図である。
【図１０】その熱電変換素子の製造方法を説明するため
の断面図である。
の断面図である。
【図１１】その熱電変換素子の製造方法を説明するため
の断面図である。
の断面図である。
【図１２】従来の熱電変換素子の要部断面図である。
【図１３】その熱電変換素子のＮ型半導体と導体金属と
の接合部におけるエネルギー状態図である。
の接合部におけるエネルギー状態図である。
９ 導体金属 １０ 導体金属 １２ Ｎ型半導体 １３ Ｐ型半導体 １４ 薄膜層 １５ 薄膜層 ２７ 熱絶縁層 ２８ 保護膜 ２９ 基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 35/16 C01B 19/04
Claims (3)
- 【請求項１】 第１の半導体物質の冷却側の表面に、そ
の第１の半導体物質よりも大きなバンドギャップを有す
る第２の半導体物質からなる薄層を形成し、その第１の
半導体物質と第２の半導体物質の薄層にそれぞれオーミ
ック接触の得られる導体金属を接合したことを特徴とす
る熱電変換素子。 - 【請求項２】 請求項１記載において、前記第１の半導
体物質ならびに第２の半導体物質が、ＢｉＴｅ，ＩｎＡ
ｓ，ＰｂＴｅ，ＰｂＳｅ，Ｔｅ，Ｍｇ2 Ｓｎ，ＰｂＳ，
ＣｄＳｂ，ＺｎＳｂのグループから選択された化合物で
あることを特徴とする熱電変換素子。 - 【請求項３】 請求項１記載において、前記第１の半導
体物質がＢｉ−Ｔｅ系化合物で、前記第２の半導体物質
がＰｂ−Ｔｅ系化合物であることを特徴とする熱電変換
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09797692A JP3173853B2 (ja) | 1991-08-02 | 1992-04-17 | 熱電変換素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-194359 | 1991-08-02 | ||
| JP19435991 | 1991-08-02 | ||
| JP09797692A JP3173853B2 (ja) | 1991-08-02 | 1992-04-17 | 熱電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621518A JPH0621518A (ja) | 1994-01-28 |
| JP3173853B2 true JP3173853B2 (ja) | 2001-06-04 |
Family
ID=26439099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09797692A Expired - Fee Related JP3173853B2 (ja) | 1991-08-02 | 1992-04-17 | 熱電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173853B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195494A (ja) * | 1986-02-21 | 1987-08-28 | Aisin Seiki Co Ltd | 内燃機関用冷却装置 |
| JPH0951126A (ja) * | 1995-08-09 | 1997-02-18 | Saamobonitsuku:Kk | 熱電変換装置 |
| JP2000244024A (ja) * | 1999-02-23 | 2000-09-08 | Matsushita Electric Works Ltd | 熱電素子モジュール |
| JP2003031860A (ja) * | 2001-07-19 | 2003-01-31 | Toshiba Corp | 熱電材料および熱電変換モジュール |
| JP4925396B2 (ja) * | 2005-05-11 | 2012-04-25 | 学校法人神奈川大学 | 熱電変換材料及びそれを用いた熱電素子 |
| JP5992208B2 (ja) * | 2012-05-30 | 2016-09-14 | 富士フイルム株式会社 | 熱電変換素子の製造方法 |
| MA40285A (fr) * | 2014-06-02 | 2017-04-05 | Hat Teknoloji A S | Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé |
| JP6414137B2 (ja) | 2016-05-13 | 2018-10-31 | トヨタ自動車株式会社 | 熱電変換素子 |
| JP6536615B2 (ja) * | 2017-03-31 | 2019-07-03 | トヨタ自動車株式会社 | 熱電変換材料及びその製造方法 |
| KR102336649B1 (ko) * | 2019-05-16 | 2021-12-08 | 한국전력공사 | 단결정 열전소재를 구비한 열전모듈 및 이의 제조방법 |
-
1992
- 1992-04-17 JP JP09797692A patent/JP3173853B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621518A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473310B (zh) | 薄膜式熱電轉換元件及其製作方法 | |
| US20050150539A1 (en) | Monolithic thin-film thermoelectric device including complementary thermoelectric materials | |
| US11980100B2 (en) | Metallic junction thermoelectric generator | |
| JP3173853B2 (ja) | 熱電変換素子 | |
| US20050150536A1 (en) | Method for forming a monolithic thin-film thermoelectric device including complementary thermoelectric materials | |
| US10553773B2 (en) | Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of N-type and P-type thermoelectric legs | |
| US20130192654A1 (en) | Thermoelectric module comprising thermoelectric element doped with nanoparticles and manufacturing method of the same | |
| US10566515B2 (en) | Extended area of sputter deposited N-type and P-type thermoelectric legs in a flexible thin-film based thermoelectric device | |
| TW201220564A (en) | Apparatus, system, and method for on-chip thermoelectricity generation | |
| US8664509B2 (en) | Thermoelectric apparatus and method of fabricating the same | |
| US3419767A (en) | Controllable electrical resistance | |
| US7679183B2 (en) | Electronic cooling device and fabrication method thereof | |
| JP3186659B2 (ja) | 熱電変換材料の製造方法および熱電変換材料 | |
| US20160247995A1 (en) | Thermoelectric converter having thermoelectric conversion elements connected to each other via wiring pattern, and method for fabricating the thermoelectric converter | |
| US20200006614A1 (en) | Thermoelectric conversion device | |
| US10367131B2 (en) | Extended area of sputter deposited n-type and p-type thermoelectric legs in a flexible thin-film based thermoelectric device | |
| JPH05126643A (ja) | 赤外線センサ | |
| JPH0669549A (ja) | 熱電装置 | |
| US7514013B2 (en) | Devices with thermoelectric and thermodiodic characteristics and methods for manufacturing same | |
| US11024789B2 (en) | Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of N-type and P-type thermoelectric legs | |
| JPH06318736A (ja) | 薄膜ペルチェ熱電素子 | |
| US20200176661A1 (en) | Series-parallel cluster configuration of a thin-film based thermoelectric module | |
| US20210249580A1 (en) | Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of n-type and p-type thermoelectric legs | |
| WO2024048471A1 (ja) | 熱電変換素子 | |
| US20190103540A1 (en) | Double-sided metal clad laminate based flexible thermoelectric device and module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |