JP3170890B2 - ジャイロのドリフト抑制回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はジャイロのドリフト抑
制回路に関し、特に回転角速度を検出することができる
振動ジャイロ，光ファイバ，ガスレート，独楽ジャイロ
などのジャイロに生じるドリフト成分を抑制することが
できる、ジャイロのドリフト抑制回路に関する。

【０００２】

【従来の技術】この発明の背景となる従来の振動ジャイ
ロとしては、たとえば、３角柱状の振動体の３つの側面
に圧電素子が形成された振動子を用いたものがあった。
この振動ジャイロでは、たとえば、２つの圧電素子が駆
動用かつ検出用として用いられ、他の１つの圧電素子が
帰還用として用いられる。

【０００３】このような振動ジャイロでは、帰還用の１
つの圧電素子から駆動用の２つの圧電素子に駆動信号を
与えれば、振動体が屈曲振動する。このように振動体が
屈曲振動した状態で振動子が回転すれば、コリオリ力に
よって振動方向が変わり、検出用の２つの圧電素子間に
出力差が生じる。したがって、その出力差に応じた出力
信号を測定することによって、回転角速度が検出され
る。

【０００４】

【発明が解決しようとする課題】ところが、このような
ジャイロにおいては、時間，温度その他の要因によるド
リフトが発生し、角速度検出の誤差の原因となってい
た。

【０００５】それゆえに、この発明の主たる目的は、ジ
ャイロの出力信号に含まれるドリフト成分を抑制するた
めのジャイロのドリフト抑制回路を提供することであ
る。

【０００６】

【課題を解決するための手段】この発明は、ジャイロの
出力に含まれるドリフト成分を抑制するためのジャイロ
のドリフト抑制回路であって、ジャイロからの入力を制
御するためのスイッチング機能とジャイロからの入力を
保持するためのホールド機能とを有し、入力信号に対し
て時定数をもって信号を出力する時定数回路と、ジャイ
ロの出力と時定数回路の出力との差を出力するための差
動回路と、ジャイロの出力とドリフト成分とを区別する
ための基準となる電圧を発生するための基準電圧回路
と、基準電圧回路で発生した基準電圧と差動回路の出力
とを比較して時定数回路をスイッチングするためのコン
パレータとを含む、ジャイロのドリフト抑制回路であ
る。

【０００７】

【作用】時定数回路のスイッチング機能により、ジャイ
ロの出力信号の時定数回路への入力が制御される。そし
て、差動回路によって、ジャイロの出力信号と時定数回
路の出力信号との差が出力される。この差動回路の出力
信号と基準電圧回路で発生する基準電圧とが比較され、
この比較値によって時定数回路のスイッチングが制御さ
れる。時定数回路への入力が停止すると、ホールド機能
によって、時定数回路は入力が停止される直前の状態を
維持する。

【０００８】ドリフト成分はゆっくりとした出力変化で
あるため、ドリフト成分が時定数回路に入力されても、
時定数回路からは入力信号とほぼ同じ信号が出力され
る。ジャイロが回転すると、ジャイロの出力信号は、回
転に対応した出力信号とドリフト成分との混合出力とな
る。回転に対応した出力は急激な変化であるため、時定
数回路の出力は回転に対応した出力信号に短時間で応答
しない。そのため、差動回路から大きな出力信号が得ら
れ、この出力信号と基準電圧との比較により時定数回路
のスイッチング機能が制御され、時定数回路への入力が
制御される。

【０００９】

【発明の効果】この発明によれば、ジャイロからの出力
信号がドリフト成分のみの場合、差動回路で得られるジ
ャイロの出力信号と時定数回路の出力信号との差がほぼ
０となる。したがって、ジャイロで発生するドリフト成
分を除去することができる。また、ジャイロが回転した
場合、差動回路の出力信号と時定数回路の出力信号との
差が大きくなり、時定数回路のスイッチング機能が制御
される。このとき、時定数回路への入力が停止するよう
に設定しておけば、時定数回路のホールド機能により、
回転に対応した信号の入力前の出力信号、すなわちドリ
フト成分のみの出力信号が時定数回路から出力される。
したがって、差動回路からは、ジャイロの出力信号から
ドリフト成分を引いた出力信号が得られる。したがっ
て、このジャイロのドリフト抑制回路を使用すれば、ジ
ャイロの出力信号に含まれるドリフト成分を除去するこ
とができ、正確な回転角速度を検出することができる。

【００１０】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。

【００１１】

【実施例】図１はこの発明のジャイロのドリフト抑制回
路を振動ジャイロに用いた例を示すブロック図である。
また、図２は図１に示す振動ジャイロの側面図である。
この振動ジャイロ１０は、角速度センサとしての振動子
１２を含む。振動子１２は、たとえば正３角柱状の振動
体１４を含む。この振動体１４は、たとえばエリンバ，
鉄−ニッケル合金，石英，ガラス，水晶，セラミックな
ど、一般的に機械的な振動を生じる材料で形成される。

【００１２】この振動体１４の３つの側面の中央には、
それぞれ圧電素子１６ａ，１６ｂおよび１６ｃが形成さ
れる。圧電素子１６ａは、たとえば圧電セラミックから
なる圧電層１８ａを含み、圧電層１８ａの両主面には電
極２０ａおよび２２ａが形成される。同様に、他の圧電
素子１６ｂ，１６ｃも、それぞれ圧電層１８ｂ，１８ｃ
を含み、それらの圧電層１８ｂ，１８ｃの両主面に電極
２０ｂ，２２ｂおよび電極２０ｃ，２２ｃが形成され
る。そして、これらの圧電素子１６ａ，１６ｂ，１６ｃ
の一方の電極２０ａ，２０ｂ，２０ｃが、たとえば接着
剤で振動体１４に接着される。

【００１３】振動体１４の２つのノード点の近傍部分
は、たとえば金属線からなるコ字状の支持部材２４ａお
よび２４ｂで支持される。これらの支持部材２４ａ，２
４ｂの中央部は、たとえば溶接することによって、ある
いは導電ペーストで接着することによって、振動体１４
の２つのノード点近傍の稜線部分に固着される。また、
これらの支持部材２４ａ，２４ｂの端部は、支持板２６
に固着される。

【００１４】この振動子１２では、たとえば、２つの圧
電素子１６ａ，１６ｂが駆動用かつ検出用として用いら
れ、他の圧電素子１６ｃが帰還用として用いられる。そ
して、帰還用の圧電素子１６ｃからの出力を増幅して駆
動用の圧電素子１６ａ，１６ｂに駆動信号を加えれば、
振動体１４が屈曲振動し、圧電素子１６ａ，１６ｂから
同様の波形が出力される。この状態で振動子１２がその
軸を中心として回転すれば、コリオリ力により振動体１
４の振動方向が変わる。そのため、検出用として用いら
れる圧電素子１６ａ，１６ｂの一方の出力信号が大きく
なり、他方の出力信号が小さくなる。したがって、これ
らの圧電素子１６ａ，１６ｂの出力信号の差を測定する
ことによって、回転角速度を検出することができる。

【００１５】振動子１２を屈曲振動させるために、振動
子１２の帰還用の圧電素子１６ｃと駆動用の圧電素子１
６ａ，１６ｂとの間に、振動子１２を自励振駆動するた
めの帰還ループとして、発振回路３０および位相回路３
２が接続される。

【００１６】さらに、圧電素子１６ａ，１６ｂは、差動
回路４０の２つの入力端に接続される。差動回路４０
は、たとえばオペアンプを含み、このオペアンプの非反
転入力端および反転入力端に圧電素子１６ａ，１６ｂが
接続される。この差動回路４０は、圧電素子１６ａ，１
６ｂの出力差を検出するためのものである。差動回路４
０の出力端は、同期検波回路４２の入力端に接続され
る。同期検波回路４２の別の入力端には、位相回路３２
が接続される。この同期検波回路４２は、差動回路４０
の出力信号を振動子１２の駆動信号に同期して検波する
ためのものである。さらに、同期検波回路４２の出力端
は、整流増幅回路４４の入力端に接続される。この整流
増幅回路４４は、同期検波回路４２の出力信号を整流し
て増幅するためのものである。

【００１７】整流増幅回路４４の出力信号は、ドリフト
抑制回路５０に入力される。ドリフト抑制回路５０は、
時定数回路５２を含む。時定数回路５２は、入力した信
号を時定数をもって出力するための回路である。この時
定数回路５２は、スイッチング機能とホールド機能とを
有している。スイッチング機能は、時定数回路への信号
の入力を制御するためのものである。また、ホールド機
能は、時定数回路に入力した信号に対応する値を保持
し、その値に応じて一定の出力信号を出すためのもので
ある。さらに、ドリフト抑制回路５０は、差動回路５４
を含む。差動回路５４には、整流増幅回路４４および時
定数回路５２が接続され、これらの出力信号の差が検出
される。

【００１８】時定数回路５２のスイッチング機能を制御
するための基準電圧を発生するために、基準電圧回路５
６が設けられる。この基準電圧回路５６は、振動子１２
が回転したときと、回転していないときとの区別をつけ
るために、基準となる電圧を発生するためのものであ
る。さらに、ドリフト抑制回路５０は、コンパレータ５
８を含む。コンパレータ５８では、差動回路５４の出力
信号と基準電圧回路５６で発生した基準電圧とが比較さ
れる。この比較値によって、時定数回路５２のスイッチ
ング機能が制御される。

【００１９】このドリフト抑制回路５０の回路の一例
が、図３に示される。なお、図３において、逆３角形は
電源電圧の中間点を示す。整流増幅回路４４の出力は、
時定数回路５２および差動回路５４に入力される。時定
数回路５２は、スイッチング機能の役割を果たすＦＥＴ
６０を含む。ＦＥＴ６０としては、たとえばＮチャンネ
ルのものが用いられる。このＦＥＴ６０を介して、整流
増幅回路４４の出力端が抵抗６２に接続される。さら
に、抵抗６２は、オペアンプ６４の非反転入力端に接続
されるとともに、コンデンサ６６を介して電源電圧の中
間点に接続される。また、オペアンプ６４の出力端から
その反転入力端に帰還される。さらに、ＦＥＴ６０のゲ
ートは、抵抗６８を介して電源電圧の中間点に接続され
る。

【００２０】差動増幅回路５４は、オペアンプ７０を含
む。オペアンプ７０の非反転入力端には、抵抗７２を介
して整流増幅回路４４の出力端が接続される。また、オ
ペアンプ７０の反転入力端には、抵抗７４を介して時定
数回路５２のオペアンプ６４の出力端が接続される。さ
らに、オペアンプ７０の反転入力端には、その出力端か
ら抵抗７６を介して帰還される。そして、オペアンプ７
０の非反転入力端は、抵抗７８を介して電源電圧の中間
点に接続される。

【００２１】基準電圧回路５６は、電源＋Ｖccおよび−
Ｖcc間に接続された抵抗８０，８２および抵抗８４，８
６を含む。抵抗８０，８２で分圧されて得られる電圧
は、電源電圧の中間点より若干高くなるように設定され
る。また、抵抗８４，８６で分圧されて得られる電圧
は、電源電圧の中間点より若干低くなるように設定され
る。これらの抵抗で分圧されて得られた電圧が基準電圧
となる。そして、これらの基準電圧が、コンパレータ５
８に入力される。

【００２２】コンパレータ５８は、２つのオペアンプ９
０，９２を含む。一方のオペアンプ９０の反転入力端に
は、抵抗９４を介して差動回路５４のオペアンプ７０の
出力端が接続される。さらに、オペアンプ９０の非反転
入力端には、抵抗８０，８２で分圧された高い基準電圧
が入力される。このオペアンプ９０の出力端は、ダイオ
ード９６のカソードに接続され、このダイオード９６の
アノードはＦＥＴ６０のゲートに接続される。また、他
方のオペアンプ９２の反転入力端には、抵抗８４，８６
で分圧された低い基準電圧が入力される。さらに、オペ
アンプ９２の非反転入力端には、抵抗９８を介して差動
回路５４のオペアンプ７０の出力端が接続される。オペ
アンプ９２の出力端は、ダイオード１００のカソードに
接続され、このダイオード１００のアノードはＦＥＴ６
０のゲートに接続される。

【００２３】次に、このドリフト抑制回路５０の動作に
ついて説明する。まず、振動子１２が回転していない場
合、図４（Ａ）の範囲（ａ）に示すように、長時間のう
ちに徐々にドリフト成分が発生する。このドリフト成分
は、整流増幅回路４４から出力され、時定数回路５２お
よび差動回路５４に入力される。このとき、ＦＥＴ６０
はオン状態であり、ドリフト成分は抵抗６２を介してコ
ンデンサ６６に充電される。そして、コンデンサ６６の
電圧によって、オペアンプ６４から出力信号が出力され
る。この時定数回路５２は、抵抗６２とコンデンサ６６
とによって時定数を有するが、ドリフト成分は長時間か
けてゆっくりと変化するため、図４（Ｂ）に示すよう
に、オペアンプ６４の出力信号はドリフト成分とほぼ同
じように変化する。そのため、差動回路５４の出力はほ
ぼ０となる。

【００２４】差動回路５４の出力は、コンパレータ５８
に入力されるが、その値は０であるため、２つの基準電
圧の範囲内である。そのため、コンパレータ５８のオペ
アンプ９０，９２の出力信号は電源電圧の中間点より大
きくなり、ＦＥＴ６０はオン状態を維持する。このよう
に、ジャイロの出力信号がドリフト成分のみの場合、図
４（Ｃ）に示すように、差動回路５４の出力は０を維持
する。

【００２５】次に、振動子１２が回転すると、図４
（Ａ）の範囲（ｂ）に示すように、整流増幅回路４４か
らたとえば正の信号が出力される。この場合、時定数回
路５２の時定数により、オペアンプ６４からは回転に対
応した信号がすぐに出力されない。そのため、差動回路
５４の出力信号は、整流増幅回路４４の出力信号からド
リフト成分を引いた値、すなわち回転に対応した信号の
みが出力される。

【００２６】この信号は基準電圧回路５６で発生する高
い基準電圧よりも大きい値となり、一方のオペアンプ９
０の出力信号が反転する。そのため、ＦＥＴ６０のゲー
トに低い電圧が加わり、ＦＥＴ６０はオフ状態となる。
ＦＥＴ６０がオフ状態になると、整流増幅回路４４の出
力信号は時定数回路５２に入力されず、それまで充電さ
れたコンデンサ６６の電圧に応じた信号がオペアンプ６
４から出力される。この出力信号は、ＦＥＴ６０がオフ
状態となるまでに入力したものであるから、ドリフト成
分に対応した値である。したがって、図４（Ｂ）に示す
ように、ＦＥＴ６０がオフ状態になる直前のドリフト成
分が出力される。つまり、ＦＥＴ６０がオフ状態の間、
それまで入力されたドリフト成分が保持されている。そ
のため、図４（Ｃ）に示すように、差動回路５４からは
ドリフト成分を除いた値、すなわち回転に対応した出力
信号のみが出力される。したがって、この出力信号を測
定すれば、ドリフト成分を含まない、正確に回転角速度
に対応した出力を得ることができる。

【００２７】再び振動子１２が回転しなくなると、図４
（Ａ）の範囲（ｃ）に示すように、差動回路５４にはド
リフト成分のみが入力されるため、時定数回路５２の出
力信号との差は０となる。そのため、コンパレータ５８
のオペアンプ９０の出力信号は元にもどり、ＦＥＴ６０
はオン状態となる。それにより、図４（Ｂ）および
（Ｃ）に示すように、ドリフト抑制回路５０は、最初に
説明した状態となり、差動回路５４の出力信号は０とな
る。なお、振動子１２が回転しているときにもドリフト
成分の変化はあると考えられるが、通常、回転角速度を
検出する時間はドリフト成分の変化する時間に比べて極
めて短時間であるため、回転角速度を検出する前後のド
リフト成分の差は無視できるものと考えられる。したが
って、このドリフト抑制回路５０を使用することによ
り、正確な回転角速度を検出することができる。

【００２８】また、振動子１２の回転方向が逆の場合、
整流増幅回路４４の出力信号は負となる。そのため、差
動回路５４の出力も低くなり、基準電圧回路５６で得ら
れる低い基準電圧より小さくなる。この場合、他方のオ
ペアンプ９２の出力が反転して、ＦＥＴ６０がオフ状態
となる。このように、振動子１２の回転方向がどのよう
な向きであっても、このドリフト抑制回路５０を使用す
ることによって、正確に回転角速度を検出することがで
きる。

【００２９】なお、上述の実施例では、正３角柱状の振
動体を有する振動ジャイロを用いたが、この発明のドリ
フト抑制回路は、他の形状の振動体を用いた振動ジャイ
ロにも適用できる。もちろん、振動体に形成される圧電
素子の数も任意に変更可能であり、自励振駆動だけでな
く他励振駆動の振動ジャイロにも適用可能である。さら
に、このドリフト抑制回路は、振動ジャイロ以外にも、
光ファイバ，ガスレート，独楽ジャイロなどのジャイロ
のドリフト成分を除去することができる。

【図面の簡単な説明】

【図１】この発明のドリフト抑制回路を振動ジャイロに
用いた場合を示すブロック図である。

【図２】図１に示す振動ジャイロの側面図である。

【図３】この発明のドリフト抑制回路の一例を示す回路
図である。

【図４】 整流増幅回路，時定数回路および差動回路の
出力信号を示すグラフである。

【符号の説明】

１０ 振動ジャイロ １２ 振動子 ５０ ドリフト抑制回路 ５２ 時定数回路 ５４ 差動回路 ５６ 基準電圧回路 ５８ コンパレータ

フロントページの続き (56)参考文献 特開 平６−160097（ＪＰ，Ａ) 特開 平４−196580（ＪＰ，Ａ) 特開 平３−95407（ＪＰ，Ａ) 特開 昭62−85815（ＪＰ，Ａ) 特開 平３−282370（ＪＰ，Ａ) 特開 平３−123813（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01C 19/00 - 19/72 G01P 9/04 G01C 21/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ジャイロの出力に含まれるドリフト成分
   を抑制するためのジャイロのドリフト抑制回路であっ
   て、 前記ジャイロからの入力を制御するためのスイッチング
   機能と前記ジャイロからの入力を保持するためのホール
   ド機能とを有し、入力信号に対して時定数をもって信号
   を出力する時定数回路、 前記ジャイロの出力と前記時定数回路の出力との差を出
   力するための差動回路、 前記ジャイロの出力と前記ドリフト成分とを区別するた
   めの基準となる電圧を発生するための基準電圧回路、お
   よび前記基準電圧回路で発生した基準電圧と前記差動回
   路の出力とを比較して前記時定数回路をスイッチングす
   るためのコンパレータを含む、ジャイロのドリフト抑制
   回路。