JP3161616B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3161616B2 JP3161616B2 JP2185492A JP2185492A JP3161616B2 JP 3161616 B2 JP3161616 B2 JP 3161616B2 JP 2185492 A JP2185492 A JP 2185492A JP 2185492 A JP2185492 A JP 2185492A JP 3161616 B2 JP3161616 B2 JP 3161616B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- film
- thin film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、圧電部品等のように均
一な膜厚の電極を必要とする電子部品の製造方法に関す
る。
一な膜厚の電極を必要とする電子部品の製造方法に関す
る。
【０００２】
【従来の技術】電子部品の一種としてＰＺＴ（ＰｂＴｉ
Ｏ3 −ＺｒＯ3 系セラミック）焼結体を用いて製造した
例えばレゾネータのような圧電部品が知られている。こ
の圧電部品は角部を有する例えば基板状のＰＺＴ焼結体
を出発材料として、その角部を含む基板表面にスパッタ
法等の乾式成膜技術によって形成された電極を有してい
る。
Ｏ3 −ＺｒＯ3 系セラミック）焼結体を用いて製造した
例えばレゾネータのような圧電部品が知られている。こ
の圧電部品は角部を有する例えば基板状のＰＺＴ焼結体
を出発材料として、その角部を含む基板表面にスパッタ
法等の乾式成膜技術によって形成された電極を有してい
る。
【０００３】図１２はこのような圧電部品の製造方法を
示す工程図で、先ず工程ＡのようにＰＺＴ基板を用意し
た後、工程Ｂのようにこの基板の周囲に所望のパターン
の金属マスクを設置する。続いて工程Ｃのようにスパッ
タ法によって前記パターンに応じた導電薄膜を基板表面
に成膜して、電極を形成する。
示す工程図で、先ず工程ＡのようにＰＺＴ基板を用意し
た後、工程Ｂのようにこの基板の周囲に所望のパターン
の金属マスクを設置する。続いて工程Ｃのようにスパッ
タ法によって前記パターンに応じた導電薄膜を基板表面
に成膜して、電極を形成する。
【０００４】
【発明が解決しようとする課題】ところで従来の製造方
法では、スパッタ法による成膜技術を利用して電極を形
成しているので、均一な膜厚の電極を形成するのが困難
になるという問題がある。
法では、スパッタ法による成膜技術を利用して電極を形
成しているので、均一な膜厚の電極を形成するのが困難
になるという問題がある。
【０００５】すなわち、スパッタ法ではその性質上成膜
時において、ターゲット材料の粒子は基板に向かって直
線的に飛んできて基板表面に到達するので、基板に角部
が存在している場合にはこの角部を回り込む電極の膜厚
は薄くなるのが避けられない。このため角部の拡大図を
図１３に示すように、基板１２の角部１２Ｃの影になっ
て形成される回り込み電極５′の膜厚は、ターゲット材
料の方向を向いている電極５の膜厚に比べて著しく薄く
なり、約１／３程度になる。図１４はその角部１２Ｃ付
近と実質的に同じ傾向の角部１２Ａ付近における電極の
膜厚のばらつきを示す写真である。
時において、ターゲット材料の粒子は基板に向かって直
線的に飛んできて基板表面に到達するので、基板に角部
が存在している場合にはこの角部を回り込む電極の膜厚
は薄くなるのが避けられない。このため角部の拡大図を
図１３に示すように、基板１２の角部１２Ｃの影になっ
て形成される回り込み電極５′の膜厚は、ターゲット材
料の方向を向いている電極５の膜厚に比べて著しく薄く
なり、約１／３程度になる。図１４はその角部１２Ｃ付
近と実質的に同じ傾向の角部１２Ａ付近における電極の
膜厚のばらつきを示す写真である。
【０００６】このように基板１２に形成される電極の膜
厚が不均一な圧電部品が製造されると、圧電部品の周波
数特性はその膜厚に依存するので、大きくばらつくこと
になる。また電極の膜厚の不均一さに基き、最悪な場合
断線不良が生じるので、工程内での歩留り低下の原因と
なる。
厚が不均一な圧電部品が製造されると、圧電部品の周波
数特性はその膜厚に依存するので、大きくばらつくこと
になる。また電極の膜厚の不均一さに基き、最悪な場合
断線不良が生じるので、工程内での歩留り低下の原因と
なる。
【０００７】このような欠点を除くため、スパッタを途
中で一度停止した後基板の配置を変えて、再度スパッタ
を再開させるような試みもなされているが、この場合は
成膜時間が長くなるため生産効率の悪化が避けられなく
なる。
中で一度停止した後基板の配置を変えて、再度スパッタ
を再開させるような試みもなされているが、この場合は
成膜時間が長くなるため生産効率の悪化が避けられなく
なる。
【０００８】更に、スパッタ装置は高価であるため、こ
れに歩留り、生産効率の低下を考慮すると、ランニング
コストが高くなるので、コストアップが避けられない。
れに歩留り、生産効率の低下を考慮すると、ランニング
コストが高くなるので、コストアップが避けられない。
【０００９】本発明は以上のような問題に対処してなさ
れたもので、均一な膜厚の電極を有する電子部品の製造
方法を提供することを目的とするものである。
れたもので、均一な膜厚の電極を有する電子部品の製造
方法を提供することを目的とするものである。
【００１０】
【００１１】
【課題を解決するための手段】 本発明 は、角部を有する
形状の基板を用意する工程と、前記基板全体を触媒溶液
に浸漬処理した後に、基板全表面に無電解めっき処理を
行って導電薄膜を形成する工程と、前記導電薄膜の不要
部分を除去する工程とを含むことを特徴とするものであ
る。
形状の基板を用意する工程と、前記基板全体を触媒溶液
に浸漬処理した後に、基板全表面に無電解めっき処理を
行って導電薄膜を形成する工程と、前記導電薄膜の不要
部分を除去する工程とを含むことを特徴とするものであ
る。
【００１２】また、本発明は、角部を有する形状の基板
を用意する工程と、前記基板全体を触媒溶液に浸漬処理
した後に、所望部分に保護膜を形成する工程と、前記保
護膜の形成されていない基板の表面に導電薄膜を形成す
る工程と、前記残存する保護膜を除去する工程とを含む
ことを特徴とするものである。
を用意する工程と、前記基板全体を触媒溶液に浸漬処理
した後に、所望部分に保護膜を形成する工程と、前記保
護膜の形成されていない基板の表面に導電薄膜を形成す
る工程と、前記残存する保護膜を除去する工程とを含む
ことを特徴とするものである。
【００１３】
【００１４】
【作用】 請求項１記載の本発明の構成によれば、無電解
めっき処理を利用して電極の形成を行うので、スパッタ
法のように基板に角部が存在していても何ら支障はない
ため、容易に均一な膜厚の電極を形成することができ
る。しかもスパッタ装置は用いないのでコストアップを
避けることができる。
めっき処理を利用して電極の形成を行うので、スパッタ
法のように基板に角部が存在していても何ら支障はない
ため、容易に均一な膜厚の電極を形成することができ
る。しかもスパッタ装置は用いないのでコストアップを
避けることができる。
【００１５】請求項２記載の本発明の構成によれば、無
電解めっき処理を利用して電極の形成を行うので、請求
項１と同様に、コストアップを伴うことなく、容易に均
一な膜厚の電極を形成することができる。
電解めっき処理を利用して電極の形成を行うので、請求
項１と同様に、コストアップを伴うことなく、容易に均
一な膜厚の電極を形成することができる。
【００１６】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１７】図１は本発明方法によって製造される電子
部品を示すもので、圧電部品に使用した例を示し、本圧
電部品１はＰＺＴ（ＰｂＴｉＯ3 −ＺｒＯ3 系セラミッ
ク）焼結体から成る基板２を有しこの基板２には角部２
Ａ乃至２Ｄが存在している。３は第１の角部２Ａ及び第
２の角部２Ｂを含む基板２の表面に形成された第１の電
極、４は第３の角部２Ｃ及び第４の角部２Ｄを含む基板
２の表面に形成された第２の電極で、これら第１及び第
２の電極３，４は後述のような無電解めっきによって形
成された銅等から成る均一な膜厚となっている。
部品を示すもので、圧電部品に使用した例を示し、本圧
電部品１はＰＺＴ（ＰｂＴｉＯ3 −ＺｒＯ3 系セラミッ
ク）焼結体から成る基板２を有しこの基板２には角部２
Ａ乃至２Ｄが存在している。３は第１の角部２Ａ及び第
２の角部２Ｂを含む基板２の表面に形成された第１の電
極、４は第３の角部２Ｃ及び第４の角部２Ｄを含む基板
２の表面に形成された第２の電極で、これら第１及び第
２の電極３，４は後述のような無電解めっきによって形
成された銅等から成る均一な膜厚となっている。
【００１８】次に本圧電部品の製造方法を図４を参照し
て工程順に説明する。
て工程順に説明する。
【００１９】先ず、工程ＡのようにＰＺＴ基板を用意し
た後、工程Ｂのように基板を触媒溶液に浸漬処理する。
この浸漬処理は先ず塩化第１錫溶液に浸漬した後、次に
塩化パラジウム溶液に浸漬して行う。
た後、工程Ｂのように基板を触媒溶液に浸漬処理する。
この浸漬処理は先ず塩化第１錫溶液に浸漬した後、次に
塩化パラジウム溶液に浸漬して行う。
【００２０】次に、工程Ｃのように基板を銅めっき溶液
に浸漬して無電解めっきを行ってこの表面に銅薄膜を形
成する。図６はこの段階における基板２の断面図を示す
もので、銅薄膜６が全面に形成されている。続いて、工
程Ｄのように基板の銅薄膜のうち電極を形成すべき部分
上にレジストのような保護膜を形成する。図７はこの段
階における基板２の断面図を示すもので、後で除去され
るべき一部分の銅薄膜６上を除いて保護膜７が形成され
ている。
に浸漬して無電解めっきを行ってこの表面に銅薄膜を形
成する。図６はこの段階における基板２の断面図を示す
もので、銅薄膜６が全面に形成されている。続いて、工
程Ｄのように基板の銅薄膜のうち電極を形成すべき部分
上にレジストのような保護膜を形成する。図７はこの段
階における基板２の断面図を示すもので、後で除去され
るべき一部分の銅薄膜６上を除いて保護膜７が形成され
ている。
【００２１】次に、工程Ｅのように基板を銅薄膜を除去
するエッチング溶液に浸漬して、保護膜によって覆われ
ていない銅薄膜を除去する。図８はこの段階における基
板２の断面図を示すもので、保護膜７によって覆われな
かった部分６′の銅薄膜のみがエッチングされて除去さ
れている。
するエッチング溶液に浸漬して、保護膜によって覆われ
ていない銅薄膜を除去する。図８はこの段階における基
板２の断面図を示すもので、保護膜７によって覆われな
かった部分６′の銅薄膜のみがエッチングされて除去さ
れている。
【００２２】続いて、工程Ｆのように基板をトルエンの
ような有機溶剤に浸漬して保護膜を除去する。これによ
り図８の保護膜７は除去されるので、図１のように第１
の電極３及び第２の電極４が形成される。
ような有機溶剤に浸漬して保護膜を除去する。これによ
り図８の保護膜７は除去されるので、図１のように第１
の電極３及び第２の電極４が形成される。
【００２３】次に、工程Ｇのように基板をＮ2 ，Ａｒ等
のような不活性ガス中で約３００℃以下で熱処理する。
これは第１及び第２の電極３，４の酸化を防止するため
に行われる。
のような不活性ガス中で約３００℃以下で熱処理する。
これは第１及び第２の電極３，４の酸化を防止するため
に行われる。
【００２４】このような製造方法によれば、乾式成膜技
術であるスパッタ法でなく湿式成膜技術である無電解め
っきを利用して電極を形成するので、スパッタのような
欠点は生じない。
術であるスパッタ法でなく湿式成膜技術である無電解め
っきを利用して電極を形成するので、スパッタのような
欠点は生じない。
【００２５】すなわち、基板２に角部２Ａ乃至２Ｄが存
在していても、その影響を受けることなく銅薄膜６は基
板２の全表面に均一な膜厚でもって形成される。従っ
て、図２に図１のＡ部の拡大図を示すように、基板２の
角部２Ｃの影になっている部分においても電極４の膜厚
が薄くなることはない。図３はこの角部２Ｃ付近におけ
る電極４の膜厚を示す写真である。
在していても、その影響を受けることなく銅薄膜６は基
板２の全表面に均一な膜厚でもって形成される。従っ
て、図２に図１のＡ部の拡大図を示すように、基板２の
角部２Ｃの影になっている部分においても電極４の膜厚
が薄くなることはない。図３はこの角部２Ｃ付近におけ
る電極４の膜厚を示す写真である。
【００２６】このように各電極３，４の膜厚が均一な圧
電部品が製造されることにより、圧電部品の周波数特性
は、ばらつきがなくなる。またこれに基き、断線不良が
生じなくなるので、工程内での歩留りを向上できるよう
になる。
電部品が製造されることにより、圧電部品の周波数特性
は、ばらつきがなくなる。またこれに基き、断線不良が
生じなくなるので、工程内での歩留りを向上できるよう
になる。
【００２７】更に、スパッタ装置を用いないので、ラン
ニングコストを低くできるためコストダウンを図ること
ができる。
ニングコストを低くできるためコストダウンを図ること
ができる。
【００２８】図５は本実施例圧電部品の他の製造方法を
工程順に示すものである。以下図４に準じて説明する。
工程順に示すものである。以下図４に準じて説明する。
【００２９】先ず、工程ＡのようにＰＺＴ基板を用意し
た後、工程Ｂのように基板を触媒溶液に浸漬処理する。
この詳細は図４と同様に行う。
た後、工程Ｂのように基板を触媒溶液に浸漬処理する。
この詳細は図４と同様に行う。
【００３０】次に、工程Ｃのように基板を空気中におい
て約１２０℃で乾燥した後、工程Ｄのように基板の所望
部分にレジストのような保護膜を形成する。図９はこの
段階における基板２の断面図を示すもので、基板２の表
面のうち電極を形成すべき部分以外に保護膜７が形成さ
れている。
て約１２０℃で乾燥した後、工程Ｄのように基板の所望
部分にレジストのような保護膜を形成する。図９はこの
段階における基板２の断面図を示すもので、基板２の表
面のうち電極を形成すべき部分以外に保護膜７が形成さ
れている。
【００３１】続いて、工程Ｅのように基板を銅めっき溶
液に浸漬して無電解めっきを行ってこの表面に銅薄膜を
形成する。図１０はこの段階における基板２の断面図を
示すもので、銅薄膜６が保護膜７で覆われていない表面
に形成されている。
液に浸漬して無電解めっきを行ってこの表面に銅薄膜を
形成する。図１０はこの段階における基板２の断面図を
示すもので、銅薄膜６が保護膜７で覆われていない表面
に形成されている。
【００３２】次に、工程Ｆのように基板をトルエンのよ
うな有機溶剤に浸漬して保護膜を除去する。これにより
図１０の保護膜７は除去されるので、図１１のように第
１の電極３及び第２の電極４が形成される。続いて、工
程Ｇのように基板をＮ2 ，Ａｒ等のような不活性ガス中
で約３００℃以下で熱処理する。
うな有機溶剤に浸漬して保護膜を除去する。これにより
図１０の保護膜７は除去されるので、図１１のように第
１の電極３及び第２の電極４が形成される。続いて、工
程Ｇのように基板をＮ2 ，Ａｒ等のような不活性ガス中
で約３００℃以下で熱処理する。
【００３３】これによって本製造方法によっても図４に
示した製造方法と同様に、乾式成膜技術であるスパッタ
法でなく湿式成膜技術である無電解めっきを利用して電
極を形成するので、スパッタ法のような欠点は生じない
ため、同様の効果を得ることができる。
示した製造方法と同様に、乾式成膜技術であるスパッタ
法でなく湿式成膜技術である無電解めっきを利用して電
極を形成するので、スパッタ法のような欠点は生じない
ため、同様の効果を得ることができる。
【００３４】なお、図４の工程Ｃ及び図５の工程Ｅにお
いて銅めっきを行う場合、銅薄膜６を形成した後に電極
面に半田付けを必要とする部品の場合は、半田割れ対策
として先ず無電解ニッケルめっきによる薄膜をほぼ０．
３μｍ以上形成した後に、無電解めっきを行うようにし
ても良い。
いて銅めっきを行う場合、銅薄膜６を形成した後に電極
面に半田付けを必要とする部品の場合は、半田割れ対策
として先ず無電解ニッケルめっきによる薄膜をほぼ０．
３μｍ以上形成した後に、無電解めっきを行うようにし
ても良い。
【００３５】次の表１は本実施例及び従来例の電極に対
して行った信頼度テストの結果を示すものである。銅電
極を１μｍの膜厚に形成した圧電部品を５０個ずつ用意
し、−５５℃乃至１２５℃の環境で熱衝撃テストを行っ
た。
して行った信頼度テストの結果を示すものである。銅電
極を１μｍの膜厚に形成した圧電部品を５０個ずつ用意
し、−５５℃乃至１２５℃の環境で熱衝撃テストを行っ
た。
【００３６】
【表１】 表１から明らかなように、本実施例による無電解品の場
合は、テスト時間が８００時間にわたっても、５０個の
試料は全て良品を維持している。一方、従来例によるス
パッタ品の場合はテスト時間が５０時間経過の時点で５
０個の試料のうち２個が不良となり、１００時間経過時
点で５個の不良が発生している。更に、２００時間経過
後は残りの全ての試料が不良となって、信頼度テストは
続行不可となる。
合は、テスト時間が８００時間にわたっても、５０個の
試料は全て良品を維持している。一方、従来例によるス
パッタ品の場合はテスト時間が５０時間経過の時点で５
０個の試料のうち２個が不良となり、１００時間経過時
点で５個の不良が発生している。更に、２００時間経過
後は残りの全ての試料が不良となって、信頼度テストは
続行不可となる。
【００３７】電極を１μｍに形成する場合、従来例にお
いては基板の角部では０．２乃至０．３μｍの膜厚とな
る。従って、これら角部の薄い電極の部分が信頼度テス
トの時間経過につれて徐々に断線不良を発生し、最終的
には全ての試料が断線したことになる。
いては基板の角部では０．２乃至０．３μｍの膜厚とな
る。従って、これら角部の薄い電極の部分が信頼度テス
トの時間経過につれて徐々に断線不良を発生し、最終的
には全ての試料が断線したことになる。
【００３８】本実施例では電極の材料としては銅に例を
あげて説明したが何らこれに限ることはない。また、圧
電部品の電極を形成する例で示したが、スパッタ法によ
って電極形成が行われているような電子部品であれば、
同様に全てに適用することができる。
あげて説明したが何らこれに限ることはない。また、圧
電部品の電極を形成する例で示したが、スパッタ法によ
って電極形成が行われているような電子部品であれば、
同様に全てに適用することができる。
【００３９】
【発明の効果】以上述べたように本発明によれば、湿式
成膜技術である無電解めっきを利用して電極の形成を行
うようにしたので、基板の全面に均一な膜厚の電極を形
成することができる。
成膜技術である無電解めっきを利用して電極の形成を行
うようにしたので、基板の全面に均一な膜厚の電極を形
成することができる。
【図１】本発明によって製造される電子部品を示す断面
図である。
図である。
【図２】図１のＡ部の拡大構造を示す断面図である。
【図３】図１のＡ部の拡大構造を示す写真である。
【図４】本発明の電子部品の製造方法を示す工程図であ
る。
る。
【図５】本発明の電子部品の製造方法の他の例を示す工
程図である。
程図である。
【図６】図４の途中段階における基板を示す断面図であ
る。
る。
【図７】図４の途中段階における基板を示す断面図であ
る。
る。
【図８】図４の途中段階における基板を示す断面図であ
る。
る。
【図９】図５の途中段階における基板を示す断面図であ
る。
る。
【図１０】図５の途中段階における基板を示す断面図で
ある。
ある。
【図１１】図５の途中段階における基板を示す断面図で
ある。
ある。
【図１２】従来の電子部品の製造方法を示す工程図であ
る。
る。
【図１３】従来の電子部品の主要部の拡大構造を示す断
面図である。
面図である。
【図１４】従来の電子部品の主要部の拡大構造を示す写
真である。
真である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 悟 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (72)発明者 野原 啓継 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (72)発明者 堀 誠 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (72)発明者 高橋 透 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (72)発明者 加藤 郁夫 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (72)発明者 今野 敞夫 東京都中央区日本橋一丁目13番１号 テ ィーディーケイ株式会社内 (56)参考文献 特開 昭60−161651（ＪＰ，Ａ) 特開 昭59−147430（ＪＰ，Ａ) 特開 昭57−13165（ＪＰ，Ａ) 特開 昭57−13164（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 41/09 H01L 41/22 H01L 21/28
Claims (2)
- 【請求項１】 角部を有する形状の基板を用意する工程
と、前記基板全体を触媒溶液に浸漬処理した後に、基板
全表面に無電解めっき処理を行って導電薄膜を形成する
工程と、前記導電薄膜の不要部分を除去する工程とを含
むことを特徴とする電子部品の製造方法。 - 【請求項２】 角部を有する形状の基板を用意する工程
と、前記基板全体を触媒溶液に浸漬処理した後に、所望
部分に保護膜を形成する工程と、前記保護膜の形成され
ていない基板の表面に導電薄膜を形成する工程と、前記
残存する保護膜を除去する工程とを含むことを特徴とす
る電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185492A JP3161616B2 (ja) | 1992-01-10 | 1992-01-10 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185492A JP3161616B2 (ja) | 1992-01-10 | 1992-01-10 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190928A JPH05190928A (ja) | 1993-07-30 |
| JP3161616B2 true JP3161616B2 (ja) | 2001-04-25 |
Family
ID=12066702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185492A Expired - Fee Related JP3161616B2 (ja) | 1992-01-10 | 1992-01-10 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161616B2 (ja) |
-
1992
- 1992-01-10 JP JP2185492A patent/JP3161616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190928A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816323A (en) | Multilayer wiring substrate | |
| JP2002261189A (ja) | 高周波用回路チップ及びその製造方法 | |
| JP2001196883A (ja) | 圧電共振素子の周波数調整方法 | |
| JPH09180957A (ja) | 積層型セラミックコンデンサ | |
| JPH06224073A (ja) | 積層セラミックコンデンサの製造方法 | |
| KR100362866B1 (ko) | 반도체장치의 제조방법 | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| JP3161616B2 (ja) | 電子部品の製造方法 | |
| JP2616785B2 (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JPH05198917A (ja) | セラミックス配線基板の製造方法 | |
| JP3210520B2 (ja) | 薄膜多層基板 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
| JP3242458B2 (ja) | メタライズドセラミック基板の製造方法 | |
| JPH0998043A (ja) | 弾性表面波デバイスおよびその製造方法 | |
| JP3085067B2 (ja) | 配線基板およびその製造方法 | |
| JP3470651B2 (ja) | セラミック電子部品の製造方法 | |
| JPH0945577A (ja) | 積層電子部品の製造方法 | |
| JP2872834B2 (ja) | ２層フレキシブル印刷回路基板の製造方法 | |
| JP2872835B2 (ja) | ２層フレキシブル印刷回路基板の製造方法 | |
| JPH02104010A (ja) | 表面弾性波デバイスの製造方法 | |
| JP3399143B2 (ja) | セラミックシートの製造方法 | |
| JP3801334B2 (ja) | 半導体素子搭載用基板とその製造方法 | |
| JP2937676B2 (ja) | 多層回路基板 | |
| JPH08102454A (ja) | セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |